JPS63190368A - ピングリツドアレイ - Google Patents
ピングリツドアレイInfo
- Publication number
- JPS63190368A JPS63190368A JP2292387A JP2292387A JPS63190368A JP S63190368 A JPS63190368 A JP S63190368A JP 2292387 A JP2292387 A JP 2292387A JP 2292387 A JP2292387 A JP 2292387A JP S63190368 A JPS63190368 A JP S63190368A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- lead
- lead frame
- leads
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000465 moulding Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 229920003002 synthetic resin Polymers 0.000 claims description 6
- 239000000057 synthetic resin Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 40
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910003271 Ni-Fe Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- -1 polysal 7on Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、ICパッケージなどにおけるモールド成形品
のピングリッドアレイに関するものである。
のピングリッドアレイに関するものである。
[背景技術]
ICなど半導体のパッケージにおいて素子の高機能化、
高密度化に伴うI10数増加や、高速度化に従ってのリ
ード艮の短縮化などの対応として、半導体チップを実装
する基板の裏面に外部への電気接続用端子となるピンを
設けたピングリッドアレイ(PGAと略称される)が大
川化されている。
高密度化に伴うI10数増加や、高速度化に従ってのリ
ード艮の短縮化などの対応として、半導体チップを実装
する基板の裏面に外部への電気接続用端子となるピンを
設けたピングリッドアレイ(PGAと略称される)が大
川化されている。
このピングリッドアレイは基板の裏面の全面を利用して
多数のピンを突設することができるようにしたもので、
半導体チップを実装するこの基板としては樹脂積層板か
ら得られるプリント配線板を用いるのが一般的である。
多数のピンを突設することができるようにしたもので、
半導体チップを実装するこの基板としては樹脂積層板か
ら得られるプリント配線板を用いるのが一般的である。
しかし基板としてこのようにプリント配線板を用いる場
合には、基板に孔を加工してこの孔にピンを圧入するこ
とによって基板へのピンの取り付けをおこなうことにな
るが、基板の割れ等の関係から基板へのピンの圧入強さ
には限界があってピンの引き抜ぎ強度を十分に得ること
ができない等の問題がある。
合には、基板に孔を加工してこの孔にピンを圧入するこ
とによって基板へのピンの取り付けをおこなうことにな
るが、基板の割れ等の関係から基板へのピンの圧入強さ
には限界があってピンの引き抜ぎ強度を十分に得ること
ができない等の問題がある。
そこで、本発明者等によって第7図に示すような樹脂の
モールド成形品で基板2を形成するようにしたピングリ
ッドアレイAが案出されるに至っている。すなわちこの
ものは、合成樹脂の成形品で半導体チップ3を実装する
ための基板2を形成すると共に基板2の成形の際にピン
5の基部を基板2内にインサート成形して固着すること
によって、複数本のピン5を基板2から突出させた状態
で取り付けるようにし、さらにこのピン5と接続した状
態でプリント配線板13を基板2内に埋入固定するよう
にしたものである。このものでは合成樹脂によって基板
2を成形する際に基板2にピン5の基部をインサートし
て基板2へのピン5の固定がおこなえるために、ピン5
を圧入する場合のような引き抜き強度が不安定になるこ
とがないのである。ここで、プリント配線板13は銅箔
張り積層板をエツチング加工して放射状に回路14を形
成することによって作成され、各回路14にワイヤー2
0をボンディングすることによって半導体チップ3を電
気的に接続しである。そして各回路14のランド部分に
おいてプリント配線板13にスルーホール15を設け、
このスルーホール15にピン5の基部を挿入してピン5
と回路14とを電気的に接続させることによって、回路
14を介して半導体チップ3とピン5とを電気的に接続
させである。
モールド成形品で基板2を形成するようにしたピングリ
ッドアレイAが案出されるに至っている。すなわちこの
ものは、合成樹脂の成形品で半導体チップ3を実装する
ための基板2を形成すると共に基板2の成形の際にピン
5の基部を基板2内にインサート成形して固着すること
によって、複数本のピン5を基板2から突出させた状態
で取り付けるようにし、さらにこのピン5と接続した状
態でプリント配線板13を基板2内に埋入固定するよう
にしたものである。このものでは合成樹脂によって基板
2を成形する際に基板2にピン5の基部をインサートし
て基板2へのピン5の固定がおこなえるために、ピン5
を圧入する場合のような引き抜き強度が不安定になるこ
とがないのである。ここで、プリント配線板13は銅箔
張り積層板をエツチング加工して放射状に回路14を形
成することによって作成され、各回路14にワイヤー2
0をボンディングすることによって半導体チップ3を電
気的に接続しである。そして各回路14のランド部分に
おいてプリント配線板13にスルーホール15を設け、
このスルーホール15にピン5の基部を挿入してピン5
と回路14とを電気的に接続させることによって、回路
14を介して半導体チップ3とピン5とを電気的に接続
させである。
しかしこのものではこのように銅箔張り積層板を加工し
て作成されるコストの高いプリント配線板13を半導体
チップ3と各ピン5とを電気的に接続するための部材と
して用いるために、材料コストが高くて製品コストがア
ップするという問題がある。またこのものにあって、ス
ルーホール15への挿入でピン5と回路14との間の電
気的接続を確保するためにスルーホール15の内周にス
ルーホールメッキを施す必要があり、加工コストの面か
らも製品コストがアップするという問題が生じることに
なる。
て作成されるコストの高いプリント配線板13を半導体
チップ3と各ピン5とを電気的に接続するための部材と
して用いるために、材料コストが高くて製品コストがア
ップするという問題がある。またこのものにあって、ス
ルーホール15への挿入でピン5と回路14との間の電
気的接続を確保するためにスルーホール15の内周にス
ルーホールメッキを施す必要があり、加工コストの面か
らも製品コストがアップするという問題が生じることに
なる。
そこで、半導体チップ3と各ピン5とを電気的に接続す
る部材として金属のリードフレームを用いることが検討
されている。リードフレームは薄金属板をプレス成形す
ることによって安価に作成することができ、しかも金属
材であるためにメツキ加工の必要なくピンとの電気的接
続をおこなうことができ、ピングリッドアレイの材料コ
ストや加工コストを安くすることが可能である。しかし
このようにリードフレームを用いる場合にあって、リー
ドフレームのリードに形成するピン孔の内径とこのピン
孔に挿入接続させるピンの基部の外径との寸法関係が精
密に要求されるという問題がある。すなわち、ピン孔の
内径がピンの基部の外径よりも大きいとピン孔の内周面
へのピンの接触が不十分となってリードフレームのリー
ドとピンとの闇の導通信頼性に問題が生じ、また逆にピ
ン孔の内径がピンの基部の外径よりも小さ過ぎると、ピ
ン孔にピンの基部を挿入させる作業が困難になるという
問題が生じるのである。
る部材として金属のリードフレームを用いることが検討
されている。リードフレームは薄金属板をプレス成形す
ることによって安価に作成することができ、しかも金属
材であるためにメツキ加工の必要なくピンとの電気的接
続をおこなうことができ、ピングリッドアレイの材料コ
ストや加工コストを安くすることが可能である。しかし
このようにリードフレームを用いる場合にあって、リー
ドフレームのリードに形成するピン孔の内径とこのピン
孔に挿入接続させるピンの基部の外径との寸法関係が精
密に要求されるという問題がある。すなわち、ピン孔の
内径がピンの基部の外径よりも大きいとピン孔の内周面
へのピンの接触が不十分となってリードフレームのリー
ドとピンとの闇の導通信頼性に問題が生じ、また逆にピ
ン孔の内径がピンの基部の外径よりも小さ過ぎると、ピ
ン孔にピンの基部を挿入させる作業が困難になるという
問題が生じるのである。
[発明の目的1
本発明は、上記の点に鑑みて為されたものであり、材料
コストや加工コストが安価になるリードフレームを用い
、しかもピン孔とピンとの寸法関係が精密に要求される
ことなくリードフレームのリードとピンとの導通信頼性
を確保することができるピングリッドアレイを提供する
ことを目的とするものである。
コストや加工コストが安価になるリードフレームを用い
、しかもピン孔とピンとの寸法関係が精密に要求される
ことなくリードフレームのリードとピンとの導通信頼性
を確保することができるピングリッドアレイを提供する
ことを目的とするものである。
[発明の開示1
しかして本発明に係るピングリッドアレイは、金属リー
ドフレーム1のリード4,4・・・を合成樹脂の成形品
で形成される基板2にインサート成形して一体化すると
共に基板2に実装される半導体チップ3を各リード4,
4・・・に接続し、基部を基板2内にインサート成形し
て固着した複数本のピン5.5・・・を基板2から突出
させ、各リード4に形成したピン孔6にピン5の基部を
挿入接続し、ピン孔6の内径をピン5の基部の外径より
も小さく形成すると共に放射状の切り込み7をピン孔6
の周縁に設けて成ることを特徴とするものであり、半導
体チップ3とピン5とを電気的に接続する部材として金
属リードフレーム1を用いることによって、材料コスト
や加工コスト安価にピングリッドアレイを作成すること
ができるようにし、またリードフレーム1のリード4に
形成したピン孔6に放射状の切り込み7を設けることに
よって、切り込み7部分の変形でピン5に対する接触状
態を確保してリード4とピン5との間の導通信頼性を高
めることができるようにしたものであって、以下本発明
を実施例により詳述する。
ドフレーム1のリード4,4・・・を合成樹脂の成形品
で形成される基板2にインサート成形して一体化すると
共に基板2に実装される半導体チップ3を各リード4,
4・・・に接続し、基部を基板2内にインサート成形し
て固着した複数本のピン5.5・・・を基板2から突出
させ、各リード4に形成したピン孔6にピン5の基部を
挿入接続し、ピン孔6の内径をピン5の基部の外径より
も小さく形成すると共に放射状の切り込み7をピン孔6
の周縁に設けて成ることを特徴とするものであり、半導
体チップ3とピン5とを電気的に接続する部材として金
属リードフレーム1を用いることによって、材料コスト
や加工コスト安価にピングリッドアレイを作成すること
ができるようにし、またリードフレーム1のリード4に
形成したピン孔6に放射状の切り込み7を設けることに
よって、切り込み7部分の変形でピン5に対する接触状
態を確保してリード4とピン5との間の導通信頼性を高
めることができるようにしたものであって、以下本発明
を実施例により詳述する。
第1図(勿論実物大を示すものではない)は本発明の一
犬施例を示すもので、基板2は合成樹脂成形材料を射出
成形やトランスファー成形などで成形することによって
成形品として作成される。そしてこのように基板2を成
形する際にピン5の基部を基板2内に埋入さ・せるよう
インサート成形することによって基板2に多数本のピン
5を平行に取り付け、またICチップなどの半導体チッ
プ3をピン5に電気的に接続させる金属リードフレーム
1のリード4.4・・・を基板2内に埋入して取り付け
である。基板2を構成する合成樹脂としては、フェノー
ル、エポキシ、シリコン、ポリイミドなどの熱硬化性樹
脂や、ポリフェニレンサルファイド、ポリサル7オン、
ポリエーテルレス)し7h ン、t:リアリールスルホ
ンなどの熱可塑性樹脂を用いることができる。実績的に
信頼性のある面ではエポキシ樹脂を、また可撓性や機械
的強度、耐熱性の点からは後者の熱可塑性樹脂を用いる
のが好まし1)。
犬施例を示すもので、基板2は合成樹脂成形材料を射出
成形やトランスファー成形などで成形することによって
成形品として作成される。そしてこのように基板2を成
形する際にピン5の基部を基板2内に埋入さ・せるよう
インサート成形することによって基板2に多数本のピン
5を平行に取り付け、またICチップなどの半導体チッ
プ3をピン5に電気的に接続させる金属リードフレーム
1のリード4.4・・・を基板2内に埋入して取り付け
である。基板2を構成する合成樹脂としては、フェノー
ル、エポキシ、シリコン、ポリイミドなどの熱硬化性樹
脂や、ポリフェニレンサルファイド、ポリサル7オン、
ポリエーテルレス)し7h ン、t:リアリールスルホ
ンなどの熱可塑性樹脂を用いることができる。実績的に
信頼性のある面ではエポキシ樹脂を、また可撓性や機械
的強度、耐熱性の点からは後者の熱可塑性樹脂を用いる
のが好まし1)。
リードフレーム1は銅やアルミニウム、42アロイ(N
i42%のNi−Fe合金)などの金属の薄板をプレス
成形することによって形成されるものであり、第2図に
示すように放射状に配置される多数本のリード4.4・
・・を周囲のフレーム21によって一体化させた形態の
ものとして形成してあり、リードフレーム1は多数枚の
ものを連続させて帯状に形成しである。各リード4,4
・・・は基部が7レーム21と一体になっているが、先
端部は自由端となって7リーな状態にあるために、リー
ド4゜4・・・の先端部間に亘ってポリイミドフィルム
などの固定用フィルム22を貼って各リード4.4・・
・の先端部の位置関係を固定でbるようにしておくのが
よい。このリードフレーム1の各リード4には円形等の
ランド部23が形成してあり、各ランド部23に丸孔の
ピン孔6が設けである。またリードフレーム1の中央部
にはアイランド24が設けてあり、このアイランド24
は支持リード25によって7レーム21に一体化させで
ある。上記リード4や支持リード25のフレーム21に
接続される基部は線幅が狭くなるように細幅部26とし
て形成しである。また、ピン5は軸方向全長に亘って断
面円形に形成されるものであって、その基部にはピン5
の全周から突出される円形の鍔11が設けてあり、この
鍔11の下側に同様に円形の鍔12が設けである。
i42%のNi−Fe合金)などの金属の薄板をプレス
成形することによって形成されるものであり、第2図に
示すように放射状に配置される多数本のリード4.4・
・・を周囲のフレーム21によって一体化させた形態の
ものとして形成してあり、リードフレーム1は多数枚の
ものを連続させて帯状に形成しである。各リード4,4
・・・は基部が7レーム21と一体になっているが、先
端部は自由端となって7リーな状態にあるために、リー
ド4゜4・・・の先端部間に亘ってポリイミドフィルム
などの固定用フィルム22を貼って各リード4.4・・
・の先端部の位置関係を固定でbるようにしておくのが
よい。このリードフレーム1の各リード4には円形等の
ランド部23が形成してあり、各ランド部23に丸孔の
ピン孔6が設けである。またリードフレーム1の中央部
にはアイランド24が設けてあり、このアイランド24
は支持リード25によって7レーム21に一体化させで
ある。上記リード4や支持リード25のフレーム21に
接続される基部は線幅が狭くなるように細幅部26とし
て形成しである。また、ピン5は軸方向全長に亘って断
面円形に形成されるものであって、その基部にはピン5
の全周から突出される円形の鍔11が設けてあり、この
鍔11の下側に同様に円形の鍔12が設けである。
しかしてピングリッドアレイAを製造するにあたっては
、ピン5,5・・・を成形金型8の下型8aに設けたピ
ン挿入穴18.18・・・に挿入してセットする。ピン
5をピン挿入穴18に挿入させた状態においてはピン5
の下側の鍔12がピン挿入穴18の周縁部の上面に係止
され、ピン挿入穴18へのピン5の挿入深さの位置決め
がなされると共にピン挿入穴18は鍔12でその開口が
閉塞され、ピン挿入穴18内に成形時に樹脂が侵入して
パリが発生することを防止することができる。このよう
にピン5,5・・・を下型8aにセットしたのちに、リ
ードフレーム1を成形金型8に導入してリードフレーム
1のリード4.4・・・をピン5,5・・・の上側から
被せるように配設することによって、リード4.4・・
・の各ピン孔6をピン5.5・・・の基部に被挿させ、
各ピン5の鍔11の上面にリード4のランド部23を係
止させる。ここで、各ピン孔6はその内径をピン5の基
部の外径よりも小さい寸法で形成してあり、しかも各ピ
ン孔6にはその周縁部に放射状に多数の切り込み7が設
けである。この切り込み7は第4図(a)のように切り
目7aとして形成するようにしてもよく、また第4図(
b)のようにスリット7bとして形成するようにしても
よい。そしてこのピン孔6にピン5の基部を被挿させる
と、切り込み7が押し広げられるように切り込み7間の
舌片27部分が弾性的にたわむ変形を受け、この舌片2
7が第5図に示すようにピン5の基部外周に弾接される
。従ってピン5に対するピン孔6の周縁の舌片27の弾
性的な接触でピン5とリードフレーム1のリード4との
間の接続を確保することができることになり、またピン
孔6の内径をピン5の基部の外径よりも小さくさえ形成
しておけば、ピン孔6の内径とピン5の外径との間の寸
法関係にばらつトがあってもこのばらつ外は舌片27の
変形量で吸収され、ピン孔6へのピン5の挿入作業に支
障が生じたりするおそれがないものである。この場合、
切り込み7の本数が多い程ピン5への接触点を多くして
接続の信頼性を高めることができる。尚、第6図(a)
や第6図(b)のようにピン5の基部の先端に先細りと
なったテーパ面33を形成して円錐形や円錐台形にしで
おくことによって、ピン孔6へのピン5の基部の被挿作
業を容易にしてリードフレーム1のセットの自動化を容
易にすることができる。
、ピン5,5・・・を成形金型8の下型8aに設けたピ
ン挿入穴18.18・・・に挿入してセットする。ピン
5をピン挿入穴18に挿入させた状態においてはピン5
の下側の鍔12がピン挿入穴18の周縁部の上面に係止
され、ピン挿入穴18へのピン5の挿入深さの位置決め
がなされると共にピン挿入穴18は鍔12でその開口が
閉塞され、ピン挿入穴18内に成形時に樹脂が侵入して
パリが発生することを防止することができる。このよう
にピン5,5・・・を下型8aにセットしたのちに、リ
ードフレーム1を成形金型8に導入してリードフレーム
1のリード4.4・・・をピン5,5・・・の上側から
被せるように配設することによって、リード4.4・・
・の各ピン孔6をピン5.5・・・の基部に被挿させ、
各ピン5の鍔11の上面にリード4のランド部23を係
止させる。ここで、各ピン孔6はその内径をピン5の基
部の外径よりも小さい寸法で形成してあり、しかも各ピ
ン孔6にはその周縁部に放射状に多数の切り込み7が設
けである。この切り込み7は第4図(a)のように切り
目7aとして形成するようにしてもよく、また第4図(
b)のようにスリット7bとして形成するようにしても
よい。そしてこのピン孔6にピン5の基部を被挿させる
と、切り込み7が押し広げられるように切り込み7間の
舌片27部分が弾性的にたわむ変形を受け、この舌片2
7が第5図に示すようにピン5の基部外周に弾接される
。従ってピン5に対するピン孔6の周縁の舌片27の弾
性的な接触でピン5とリードフレーム1のリード4との
間の接続を確保することができることになり、またピン
孔6の内径をピン5の基部の外径よりも小さくさえ形成
しておけば、ピン孔6の内径とピン5の外径との間の寸
法関係にばらつトがあってもこのばらつ外は舌片27の
変形量で吸収され、ピン孔6へのピン5の挿入作業に支
障が生じたりするおそれがないものである。この場合、
切り込み7の本数が多い程ピン5への接触点を多くして
接続の信頼性を高めることができる。尚、第6図(a)
や第6図(b)のようにピン5の基部の先端に先細りと
なったテーパ面33を形成して円錐形や円錐台形にしで
おくことによって、ピン孔6へのピン5の基部の被挿作
業を容易にしてリードフレーム1のセットの自動化を容
易にすることができる。
このようにして第3図のようにピン5及びり−ド7レー
ム1を下型8aにセットした後に、成形金型8の上型8
bと下型8aとを型締めする。このと外リードフレーム
1のフレーム21は上型8bと下型8aとの間に挟持さ
れる。また下型8aには予め支持体17をセットしてお
き、支持体17の上面にリードフレーム1のリード4の
先端部とアイランド24とが載置されるようにしてあり
、下型8aと上型8bとを型締めした際に上型8bに突
設した成形コア34と支持体1との間に各リード4の先
端部が挟持されるようにしである。そして成形金型8内
に樹脂成形材料を注入して硬化乃至固化させることによ
って、成形金型8内で基板2を成形すると同時に、ピン
5の基部を基板2内にインサート成形すると共にリード
フレーム1のリード4をインサート成形して基板2内に
包含されるよう一体化させる。こののちに基板2を成形
金型8から脱型すると共に基板2にインサートしたリー
ド4を細幅部26でフレーム21から切り離す。このよ
うに形成される基板2にあっては、その上面の中央部に
は成形コア34によって凹所36が形成されており、ま
たリードフレーム1の各リード4は先端部が樹脂内に埋
入されることなくインナーリード部35として露出され
た状態にある。そしてこの凹所36においてリードフレ
ーム1のアイランド24にICチップなどの半導体チッ
プ3を搭載すると共に、半導体チップ3とリード4のイ
ンナーリード部35との間にワイヤー20をボンディン
グすることによって半導体チップ3とリード4とを接続
し、各リード4を介して半導体チップ3と各ピン5とを
電気的に接続させるのである。
ム1を下型8aにセットした後に、成形金型8の上型8
bと下型8aとを型締めする。このと外リードフレーム
1のフレーム21は上型8bと下型8aとの間に挟持さ
れる。また下型8aには予め支持体17をセットしてお
き、支持体17の上面にリードフレーム1のリード4の
先端部とアイランド24とが載置されるようにしてあり
、下型8aと上型8bとを型締めした際に上型8bに突
設した成形コア34と支持体1との間に各リード4の先
端部が挟持されるようにしである。そして成形金型8内
に樹脂成形材料を注入して硬化乃至固化させることによ
って、成形金型8内で基板2を成形すると同時に、ピン
5の基部を基板2内にインサート成形すると共にリード
フレーム1のリード4をインサート成形して基板2内に
包含されるよう一体化させる。こののちに基板2を成形
金型8から脱型すると共に基板2にインサートしたリー
ド4を細幅部26でフレーム21から切り離す。このよ
うに形成される基板2にあっては、その上面の中央部に
は成形コア34によって凹所36が形成されており、ま
たリードフレーム1の各リード4は先端部が樹脂内に埋
入されることなくインナーリード部35として露出され
た状態にある。そしてこの凹所36においてリードフレ
ーム1のアイランド24にICチップなどの半導体チッ
プ3を搭載すると共に、半導体チップ3とリード4のイ
ンナーリード部35との間にワイヤー20をボンディン
グすることによって半導体チップ3とリード4とを接続
し、各リード4を介して半導体チップ3と各ピン5とを
電気的に接続させるのである。
上記のようにして作成されるピングリッドアレイAにあ
って、ピン5はその基部を基板2にインサート成形して
埋入することによって基板2に取り付けられているもの
であり、プリント配線板への圧入の場合のような引ト抜
き強度に問題が生じるおそれはなく、特に第1図に示さ
れるようにピン5に設けた鍔11は基板2内に埋入され
、また鍔12はその下面が基板2の下面から露出する状
態で埋入されるものであり、この鍔11+12の埋入に
よってピン5の基部は基板2内に強固に保持され、ピン
5の引終抜き強度を高めることができると共にピン5が
ぐらつくことを防止することができる。またリードフレ
ーム1のリード4は基板2内に埋入された状態にあって
表面に露出せず、リード4が損傷されて回路としての信
頼性が低下することを防止することがで各る。細幅部2
6によってフレーム21から切り離したり一ド4の端部
は、この部分の基板2を加熱すことによって塞いで基板
2内に完全に埋入させるようにすることができる。
って、ピン5はその基部を基板2にインサート成形して
埋入することによって基板2に取り付けられているもの
であり、プリント配線板への圧入の場合のような引ト抜
き強度に問題が生じるおそれはなく、特に第1図に示さ
れるようにピン5に設けた鍔11は基板2内に埋入され
、また鍔12はその下面が基板2の下面から露出する状
態で埋入されるものであり、この鍔11+12の埋入に
よってピン5の基部は基板2内に強固に保持され、ピン
5の引終抜き強度を高めることができると共にピン5が
ぐらつくことを防止することができる。またリードフレ
ーム1のリード4は基板2内に埋入された状態にあって
表面に露出せず、リード4が損傷されて回路としての信
頼性が低下することを防止することがで各る。細幅部2
6によってフレーム21から切り離したり一ド4の端部
は、この部分の基板2を加熱すことによって塞いで基板
2内に完全に埋入させるようにすることができる。
しかして上記のように形成されるピングリッドアレイA
を機器の実装基板(マザーボード28)に実装するにあ
たっては、第1図に示すようにマザーボード28に設け
たスルーホール29やソケットなどに各ピン5を挿入す
ることによっておこなうことができる。ここで、基板2
にはピン5と平行に複数の位置決め突部30がそれぞれ
等しい突出寸法で一体に突設してあり、この位置決め突
部30の先端がマザーボード28の表面に当接すること
によって所定の間隙で基板2とマザーボード28との間
に放熱などのための空間を形成させることができるよう
にしである。このように基板2とマザーボード28との
間の空間は位置決め突部30によって形成されるために
、一部のピン5に位置決めのための鍔を設けたりするよ
うな必要がなく、ピン5として総て同じ形状のものを用
いることができることになる。ま′たこのように位置決
め突部30がマザーボード28に当接することによって
マザーボード28と基板2との間に加わる荷重が位置決
め突部30によって支持されることになり、ピン5の変
形を防止することもできる。
を機器の実装基板(マザーボード28)に実装するにあ
たっては、第1図に示すようにマザーボード28に設け
たスルーホール29やソケットなどに各ピン5を挿入す
ることによっておこなうことができる。ここで、基板2
にはピン5と平行に複数の位置決め突部30がそれぞれ
等しい突出寸法で一体に突設してあり、この位置決め突
部30の先端がマザーボード28の表面に当接すること
によって所定の間隙で基板2とマザーボード28との間
に放熱などのための空間を形成させることができるよう
にしである。このように基板2とマザーボード28との
間の空間は位置決め突部30によって形成されるために
、一部のピン5に位置決めのための鍔を設けたりするよ
うな必要がなく、ピン5として総て同じ形状のものを用
いることができることになる。ま′たこのように位置決
め突部30がマザーボード28に当接することによって
マザーボード28と基板2との間に加わる荷重が位置決
め突部30によって支持されることになり、ピン5の変
形を防止することもできる。
この各位置決め突部30は第3図のように成形金型8に
成形用凹所31を設けておくことによって、基板2を成
形する際に同時に形成されるもので、このように位置決
め突部30を設けるにあたって、各位置決め突部30を
つなぐリブを基板2の裏面に一体に設けるようにしでお
けば、このリブによって基板2の補強をおこなわせるこ
とができ、基板2を薄く形成することも可能になる。尚
、成形金型8の下型8aにセットすることによって基板
2にインサートされる支持体17を熱伝導性に優れた銅
、鉄、アルミニウム、セラミックなどの放熱材で形成す
れば、半導体チップ3の発熱をこの支持体17を利用し
で放熱することができることになる。また上記実施例で
は半導体チップ3はピン5が突出された面と反対側の面
である上面側に実装するようにしたが、半導体チップ3
を基板2の下面側に実装してフェースダウンとして形成
すると共に放熱材で形成される支持体17を基板2の上
面側に設けるようにしてもよく、このようにすれば支持
体17から放散される熱が基板2とマザーボード28と
の間にこもることなく良好に放熱することができる。
成形用凹所31を設けておくことによって、基板2を成
形する際に同時に形成されるもので、このように位置決
め突部30を設けるにあたって、各位置決め突部30を
つなぐリブを基板2の裏面に一体に設けるようにしでお
けば、このリブによって基板2の補強をおこなわせるこ
とができ、基板2を薄く形成することも可能になる。尚
、成形金型8の下型8aにセットすることによって基板
2にインサートされる支持体17を熱伝導性に優れた銅
、鉄、アルミニウム、セラミックなどの放熱材で形成す
れば、半導体チップ3の発熱をこの支持体17を利用し
で放熱することができることになる。また上記実施例で
は半導体チップ3はピン5が突出された面と反対側の面
である上面側に実装するようにしたが、半導体チップ3
を基板2の下面側に実装してフェースダウンとして形成
すると共に放熱材で形成される支持体17を基板2の上
面側に設けるようにしてもよく、このようにすれば支持
体17から放散される熱が基板2とマザーボード28と
の間にこもることなく良好に放熱することができる。
[発明の効果1
上述のように本発明にあっては、半導体チップとピンと
を電気的に接続させる部材としてリードフレームを用い
るようにしたので、材料コストや加工コスト安価にピン
グリッドアレイを作成することができるものであり、ま
たリードフレームの各リードに形成したピン孔の内径を
このピン孔に挿入接続するピンの基部の外径よりも小さ
く形成すると共に放射状の切り込みをピン孔の周縁に設
けるようにしたので、ピン孔にピンの基部を挿入させる
と切り込みが押し広げられるように切り込み部分が弾性
的にたわむ変形を受けてピンの基部外周に弾接されるこ
とになり、ピンに対するピン孔の周縁の弾性的な接触で
ピンとリードとの間の接続を確保することができるもの
であり、しかもピン孔の内径をピンの基部の外径よりも
小さくさえ形成しておけば、ピン孔の内径とピンの外径
との間の寸法関係にばらつきがあってもこのばらつきは
切り込み部分の変形で吸収され、ピン孔へのピンの挿入
作業に支障が生じたりするおそれがないものである。
を電気的に接続させる部材としてリードフレームを用い
るようにしたので、材料コストや加工コスト安価にピン
グリッドアレイを作成することができるものであり、ま
たリードフレームの各リードに形成したピン孔の内径を
このピン孔に挿入接続するピンの基部の外径よりも小さ
く形成すると共に放射状の切り込みをピン孔の周縁に設
けるようにしたので、ピン孔にピンの基部を挿入させる
と切り込みが押し広げられるように切り込み部分が弾性
的にたわむ変形を受けてピンの基部外周に弾接されるこ
とになり、ピンに対するピン孔の周縁の弾性的な接触で
ピンとリードとの間の接続を確保することができるもの
であり、しかもピン孔の内径をピンの基部の外径よりも
小さくさえ形成しておけば、ピン孔の内径とピンの外径
との間の寸法関係にばらつきがあってもこのばらつきは
切り込み部分の変形で吸収され、ピン孔へのピンの挿入
作業に支障が生じたりするおそれがないものである。
第1図は本発明の一実施例の断面図、第2図は同上に用
いるリードフレームの拡大平面図、第3第5図は同上の
リードとピンとの接続状態の拡大断面図、第6図(a)
(b)は同上に用いるピンの拡大正面図、第7図は従来
例の断面図である。 1はリードフレーム、2は基板、3は半導体チ・ンプ、
4はリード、5はピン、6はピン孔、7は切り込みであ
る。 1・・・リードフレーム 2・・・基板 5・・・ピン 6・・・ピン孔 第5図 第6図 (a ) (b ) 第7図 手続補正書(自発) 昭和62年4B11日 昭和62年特許願第22923号 2、発明の名称 ピングリッドアレイ 3、補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真1048番地名称(58
3)松下電工株式会社 代表者 藤 井 貞 夫 4、代理人 郵便番号 530 雪 5、補正命令の日付 自 発 6、補正により増加する発明の数 なし7、補正の対象 −1−□ 明細書 8、補正の内容 1)明細書第4頁第19行目の「プレス成形」の次に、
「やエツチング加工」を挿入します。 2)同上第8頁第6行目の「プレス成形」の次に、「や
エツチング加工」を挿入します。 3) 同上第12頁第4行目の「しである。」の次に、
[ここで、リードフレーム1のリード4の先端のワイヤ
ーボンドを施すべき部分を成形コア34で押さえないよ
うに、この部分に対応して成形コア34の下面に凹所を
形成しておくのが好ましい。]を挿入します。
いるリードフレームの拡大平面図、第3第5図は同上の
リードとピンとの接続状態の拡大断面図、第6図(a)
(b)は同上に用いるピンの拡大正面図、第7図は従来
例の断面図である。 1はリードフレーム、2は基板、3は半導体チ・ンプ、
4はリード、5はピン、6はピン孔、7は切り込みであ
る。 1・・・リードフレーム 2・・・基板 5・・・ピン 6・・・ピン孔 第5図 第6図 (a ) (b ) 第7図 手続補正書(自発) 昭和62年4B11日 昭和62年特許願第22923号 2、発明の名称 ピングリッドアレイ 3、補正をする者 事件との関係 特許出願人 住 所 大阪府門真市大字門真1048番地名称(58
3)松下電工株式会社 代表者 藤 井 貞 夫 4、代理人 郵便番号 530 雪 5、補正命令の日付 自 発 6、補正により増加する発明の数 なし7、補正の対象 −1−□ 明細書 8、補正の内容 1)明細書第4頁第19行目の「プレス成形」の次に、
「やエツチング加工」を挿入します。 2)同上第8頁第6行目の「プレス成形」の次に、「や
エツチング加工」を挿入します。 3) 同上第12頁第4行目の「しである。」の次に、
[ここで、リードフレーム1のリード4の先端のワイヤ
ーボンドを施すべき部分を成形コア34で押さえないよ
うに、この部分に対応して成形コア34の下面に凹所を
形成しておくのが好ましい。]を挿入します。
Claims (1)
- (1)金属リードフレームのリードを合成樹脂の成形品
で形成される基板にインサート成形して一体化すると共
に基板に実装される半導体チップを各リードに接続し、
基部を基板内にインサート成形して固着した複数本のピ
ンを基板から突出させ、各リードに形成したピン孔にピ
ンの基部を挿入接続し、ピン孔の内径をピンの基部の外
径よりも小さく形成すると共に放射状の切り込みをピン
孔の周縁に設けて成ることを特徴とするピングリッドア
レイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292387A JPS63190368A (ja) | 1987-02-02 | 1987-02-02 | ピングリツドアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2292387A JPS63190368A (ja) | 1987-02-02 | 1987-02-02 | ピングリツドアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63190368A true JPS63190368A (ja) | 1988-08-05 |
Family
ID=12096162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2292387A Pending JPS63190368A (ja) | 1987-02-02 | 1987-02-02 | ピングリツドアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63190368A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259350A (ja) * | 1992-03-10 | 1993-10-08 | Nec Yamagata Ltd | 樹脂封止型半導体装置 |
JP2012169477A (ja) * | 2011-02-15 | 2012-09-06 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
-
1987
- 1987-02-02 JP JP2292387A patent/JPS63190368A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259350A (ja) * | 1992-03-10 | 1993-10-08 | Nec Yamagata Ltd | 樹脂封止型半導体装置 |
JP2012169477A (ja) * | 2011-02-15 | 2012-09-06 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490140C (zh) | 双规引线框 | |
US5018005A (en) | Thin, molded, surface mount electronic device | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US5053357A (en) | Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
KR970011619B1 (ko) | 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법 | |
US6784376B1 (en) | Solderable injection-molded integrated circuit substrate and method therefor | |
JPS63190368A (ja) | ピングリツドアレイ | |
JPS63174344A (ja) | ピングリツドアレイ | |
JPS63190369A (ja) | ピングリツドアレイ | |
JPS63226043A (ja) | 半導体装置 | |
JP2538937B2 (ja) | 半導体パッケ―ジ | |
JPS63190370A (ja) | ピングリツドアレイ用リ−ドフレ−ム | |
JPS6320859A (ja) | ピングリツドアレイ | |
JPS63190371A (ja) | ピングリツドアレイの製造方法 | |
JPH0691165B2 (ja) | ピングリツドアレイの製造方法 | |
JPH053743B2 (ja) | ||
JPS63126256A (ja) | ピングリツドアレイ | |
JPS6398142A (ja) | ピングリツドアレイ | |
JPS6320856A (ja) | ピングリツドアレイ | |
JPS6398140A (ja) | ピングリツドアレイ | |
JPS6365657A (ja) | ピングリツドアレイ | |
JPH0457103B2 (ja) | ||
JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
JPS62242348A (ja) | ピングリツドアレイ |