JPS6398140A - ピングリツドアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野ｊ 本発明は、ＩＣパッケージなどモールド成形品のピング
リッドアレイに関するものである。

［背景技術］ ＩＣなど半導体のパッケージにおいて素子の高機能化、
高密度化に伴うＩ１０数増加や、高速度化に従ってのリ
ード艮の短縮化などの対応として、チップを実装する基
板の裏面に外部への電気接続用ピンとなるピンを設けた
ピングリッドアレイ（ＰＧＡと略称される）が実用化さ
れている。このピングリッドアレイは基板の裏面の全面
を利用して多数のピンを突設するようにしたもので、ピ
ンを機器の実装基板（マザーボード）に設けたソケット
やスルーホール等に差し込むことによって、マザーボー
ドへの取り付けをおこなうことができる。

その基板の材料としては従来上りセラミックが主として
用いられているが、近年低価格化に対応して樹脂積層板
から得られるプリント配線板をこの基板として用いる試
みがなされている。

すなわち、第５図に示すように基板１を例えば厚み１．
０ＩＩＩＩ１１程度のガラス基材エポキシＵ（脂積層板
やプラス基材ポリイミド樹脂積層板などで形成し、基板
１の表面に回路１２を設けると共に基敢１にピン孔１３
をドリルなどで穿孔加工し、直径０．５１１１＋６程度
のピン２の頭部１４をピン孔１３内に圧入等することに
よって多数のピン２を基板１から突出させた状態で固着
して、ピングリッドアレイＡを作成するようにするもの
である。第５図において１５は基板１へのピン２の頭部
１４の圧入深さを位置決めするために各ピン２に突設さ
れた鍔、１６はマザーボードへの取り付けの際のピン２
の差し込み深さを位置決めするために一部のピン２に設
けられた鍔である。しかしながらこのものにあっては、
基板１の割れ等の関係から基板１へのピン２の圧入強さ
に限界があってピン２の引き抜き強度を十分に得ること
ができないという問題がある。

そこで、本発明者等によって第６図に示すような樹脂の
モールド成形品で基板１を形成するようにしたピングリ
ッドアレイＡが案出されるに至っている。すなわちこの
ものは、合成樹脂の成形品で半導体チップ３を実装する
ための基板１を形成すると共に基板１の成形の際にピン
２の基部を基板１内にインサート成形して固着すること
によって、複数本のピン２を基板１から突出させた状態
で取り付けるようにし、さらにこのピン２と接続した状
態で回路体４を基板１内に埋入固定するようにしたもの
である。このものでは合成樹脂によって基板１を成形す
る際に基板１にピン２の基部をインサートして基板１へ
のピン２の固定がおこなえるために、ピン２を圧入する
場合のような引き抜き強度が不安定になることもないの
である。このように形成されるモールド成形品のピング
リッドアレイＡにあって、基板１に実装される半導体チ
ップ３と回路体４の表面に放射状に設けた回路１２との
間にワイヤー２０をポンディングして施し、回路体４を
介して各ピン２に半導体チップ３が電気的に接続される
ようにしである。そして回路体４の回路１２とピン２と
の電気的接続は回路体４に回路１２のランド部分におい
て設けたピン孔５へのピン２の挿入接触によっておこな
われるものであるが、ピン２と回路体４の回路１２との
電気的接続を確保するにはピン孔５の内径とピン２の外
径とのそれぞれの寸法精度を正確に設定する必要がある
。しかしながら、現実にはこの寸法精度を維持すること
は困難であり、ピン２と回路体４との間の電気的な接続
の導通信頼性に問題を生じているものである。

［発明の目的１ 本発明は、上記の点に鑑みて為されたものであり、基板
へのピンの固定強度を＾くすることができ、しかも回路
体とピンとを導通信頼性高く接続することができ、加え
て凹部への導電性材料の充填が容易になるピングリッド
アレイを提供することを目的とするものである。

［発明の開示］ しかして本発明に係るピングリッドアレイは、合成υ（
脂の成形品で基板１を形成すると共に基部を基板１内に
インサート成形して固着した複数本のピン２を基板１か
ら突出させ、基板１に実装する半導体チップ３と接続さ
れる回路体４に設けたピン孔５にピン２の基端の頭部２
ａを挿入して回路体４とピン２とを接続した状態で回路
体４を基板１内に埋入固定し、ピン孔５を露出させ且つ
導電性材料６を充填するための凹部７を基板１に凹設す
ると共にこの凹部７にピン２の頭部２ａの先端が底から
０〜７５％の深さの範囲で位置するようにピン２の頭部
２ａの長さを設定して成ることを特徴とするものであり
、基板１へのインサート成形でピン２の固定を強固にお
こなえるようにし、また基板１に設けた凹部７への導電
性材料６の充填でピン２とピン孔５との間の電気的な接
続を確保して回路体４にピン２を導通信頼性高く接続で
きるようにしたものであって、以下本発明を実施例によ
り詳述する。

第１図（勿論実物大を示すものではない）は本発明の一
実施例を示すもので、基板１は合成樹脂成形材料を射出
成形やトランスファー成形などで成形することによって
成形品として作成される。そしてこのように基板１を成
形する際にピン２の基部を基板１内に埋入させるようイ
ンサート成形することによって基板１に多数本のピン２
を平行に取り付け、また基板１に実装するＩＣチップな
どの半導体チップ３とピン２との間の電気接続をおこな
う回路を形成するために回路体４が基板１内に埋入して
取り付けである。基板１を枯成する合成８（脂としては
、７エ７−ル、エポキシ、シリコン、ポリイミドなどの
熱硬化性樹脂や、ポリフェニレンサル７アイト、ポリサ
ル７オン、ポリエーテルスルホン、ボリアリールスルホ
ンなどの熱可塑性８（１１１ｔを用いることができる。

実績的に信頼性のある而ではエポキシ樹脂を、また可撓
性や機械的強度、耐熱性の点からは後者の熱可塑性樹脂
を用いるのが好ましい。

ピン２は軸方向全長に亘って断面円形に形成されるもの
であって、その基部にはピン２の全周から突出される円
形の鍔１１が設けてあり、この鍔１１の下側に同様に円
形の鍔２１が設けである。

さらにピン２の基端には断面円形の頭部２ａが設けであ
る。また回路体４としては絶縁体２２の表面や表裏面に
回路１２を設けて形成したものを用いることができ、例
えば〃ラスエポキシ配線板、プラスポリイミド配線板、
プラステフロン配線板、ポリエステル配線シートまたは
フィルム、ポリイミド配線フィルムまたはシートなどを
用いることができる。さらにポリイミドフィルム等で固
定した銅やアルミニウム、４２７０イ（Ｎｉ４２％］Ｎ
ｉ−Ｆｅ合金）のり−ド７レームなどを回路体４として
使用することもできる。電気抵抗の面からは銅回路を形
成したものが、後述する成形金型８へのセットの作業性
からは板状やリードフレーム状の形態のものが好ましい
。そして回路体４の中央部には半導体チップ３を納める
ための開口部１９が形成してあり、さらに回路体４には
ピン２に対応する位置において回路１２のランド部分で
ピン孔５が穿設しである。

しかして基板１を成形するにあたっては、第２図に示す
ように成形金型８のｆ型８ａに設けたピン挿入穴１８に
ピン２を挿入してピン２をセットする。このとき、ピン
２の下側の鍔２１がピン挿入穴１８の周縁部の上面に係
止され、ピン挿入穴１８へのピン２の挿入深さの位置決
めがなされると共にピン挿入穴１８は鍔２１でその開口
が閉塞される。そしてピン孔５にピン２の頭部２ａを被
挿させてピン２の上側の鍔１１にピン孔５の周縁を係止
させることによって、回路体４をピン２で保持させた状
態で下型８ａにセットする。このようにピン２に設けた
鍔１１で回路体４を係止させることによって、回路体４
を成形金型８内に正確な位置に位置決めした状態でセッ
トすることができるものであるが、＠ｉ図の実施例のよ
うに放熱体１７を基板１に設ける場合には、この回路体
４のセットに先立って回路体４のド側位置にて下型８ａ
内に放熱体１７をセットし、放熱体１７の上面の周部で
回路体４の開口′ＦｆＳ１９の周縁の一ド面を支持させ
るようにする。放熱体１７は下型８ａに形成した凹所に
はめ込むことによって位置決めされている。このように
ピン２及び回路体４、放熱体１７を下型８ａにセットし
た後に、成形金型８の上型８ｂと下型８ａとを型締めす
るのであるが、上型８ｂには各ピン２の位置に対応して
成形用突部１０が突設してあり、この成形用突部１０の
下端面にはピン２の上端部が挿入される凹穴３２が凹設
しである。従って型締めすることによってピン孔５を挿
通して回路体４の上面に突出するピン２の頭部２ａが凹
穴３２内に挿入された状態で成形用突部１０の下端面が
回路体４のピン孔５の周縁の上面に当接し、回路体４は
成形用突部１０とピン２の鍔１１との朋に挟持されて固
定される。

また上型８１３にはさらにコア部９が突出して設けてあ
って、型締めの際にこのコア部９の下面の周縁部が回路
体４の開口＄１９の上面の周縁に当接するようにしてあ
り、型締めした状態においては回路体４の開口部１９の
周縁部はコア部９と放熱体１７との間に挟持されて固定
されるようにしである。そして成形金型８内に樹脂成形
材料を注入して硬化乃至固化させることによって、成形
金型８内で基板１を成形すると同時にピン２の基部を基
板１内にインサート成形すると共に、ピン孔５への頭部
２ａの挿入で回路１２にピン２を接触接続させた状態で
回路体４をインサート成形して基板１内に包含されるよ
う一体化させ、さらに放熱体１７もその下面が基板１の
下面から露出する状態でインサートさせることができる
。

このようにピン２の基部を基板１にインサート成形して
取り付けるにあたって、ｔｌＳ１図に示されるようにピ
ン２に設けた鍔１１は基板１内に埋入され、また鍔２１
はその下面が基板１の下面から露出する状態で埋入され
るものであり、このｖｊｌｌ、２１の埋入によってピン
２の基部は基板１内に強固に保持され、ピン２の引き抜
き強度を高めることができると共にピン２がぐらつくこ
とを防止することができる。また、回路体４の回路１２
とピン２との電気的接続はピン孔５へのピン２の頭ｇ２
ａの挿入接触によっておこなわれるが、この接続を確保
するためにピン孔５の内周にスルーホールメッキを施し
ておくのが好ましい。そして成形金型８の上型８ｂに設
けた成形用突部１０によって、基板１にはｆｊＩＪ１図
のように回路体４のピン孔５の周縁の回路１２とピン２
の頭部２ａとを露出させる凹部７が形成されるものであ
り、この凹部７に半田などの低融点金属合金の小粒やク
リーム半田など導電性材料６を施し、加熱溶融させるこ
とによってこの導電性材料６で凹部７を充填することに
より、ピン孔５の周縁の回路１２とピン２とを導電性材
料６で接合させることができ、回路体４の回路１２とピ
ン２との導通信頼性を高めることができるものである。

またこのように導電性材料６を凹部７に充填することに
よってピン孔５を導電性材料６で埋めることができ、ピ
ン２との接続部分の耐湿信頼性を高めることもできる。

この導電性材料６としては上記したものの他に導電塗料
、導電フェス、導電ｍ着剤などを用いることもできる。

尚、成形金型８の上型８ａに設けた成形用突部１０は回
路体４の上面を押さえてピン２の鍔１１との間に回路体
４を挟持する作用もなすために、成形金型８への樹脂の
注入時に回路体４が浮き上がって変形した状態で基板１
内にインサートされることを防止することもできる。

ここで、ピン２の頭部２ａの上下の長さが艮過ぎるとこ
の頭部２ａはピン孔５に挿通したうえでさらに回路体４
より大きく突出することになり、成形金型８の上型８ｂ
の成形用突部１０に頭部２ａを被挿させるために設ける
凹穴３２は１５４図（ａ）のように深い寸法で形成しな
ければならない。従ってこの場合には深くくり抜いて凹
穴３２が形成される成型用突部１０は強度が弱くなって
金型か命が短くなり、しかもこの場合には第４図（ｂ）
に示すように基板１に形成される凹部７内に頭部２ａは
大きく突出されることになり、凹部７の中央部内でこの
頭部２ａが邪魔になって凹部７への導電性材料６の充填
の作業性が悪くなるという問題が生じる。そこで本発明
ではピン２の頭部２ａの上下の長さを比較的短く設定し
て、ピン孔５に挿通した頭部２ａが回路体４より大きく
突出することがないようにし、第３図（ａ）のように頭
部２ａを被挿させる成形用突部１０の凹穴３２を浅い寸
法で形成できようにしたものであり、このものでは凹穴
３２は浅く形成され・るために成型用突部１０の強度が
大きく低下することがなくて金型寿命を艮することがで
き、しかもこの場合には第３図（ｂ）に示すように基板
１に形成される凹部７内に頭部２ａが大きく突出される
ことがなく、凹部７内でこの頭部２ａが邪魔になるよう
なおそれなく凹部７への導電性材料６の充填を作業性良
くおこなうことができることになるのである。ピン２の
頭部２ａの長さｈは、凹部７の底面となる回路体４の表
面からの頭部２ａの突出寸法ｂ’が凹部７の深さ寸法Ｈ
の０〜７５％に、好ましくは５〜６０％になるように設
定されるものである。この寸法よりもピン２の頭部２ａ
の長さｈが大きくなると第４図（、）（ｂ）において説
明した問題の解決が不十分になるのである。

しかして、回路体４の開口部１９の部分において基板１
の中央部には成形金型８のコア部９でキャビティ凹所２
６が形成されており、このキャビティ凹所２６に納めた
状態でＩＣチップなどの半導体チップ３を実装し、半導
体チップ３と基板１から露出する回路体４の回路１２と
の間にワイヤー２０をボンディングすることによって、
半導体チップ３と各ピン２とを回路体４の回路１２を介
して電気的に接続し、第１図のようなピングリッドアレ
イＡとして仕上げるものである。ここで、成形は回路体
４の開口部１９の周縁部をコア部９と放熱体１７との間
に挟持させた状態でなされるために、回路体４のこの部
分の表面に設けた回路１２を樹脂に覆われることなく露
出させることができ、（！順性の高い状態でワイヤー２
０をボンディングできるようになる。またこれらの実装
やポンディ　。

ングの工程において回路体４の大部分は基板１内に埋め
込まれた状態にあるため、回路体４に傷が付いたりする
おそれなく実装やボンディングの作業を容易におこなう
ことができる。さらに、半導体チップ３の保護をおこな
うためにキャビティ凹所２６に液状エポキシ封止樹脂な
どの封止？、４ｆ脂を施して半導体チップ３を封止する
ようにしたりするのが好ましい。

そしてこのように形成されるピングリッドアレイＡにあ
って、機器の実装基板（マザーボード）への取り付けは
マザーボード２８に設けたソケットやスルーホール２９
などに各ピン２を差し込むことによっておこなうことが
できる。このとき、基板１にはピン２と平行に複数の位
置決め突部３０がそれぞれ等しい突出寸法で一体に突設
してあり、この位置決め突部３０の先端がマザーボード
２８の表面に当接することによって所定の間隙で基板１
とマザーボード２８との間に空間を形成させることがで
きるようにしである。このように基板１とマザーボード
２８との間の空間は位置決め突部３０によって形成され
るために、第５図の従来例において示したように一部の
ピン２に位置決め用の鍔１６を設けるような必要がなく
、ピン２として総て同じ形状のものを用いることができ
ることになる。虫たこのように位置決め突＠１ｓ３０が
マザーボード２８に当接することによって７ザーボー）
＃２８と基板１との間に加わる荷重が位置決め突部３０
によって支持されることになり、ピン２の変形を防止す
ることもできる。ここで各位置決め突部３０は第２図の
ように成形金型８に成形用凹所３１を設けておくことに
よって、基板１を成形する際に同時に形成されるもので
あり、またこのように位置決め突部３０を設けるにあた
って、各位置決め突部３０をっなぐリブを基板１の裏面
に一体に設けるようにしておけば、このリブによって基
板１の補強をおこなわせることができ、基板１を薄く形
成することも可能になる。さらに、基板１にインサート
して設けられる放熱体１７は熱伝導性に優れた銅、鉄、
アルミニウムなどの金属やセラミックなどで形成される
ものであり、放熱体１７をこのように基板１に設けるこ
とで基板１に実装する半導体チップ３の発熱を放散する
ことができる。尚、上記第１図の実施例において半導体
チップ３はピン２が突出された面と反対側の計である基
板１の上面に実装するようにしたが、半導体チップ３を
基板１の下面側に実装する７エースグウンとして形成す
るようにしてもよい。特に放熱体１７を用いて放熱をお
こなう場合においては、半導体チップ３を基板１の下面
に実装すると放熱体１７は基板１の上面に露出して設け
られることになり、放熱体１７から放散される熱が基板
１とマザーボード２８との間にこもることなく良好に放
熱することができることになる。

［発明の効果１ 上述のように本発明にあっては、合成樹脂の成形品で基
板を形成すると共に基部を基板内にインサート成形して
固着した複数本のピンを基板から突出させるようにしで
あるので、合成Ｏ）詣によって基板を成形する際に基板
にピンの基部をインサート成形して基板へのピンの固定
がおこなえ、ピンを圧入する場合のような引き抜き強度
が不安定になることがないものである。また回路体に設
けたピン孔にピンの頭部を挿入して回路体とピンとを接
続した状態で回路体を基板内に埋入固定し、ピン孔を露
出させ且つ導電性材料を充填するための凹部を基板に凹
設しであるので、ピン孔とピンの頭部とを凹部内で導電
性材料によって接合させることができるものであり、ピ
ン孔とピンとの導通信頼性を導電性材料によって高める
ことができるものであり、しかも凹部にピンの頭部の先
端が底から０〜７５％の深さの範囲で位置するようにピ
ンのＩＫｉ部の長さを設定しであるので、凹部内にピン
の頭部が大きく突出ようなことがなく、凹部への導電性
材料の充填の作業性が良好になるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図、第２図は同上の製
造の際の成形金型の断面図、第３図（ａ）（ｂ）は本発
明の一実施例における基板部分の一部の拡大断面図と製
造の際の成形金型の一部の拡大断面図、第４図（ａ）（
１））は第３図（ａ）（ｂ）と比較するための比較例に
おける基板部分の一部の拡大断面図と製造の際の成形金
型の一部の拡大断面図、第５図は従来例の断面図、第６
図は他の従来例の断面図である。 １は基板、２はピン、３は半導体チップ、４は回路体、
５はピン孔、６は導電性材料、７は凹部である。 代理人　弁理士　石　１）艮　七 第３図 （ｂ） 第４図 旧　　　旧 （ｂ） 第５図 第６図

Claims (1)

【特許請求の範囲】
1. （１）合成樹脂の成形品で基板を形成すると共に基部を
   基板内にインサート成形して固着した複数本のピンを基
   板から突出させ、基板に実装する半導体チップと接続さ
   れる回路体に設けたピン孔にピンの基端の頭部を挿入し
   て回路体とピンとを接続した状態で回路体を基板内に埋
   入固定し、ピン孔を露出させ且つ導電性材料を充填する
   ための凹部を基板に凹設すると共にこの凹部にピンの頭
   部の先端が底から０〜７５％の深さの範囲で位置するよ
   うにピンの頭部の長さを設定して成ることを特徴とする
   ピングリッドアレイ。