JPS6398142A - ピングリツドアレイ - Google Patents
ピングリツドアレイInfo
- Publication number
- JPS6398142A JPS6398142A JP24445686A JP24445686A JPS6398142A JP S6398142 A JPS6398142 A JP S6398142A JP 24445686 A JP24445686 A JP 24445686A JP 24445686 A JP24445686 A JP 24445686A JP S6398142 A JPS6398142 A JP S6398142A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- substrate
- circuit
- pins
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 abstract description 57
- 239000000126 substance Substances 0.000 abstract description 9
- 238000000465 moulding Methods 0.000 description 28
- 238000007747 plating Methods 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- -1 7-El Substances 0.000 description 2
- 241000270722 Crocodylidae Species 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- LNNWVNGFPYWNQE-GMIGKAJZSA-N desomorphine Chemical compound C1C2=CC=C(O)C3=C2[C@]24CCN(C)[C@H]1[C@@H]2CCC[C@@H]4O3 LNNWVNGFPYWNQE-GMIGKAJZSA-N 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 241000270728 Alligator Species 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、ICパッケージなどのピングリッドアレイに
関するものである。
関するものである。
[背景技術]
ICなど半導法のパッケージにおいて素子の高機能化、
^密度化に伴うI10数増加や、商運変化に従ってのリ
ード艮の短縮化などの対応として、チップを実装する基
板の裏面に外部への電気接続用ピンとなるピンを設けた
ピングリッドアレイ(PGAと略称される)が実用化さ
れている。このピングリッドアレイは基板の裏面の全面
を利用して多数のピンを突設するようにしたもので、ピ
ンを機器の実装基板(マザーボード)に設けたンケント
やスルーホール等に差し込むことによって、マザーボー
ドへの取り付けをおこなうことができる。
^密度化に伴うI10数増加や、商運変化に従ってのリ
ード艮の短縮化などの対応として、チップを実装する基
板の裏面に外部への電気接続用ピンとなるピンを設けた
ピングリッドアレイ(PGAと略称される)が実用化さ
れている。このピングリッドアレイは基板の裏面の全面
を利用して多数のピンを突設するようにしたもので、ピ
ンを機器の実装基板(マザーボード)に設けたンケント
やスルーホール等に差し込むことによって、マザーボー
ドへの取り付けをおこなうことができる。
その基板の材料としては従来よりセラミックが主として
用いられているが、近年低価格化に対応して樹脂積層板
から得られるプリント配線板をこの基板として用いる試
みがなされている。
用いられているが、近年低価格化に対応して樹脂積層板
から得られるプリント配線板をこの基板として用いる試
みがなされている。
すなわち、第9図に示すように基板1を例えば厚み1.
OI程度の〃フス基材エポキシ用脂積層板やガラス基材
ポリイミド樹脂積層板などで形成し、基板1の表面に回
路4を設けると共に基板1にピン孔13をドリルなどで
穿孔加工し、直径0゜5ml11程度のピン2の基部を
ピン孔13内に圧入等することによって多数のピン2を
基板1から突出させた状態で固着して、ピングリッドア
レイAを作成するようにするものである。第9図におい
て15は基板1へのピン2の基部の圧入床さを位置決め
するために各ピン2に突設された鍔、16はマザーボー
ドへの取り付けの際のピン2の差し込み深さを位置決め
するために一部のピン2に設けられた鍔である。そして
このもの(こあってピン2と回路4との電気的な接続は
、ピン孔13の内周にスルーホールメッキを施しておい
てピン孔13へのピン2基部の圧入でスルーホールメッ
キにピン2の基部を接触させ、このスルーホールメッキ
を介しておこなわせるようにしている。
OI程度の〃フス基材エポキシ用脂積層板やガラス基材
ポリイミド樹脂積層板などで形成し、基板1の表面に回
路4を設けると共に基板1にピン孔13をドリルなどで
穿孔加工し、直径0゜5ml11程度のピン2の基部を
ピン孔13内に圧入等することによって多数のピン2を
基板1から突出させた状態で固着して、ピングリッドア
レイAを作成するようにするものである。第9図におい
て15は基板1へのピン2の基部の圧入床さを位置決め
するために各ピン2に突設された鍔、16はマザーボー
ドへの取り付けの際のピン2の差し込み深さを位置決め
するために一部のピン2に設けられた鍔である。そして
このもの(こあってピン2と回路4との電気的な接続は
、ピン孔13の内周にスルーホールメッキを施しておい
てピン孔13へのピン2基部の圧入でスルーホールメッ
キにピン2の基部を接触させ、このスルーホールメッキ
を介しておこなわせるようにしている。
一方、この子HIII?積層板を基板1とするピングリ
ッドアレイAにあっては、基板1へのピン2の固定はピ
ン孔13へのピン2の圧入でおこなわれるために基板1
の割れ等の関係から基板1へのピン2の圧入強さに限界
があって、ピン2の引き抜き強度を十分に得ることがで
きない。そこで、本発明者等によって第10図に示すよ
うな樹脂のモールド成形品で基板1を形成するようにし
たピングリッドアレイAが案出されるに至っている。す
なわちこのものは、合成樹脂の成形品で半導体チップ3
を実装するための基板1を形成すると共に基板1の成形
の際にピン2の基部を基板1内にインサート成形して固
着することによって、複数本のピン2を基板1から突出
させた状態で取り付けるようにし、さらにこのピン2と
接続した状態で回路体12を基板1内に埋入固定するよ
うにしたものである。このものでは合atJl脂によっ
て基板1を成形する際に基板1にピン2の基部をインサ
ートして基板1へのピン2の固定がおこなえるために、
ピン2を圧入する場合のような引き抜き強度が不安定に
なることがないのである。ここで、このピングリッドア
レイAにあって、基板1に実装される半導体チップ3と
回路体12の表面に放射状に設けた回路4との間にワイ
ヤー20をボンディングして施し、回路体12の回路4
を介して半導体チップ3が各ピン2に導通されるように
しである。
ッドアレイAにあっては、基板1へのピン2の固定はピ
ン孔13へのピン2の圧入でおこなわれるために基板1
の割れ等の関係から基板1へのピン2の圧入強さに限界
があって、ピン2の引き抜き強度を十分に得ることがで
きない。そこで、本発明者等によって第10図に示すよ
うな樹脂のモールド成形品で基板1を形成するようにし
たピングリッドアレイAが案出されるに至っている。す
なわちこのものは、合成樹脂の成形品で半導体チップ3
を実装するための基板1を形成すると共に基板1の成形
の際にピン2の基部を基板1内にインサート成形して固
着することによって、複数本のピン2を基板1から突出
させた状態で取り付けるようにし、さらにこのピン2と
接続した状態で回路体12を基板1内に埋入固定するよ
うにしたものである。このものでは合atJl脂によっ
て基板1を成形する際に基板1にピン2の基部をインサ
ートして基板1へのピン2の固定がおこなえるために、
ピン2を圧入する場合のような引き抜き強度が不安定に
なることがないのである。ここで、このピングリッドア
レイAにあって、基板1に実装される半導体チップ3と
回路体12の表面に放射状に設けた回路4との間にワイ
ヤー20をボンディングして施し、回路体12の回路4
を介して半導体チップ3が各ピン2に導通されるように
しである。
そして回路体12の回路4とピン2との電気的な接続は
、回路体12に回路4のランド部分において設けたピン
孔24の内周にスルーホールメッキを施し、ピン孔24
にピン2の頭部2aを挿入させてスルーホールメッキ1
こピン2の頭部2aを接触させ、スルーホールメッキを
介しておこなわれるようにしている。
、回路体12に回路4のランド部分において設けたピン
孔24の内周にスルーホールメッキを施し、ピン孔24
にピン2の頭部2aを挿入させてスルーホールメッキ1
こピン2の頭部2aを接触させ、スルーホールメッキを
介しておこなわれるようにしている。
しかしながら上記第9図や第10図のも゛のにあって、
いずれもスルーホールメッキ の接触で回路4とピン2どの電気的な接続がなされるも
のであって、ピン2やピン孔2 4.1 3の寸法誤差
などによって接触状態が不安定であり、半導体チップ3
とピン2との間の導通信頼性が不十分なものであった。
いずれもスルーホールメッキ の接触で回路4とピン2どの電気的な接続がなされるも
のであって、ピン2やピン孔2 4.1 3の寸法誤差
などによって接触状態が不安定であり、半導体チップ3
とピン2との間の導通信頼性が不十分なものであった。
[発明の目的]
本発明は、上記の点に鑑みて為されたものであり、回路
とピンとの電気的な接続の安定性を高めることができ、
半導体チップとピンとの導通信頼性を高めることができ
るピングリッドアレイを提供することを目的とするもの
である。
とピンとの電気的な接続の安定性を高めることができ、
半導体チップとピンとの導通信頼性を高めることができ
るピングリッドアレイを提供することを目的とするもの
である。
[発明の開示]
しかして本発明に係るピングリッドアレイは、基板1に
ピン2の基部を埋入固定して複数本のピン2を基板1か
ら突出させると共に基板1に実装する半導体チップ3と
電気的に接続される回路を基板1に設け、ピン2の頭部
2aの少なくとも一部を再溶融同化可能な導電性物質5
で形成すると共にこの導電性物質5の溶融固化層6でピ
ン2と回路4とを電気的に接続して成ることを特徴とす
るものであり、導電性物質5の溶融固化層6でピン2と
回路4との間の電気的な接続を確保して半導体チップ3
とピン2との間の導通信頼性を高めるようにしたもので
あって、以下本発明を実施例により詳述する。
ピン2の基部を埋入固定して複数本のピン2を基板1か
ら突出させると共に基板1に実装する半導体チップ3と
電気的に接続される回路を基板1に設け、ピン2の頭部
2aの少なくとも一部を再溶融同化可能な導電性物質5
で形成すると共にこの導電性物質5の溶融固化層6でピ
ン2と回路4とを電気的に接続して成ることを特徴とす
るものであり、導電性物質5の溶融固化層6でピン2と
回路4との間の電気的な接続を確保して半導体チップ3
とピン2との間の導通信頼性を高めるようにしたもので
あって、以下本発明を実施例により詳述する。
第1図(勿論実物大を示すものではない)は樹脂モール
ド成形品で基板1を形成するようにした本発明の一実施
例を示すもので、基板1は合成樹脂成形材料を射出成形
やトランスファー成形などで成形することによって成形
品として作成される。
ド成形品で基板1を形成するようにした本発明の一実施
例を示すもので、基板1は合成樹脂成形材料を射出成形
やトランスファー成形などで成形することによって成形
品として作成される。
そしてこのように基板1を成形する際にピン2の基部を
基板1内に埋入させるようインサート成形することによ
って基板1に多数本のピン2を平行に取り付け、また基
板1に実装するICチップなどの半導体チップ3とピン
2との間の電気接続をおこなう回路4を設けた回路体1
2が基板1内に埋入して取り付けである。基板1を構成
する合成樹脂としては、7エ7−ル、エポキシ、シリコ
ン、ポリイミドなどの熱硬化性a(脂や、ポリフェニレ
ンサルファイド、ポリサル7オン、ポリエーテルスルホ
ン、ボリアリールスルホンなどの熱可塑性樹脂を用いる
ことができる。実績的に信頼性のある面ではエポキシ樹
脂を、またiiT撓性や機械的強度、耐熱性の点からは
後者の熱可塑性8)脂を用いるのが好ましい。
基板1内に埋入させるようインサート成形することによ
って基板1に多数本のピン2を平行に取り付け、また基
板1に実装するICチップなどの半導体チップ3とピン
2との間の電気接続をおこなう回路4を設けた回路体1
2が基板1内に埋入して取り付けである。基板1を構成
する合成樹脂としては、7エ7−ル、エポキシ、シリコ
ン、ポリイミドなどの熱硬化性a(脂や、ポリフェニレ
ンサルファイド、ポリサル7オン、ポリエーテルスルホ
ン、ボリアリールスルホンなどの熱可塑性樹脂を用いる
ことができる。実績的に信頼性のある面ではエポキシ樹
脂を、またiiT撓性や機械的強度、耐熱性の点からは
後者の熱可塑性8)脂を用いるのが好ましい。
ピン2は軸方向全長に亘って断面円形に形成されるもの
であって、その基部にはピン2の全周から突出される円
形の鰐11が設けてあり、この鍔11の下側に同様に円
形のf#21が設けである。
であって、その基部にはピン2の全周から突出される円
形の鰐11が設けてあり、この鍔11の下側に同様に円
形のf#21が設けである。
さらにピン2の基端には頭部2aが設けである。
この頭部2aは例えば第5図に示すような四部のひだ2
3を放射状に突出させた形状や、第6図に示すような円
柱形状や、第7図に示すような円錐台形状や、第8図に
示すような円錐形状などで形成されるものである。そし
てピン2のこの頭部2aの全体、あるいは少なくともそ
の上部は再溶融同化可能な導電物質5(第5図(a)〜
第8図(a)に斜線で示す)で形成しである。この再溶
融同化可能な導電物質5としては、例えば半田などの低
融点金属合金を用いることができる。また、回路体12
としては絶縁体22の表面や表裏面に回路4を設けて形
成したものを用いることができ、例えば〃ラスエポキシ
配線板、ガラスポリイミド配線板、ガラステフロン配線
板、ポリエステル配mシートまたはフィルム、ポリイミ
ド配線フィルムまたはシートなどを用いることができる
。さらにポリイミドフィルム等で固定した銅やアルミニ
ウム、4270イ(Ni42%のNi−Fe合金)のリ
ードフレームなどを回路体12として使用することもで
きる。電気抵抗の面からは銅回路を形成したものが、後
述する成形金型8へのセットの作業性からは板状やリー
ドフレーム状の形態のものが好ましい、そして回路体1
2の中央部には半導体チップ3を納めるための開口部1
つが形成してあり、さらに回路体12にはピン2に対応
する位置において回路4のランド部分でピン孔24が穿
設しである。
3を放射状に突出させた形状や、第6図に示すような円
柱形状や、第7図に示すような円錐台形状や、第8図に
示すような円錐形状などで形成されるものである。そし
てピン2のこの頭部2aの全体、あるいは少なくともそ
の上部は再溶融同化可能な導電物質5(第5図(a)〜
第8図(a)に斜線で示す)で形成しである。この再溶
融同化可能な導電物質5としては、例えば半田などの低
融点金属合金を用いることができる。また、回路体12
としては絶縁体22の表面や表裏面に回路4を設けて形
成したものを用いることができ、例えば〃ラスエポキシ
配線板、ガラスポリイミド配線板、ガラステフロン配線
板、ポリエステル配mシートまたはフィルム、ポリイミ
ド配線フィルムまたはシートなどを用いることができる
。さらにポリイミドフィルム等で固定した銅やアルミニ
ウム、4270イ(Ni42%のNi−Fe合金)のリ
ードフレームなどを回路体12として使用することもで
きる。電気抵抗の面からは銅回路を形成したものが、後
述する成形金型8へのセットの作業性からは板状やリー
ドフレーム状の形態のものが好ましい、そして回路体1
2の中央部には半導体チップ3を納めるための開口部1
つが形成してあり、さらに回路体12にはピン2に対応
する位置において回路4のランド部分でピン孔24が穿
設しである。
しかして基板1を成形するにあたっては、第4図に示す
ように成形金型8の下型8aに設けたピン挿入穴18に
ピン2を挿入してピン2をセットする。このとき、ピン
2の下側の鍔21がピン挿入穴18の周M部の上面に係
止され、ピン挿入穴18へのピン2の挿入深さの位置決
めがなされると共にピン挿入穴18は鍔21でその開口
がIA塞される。そしてピン孔24にピン2の頭部2a
を被挿させてピン2の上側の鍔11にピン孔24の周縁
を係止させることによって、回路体12をピン2で保持
させた状態で下型8aにセットする。
ように成形金型8の下型8aに設けたピン挿入穴18に
ピン2を挿入してピン2をセットする。このとき、ピン
2の下側の鍔21がピン挿入穴18の周M部の上面に係
止され、ピン挿入穴18へのピン2の挿入深さの位置決
めがなされると共にピン挿入穴18は鍔21でその開口
がIA塞される。そしてピン孔24にピン2の頭部2a
を被挿させてピン2の上側の鍔11にピン孔24の周縁
を係止させることによって、回路体12をピン2で保持
させた状態で下型8aにセットする。
このようにピン2に設けた鰐11で回路体12を係止さ
せることによって、回路体12を成形金型8内に正確な
位置に位置決めした状態でセットすることができるもの
であるが、第1図の実施例のように放熱体17を基板1
に設ける場合には、この回路体12のセットに先立って
回路体12の下側位置にて下型8a内に放熱体17をセ
ットし、放熱体17の上面の周部で回路体12の開口部
19の周縁の下面を支持させるようにする。このように
ピン2及び回路体12、放熱体17をド型8aにセット
した後に、成形金型8の上型8bと下型8aとを型締め
するのであるが、上型8bには各ピン2の位置に対応し
て成形用突部10が突設してあり、この成形用突部10
の下端面にはピン2の上端部が挿入される凹穴32が凹
設しである。従って型締めすることによってピン孔24
を挿通して回路体12の上面に突出するピン2の頭部2
aが凹穴32内に挿入された状態で成形用突部10の下
端面が回路体12のピン孔24の周縁の上面に当接し、
回路体12は成形用突部10とピン2の鍔11との間に
挟持されて固定される。また上型8bにはさらにコア部
9が突出して設けてあって、型締めの際にこのコア部9
の下面の周縁部が回路体12の開口部19の上面の周縁
に当接するようにしてあり、型締めした状態においては
回路体12の開口部19の周縁部はコア部9と放熱体1
7との間に挟持されて固定されるようにしである。
せることによって、回路体12を成形金型8内に正確な
位置に位置決めした状態でセットすることができるもの
であるが、第1図の実施例のように放熱体17を基板1
に設ける場合には、この回路体12のセットに先立って
回路体12の下側位置にて下型8a内に放熱体17をセ
ットし、放熱体17の上面の周部で回路体12の開口部
19の周縁の下面を支持させるようにする。このように
ピン2及び回路体12、放熱体17をド型8aにセット
した後に、成形金型8の上型8bと下型8aとを型締め
するのであるが、上型8bには各ピン2の位置に対応し
て成形用突部10が突設してあり、この成形用突部10
の下端面にはピン2の上端部が挿入される凹穴32が凹
設しである。従って型締めすることによってピン孔24
を挿通して回路体12の上面に突出するピン2の頭部2
aが凹穴32内に挿入された状態で成形用突部10の下
端面が回路体12のピン孔24の周縁の上面に当接し、
回路体12は成形用突部10とピン2の鍔11との間に
挟持されて固定される。また上型8bにはさらにコア部
9が突出して設けてあって、型締めの際にこのコア部9
の下面の周縁部が回路体12の開口部19の上面の周縁
に当接するようにしてあり、型締めした状態においては
回路体12の開口部19の周縁部はコア部9と放熱体1
7との間に挟持されて固定されるようにしである。
そして成形金型8内に樹上成形材料を注入して硬化乃至
固化させることによって、成形金型8内で基板1を成形
すると同時にピン2の基部を基板1内にインサート成形
すると共に、ピン孔24への頭部2aの挿入で回路4に
ピン2を接触接続させた状態で回路体12をインサート
成形して基板1内に包含されるよう一体化させ、さらに
放熱体17もその下面が基板1のF面から露出する状態
でインサートさせることができる。
固化させることによって、成形金型8内で基板1を成形
すると同時にピン2の基部を基板1内にインサート成形
すると共に、ピン孔24への頭部2aの挿入で回路4に
ピン2を接触接続させた状態で回路体12をインサート
成形して基板1内に包含されるよう一体化させ、さらに
放熱体17もその下面が基板1のF面から露出する状態
でインサートさせることができる。
このようにピン2の基部を基板1にインサート成形して
取り付けるにあたって、第1図に示されるようにピン2
に設けたflllは基板1内に埋入され、また鍔21は
その下面が基板1の下面から露出する状態で埋入される
らのであり、この鍔11.21の埋入によってピン2の
基部は基板1内に強固に保持され、ピン2の引き抜き強
度を高めることができろと共にピン2がぐらつくことを
防止することができる。また、回路体12の回路4とピ
ン2との電気的接続はピン孔24へのピン2の頭部2a
の挿入接触によっておこなわれるが、この接続を確保す
るためにピン孔24の内周にスルーホールメッキを施し
ておくのが好ましい。そして成形金型8の上型8bに設
けた成形用突部10によって、基板1には第2図(、)
や第3図(a)のように回路体12のピン孔24の周縁
の回路4とピン2の頭部2aとを露出させる凹部7が形
成されるものであり、四部7内には頭部2aの導電性物
質5が突出した状態にある。従ってピン2のこの頭部2
aを加熱して導電性物質5を溶融させ、流動状態にする
ことによって凹g7の少なくとも下部内に導電性物f1
5を充填させることができ、第2図(b)や第3図(b
)に示すように導電性物質5が溶融固化した溶融固化N
6を凹部7内において回路4とピン2とにそれぞれ付着
させることができることになり、ピン孔24の周縁の回
路4とピン2とを導電性物質の溶融固化層6で接合させ
て回路4とピン2との接続信頼性を高めることができる
ものである。またこのように導電性物質の溶融固化層6
を凹部7内に充填させることによってピン孔24を溶融
固化層6で埋めることができ、ピン2との接続部分の耐
湿信頼性を高めることもできる。ここで、四部7内に導
電性物質の溶融固化Iハロを充填させるにあたって、基
板1に四部7を成形したのちに四部7内に導電性物質を
供給し、この導電性物質を加熱溶融させることが考えら
れるが、この場合には四部7への導電性物質の供給とい
う作業が必要となり、また四部7がらはみ出すことなく
導電性物質を正確に凹部7内に供給することは困難であ
るが、本発明におけるようにピン2の頭部2aを導電性
物質5そのもので形成しておくことによってこのような
問題は生じないものである。尚、成形金型8の上型8b
に設けた成形用突gioは回路体12の上面を押さえて
ピン2の鰐11との間に回路体12を挟持する作用もな
すために、成形金型8への樹脂の注入時に回路体12が
浮き上がって変形した状態で基板1内にインサートされ
ることを防止する作用もなす。
取り付けるにあたって、第1図に示されるようにピン2
に設けたflllは基板1内に埋入され、また鍔21は
その下面が基板1の下面から露出する状態で埋入される
らのであり、この鍔11.21の埋入によってピン2の
基部は基板1内に強固に保持され、ピン2の引き抜き強
度を高めることができろと共にピン2がぐらつくことを
防止することができる。また、回路体12の回路4とピ
ン2との電気的接続はピン孔24へのピン2の頭部2a
の挿入接触によっておこなわれるが、この接続を確保す
るためにピン孔24の内周にスルーホールメッキを施し
ておくのが好ましい。そして成形金型8の上型8bに設
けた成形用突部10によって、基板1には第2図(、)
や第3図(a)のように回路体12のピン孔24の周縁
の回路4とピン2の頭部2aとを露出させる凹部7が形
成されるものであり、四部7内には頭部2aの導電性物
質5が突出した状態にある。従ってピン2のこの頭部2
aを加熱して導電性物質5を溶融させ、流動状態にする
ことによって凹g7の少なくとも下部内に導電性物f1
5を充填させることができ、第2図(b)や第3図(b
)に示すように導電性物質5が溶融固化した溶融固化N
6を凹部7内において回路4とピン2とにそれぞれ付着
させることができることになり、ピン孔24の周縁の回
路4とピン2とを導電性物質の溶融固化層6で接合させ
て回路4とピン2との接続信頼性を高めることができる
ものである。またこのように導電性物質の溶融固化層6
を凹部7内に充填させることによってピン孔24を溶融
固化層6で埋めることができ、ピン2との接続部分の耐
湿信頼性を高めることもできる。ここで、四部7内に導
電性物質の溶融固化Iハロを充填させるにあたって、基
板1に四部7を成形したのちに四部7内に導電性物質を
供給し、この導電性物質を加熱溶融させることが考えら
れるが、この場合には四部7への導電性物質の供給とい
う作業が必要となり、また四部7がらはみ出すことなく
導電性物質を正確に凹部7内に供給することは困難であ
るが、本発明におけるようにピン2の頭部2aを導電性
物質5そのもので形成しておくことによってこのような
問題は生じないものである。尚、成形金型8の上型8b
に設けた成形用突gioは回路体12の上面を押さえて
ピン2の鰐11との間に回路体12を挟持する作用もな
すために、成形金型8への樹脂の注入時に回路体12が
浮き上がって変形した状態で基板1内にインサートされ
ることを防止する作用もなす。
しかして、回路体12の開口部19の部分において基板
1の中火部には成形金型8のコア部9でキャビティ凹所
26が形成されており、このキャビティ凹所26に納め
た状態でICチップなどの半導体チップ3を実装し、半
導体チップ3と基板1から露出する回路体12の回路4
との間にワイヤー20をボンディングすることによって
、半導体チップ3と各ピン2とを回路体12の回路4を
介して電気的に接続し、第1図のようなピングリッドア
レイAとして仕上げるものである。ここで、成形は回路
体12の開口部19の周縁部をコア部9と放熱体17と
の間に挟持させた状態でなされるために、回路体12の
この部分の表面に設けた回路4を樹脂に覆われることな
く露出させることができ、イδ頼性の商い状態でワイヤ
ー20をボンディングできるようになる。またこれらの
実装やボンディングの工程において回路体12の大部分
は基板1内に埋め込まれた状態にあるため、回路体12
に傷が付いたりするおそれなく実装やボンディングの作
業を容易におこなうことができる。
1の中火部には成形金型8のコア部9でキャビティ凹所
26が形成されており、このキャビティ凹所26に納め
た状態でICチップなどの半導体チップ3を実装し、半
導体チップ3と基板1から露出する回路体12の回路4
との間にワイヤー20をボンディングすることによって
、半導体チップ3と各ピン2とを回路体12の回路4を
介して電気的に接続し、第1図のようなピングリッドア
レイAとして仕上げるものである。ここで、成形は回路
体12の開口部19の周縁部をコア部9と放熱体17と
の間に挟持させた状態でなされるために、回路体12の
この部分の表面に設けた回路4を樹脂に覆われることな
く露出させることができ、イδ頼性の商い状態でワイヤ
ー20をボンディングできるようになる。またこれらの
実装やボンディングの工程において回路体12の大部分
は基板1内に埋め込まれた状態にあるため、回路体12
に傷が付いたりするおそれなく実装やボンディングの作
業を容易におこなうことができる。
さらに、半導体チップ3の保護をおこなうためにキャビ
ティ凹所26に液状エポキシ封止樹脂などの封止樹脂を
施して半導体チップ3をit止するようにしたりするの
が好ましい。
ティ凹所26に液状エポキシ封止樹脂などの封止樹脂を
施して半導体チップ3をit止するようにしたりするの
が好ましい。
そし−〇このように形成されるピングリッドアレイAに
あって、機器の実装基板(マザーボード)への取り付け
はマザーボード28に設けたソケットやスルーホール2
9などに各ピン2を差し込むことによっておこなうこと
ができる。このとき、基板1にはピン2と平行に複数の
位置決め突部30がそれぞれ等しい突出寸法で一体に突
設してあり、この位置決め突部30の先端がマザーボー
ド28の表面に当接することによって所定の間隙で基板
1とマザーボード28との間に空間を形成させることが
できるようにしである。このように基板1とマザーボー
ド28との開の空間は位置決め突部30によって形成さ
れるために、第9図の従来例において示したように一部
のピン2に位置決め用のvj16を設けるような必要が
なく、ピン2として総て同じ形状のものを用いることが
できることになる。またこのように位置決め突部30が
マザーボード28に当接することによってマザーボード
28と基板1との開に加わる荷重が位置決め突部30に
よって支持されることになり、ピン2の変形を防止する
こともできる。ここで各位置決め突部30は第4図のよ
うに成形金型8に成形用凹所31を設けておくことによ
って、基板1を成形する際に同時に形成されるものであ
り、またこのように位置決め突部30を設けるにあたっ
て、各位置決め突部30をっなぐリブを基板1の裏面に
一体に設けるようにしておけば、このリブIこよって基
板1の補強をおこなわせることができ、基板1を薄く形
成することも可能になる。さらに、基板1にインサート
して設けられる放熱体17は熱伝導性に優れた銅、鉄、
アルミニウムなどの金属やセラミックなどで形成される
らのであり、放熱体17をこのように基板1に設けるこ
とで基板1に実装する半導体チップ3の発熱を放散する
ことができる。尚、上記第1図の実施例において半導体
チップ3はピン2が突出された而と反対側の面である基
板1の上面に実装するようにしたが、半導体チップ3を
基板1の下面側に実装する7エースダウンとして形成す
るようにしてもよい。特に放熱体17を用いて放熱をお
こなう場合においては、半導体チップ3を基板1の下面
に実装すると放熱体17は基板1の上面に露出して設け
られることになり、放熱体17から放散される熱が基板
1とマザーボード28との開にこもることなく良好に放
熱することができることになる。
あって、機器の実装基板(マザーボード)への取り付け
はマザーボード28に設けたソケットやスルーホール2
9などに各ピン2を差し込むことによっておこなうこと
ができる。このとき、基板1にはピン2と平行に複数の
位置決め突部30がそれぞれ等しい突出寸法で一体に突
設してあり、この位置決め突部30の先端がマザーボー
ド28の表面に当接することによって所定の間隙で基板
1とマザーボード28との間に空間を形成させることが
できるようにしである。このように基板1とマザーボー
ド28との開の空間は位置決め突部30によって形成さ
れるために、第9図の従来例において示したように一部
のピン2に位置決め用のvj16を設けるような必要が
なく、ピン2として総て同じ形状のものを用いることが
できることになる。またこのように位置決め突部30が
マザーボード28に当接することによってマザーボード
28と基板1との開に加わる荷重が位置決め突部30に
よって支持されることになり、ピン2の変形を防止する
こともできる。ここで各位置決め突部30は第4図のよ
うに成形金型8に成形用凹所31を設けておくことによ
って、基板1を成形する際に同時に形成されるものであ
り、またこのように位置決め突部30を設けるにあたっ
て、各位置決め突部30をっなぐリブを基板1の裏面に
一体に設けるようにしておけば、このリブIこよって基
板1の補強をおこなわせることができ、基板1を薄く形
成することも可能になる。さらに、基板1にインサート
して設けられる放熱体17は熱伝導性に優れた銅、鉄、
アルミニウムなどの金属やセラミックなどで形成される
らのであり、放熱体17をこのように基板1に設けるこ
とで基板1に実装する半導体チップ3の発熱を放散する
ことができる。尚、上記第1図の実施例において半導体
チップ3はピン2が突出された而と反対側の面である基
板1の上面に実装するようにしたが、半導体チップ3を
基板1の下面側に実装する7エースダウンとして形成す
るようにしてもよい。特に放熱体17を用いて放熱をお
こなう場合においては、半導体チップ3を基板1の下面
に実装すると放熱体17は基板1の上面に露出して設け
られることになり、放熱体17から放散される熱が基板
1とマザーボード28との開にこもることなく良好に放
熱することができることになる。
また、上記実施例ではモールド成形品のピングリッドア
レイAについて説明したが、本発明はプラスチック板で
基板1を形成するようにしたプラスチックピングリッド
アレイや積層板で基板1を形成するようにした積層板ベ
ースピングリッドアレイにも適用することができるもの
である。
レイAについて説明したが、本発明はプラスチック板で
基板1を形成するようにしたプラスチックピングリッド
アレイや積層板で基板1を形成するようにした積層板ベ
ースピングリッドアレイにも適用することができるもの
である。
[発明の効果1
上述のように本発明にあっては、ピンの頭部の少なくと
も一部を再溶融固化可能な導電性物質で形成すると共に
この導電性物質の溶融固化層でピンと回路とを電気的に
接続するようにしたので、導電性物質の溶融固化層を回
路とピンとにそれぞれ付着させた状態で回路とピンとを
接合させて回路とピンとの接続信頼性を高めることがで
き、半導体チップとピンとの間の導通信頼性を向上させ
ることができるものであり、しがもピンの頭部を加熱す
ることによって導電性物質を18融させ、導電性物質の
溶融固化層で回路とピンとの接続をおこなうことができ
るものであって、ピンの頭部の加熱という簡単な繰作で
半導体チップとピンとの間の導通イ3頼性を向上させる
ことができるものである。
も一部を再溶融固化可能な導電性物質で形成すると共に
この導電性物質の溶融固化層でピンと回路とを電気的に
接続するようにしたので、導電性物質の溶融固化層を回
路とピンとにそれぞれ付着させた状態で回路とピンとを
接合させて回路とピンとの接続信頼性を高めることがで
き、半導体チップとピンとの間の導通信頼性を向上させ
ることができるものであり、しがもピンの頭部を加熱す
ることによって導電性物質を18融させ、導電性物質の
溶融固化層で回路とピンとの接続をおこなうことができ
るものであって、ピンの頭部の加熱という簡単な繰作で
半導体チップとピンとの間の導通イ3頼性を向上させる
ことができるものである。
fjtJlMは本発明の一実施例の断面図、第2図(1
1)(b)は本発明の一実施例における基板゛部分の一
部の拡大断面図、第3図(a)(b)は本発明の他の実
施例における基板部分の一部の拡大断面図、第4図は本
発明の一実施例における製造の際の成形金型の断面図、
第5図(aHb)は同上に用いるピンの一例の拡大正面
図とピンの頭部の拡大平面図、第6図(a)(b)は同
上に用いるピンの他側の拡大正面図とピンの頭部の拡大
平面図、第7図(a)(b)は同上に用いるピンのさら
に他側の拡大正面図とピンの頭部の拡大平面図、第8図
(a)(b)は同上に用いるピンのさらに他側の拡大正
面図とピンの頭部の拡大平面図、第9図は従来例の断面
図、第10図は他の従来例の断面図である。 1は基板、2はピン、2aはピンのlllll部、3は
半導体チップ、4は回路体、5は導電性物質、6は導電
性物質の18融固化層である。 代理人 弁理士 石 1)艮 七 第3図 第4図 第9図 第10図 22 Z 2
1)(b)は本発明の一実施例における基板゛部分の一
部の拡大断面図、第3図(a)(b)は本発明の他の実
施例における基板部分の一部の拡大断面図、第4図は本
発明の一実施例における製造の際の成形金型の断面図、
第5図(aHb)は同上に用いるピンの一例の拡大正面
図とピンの頭部の拡大平面図、第6図(a)(b)は同
上に用いるピンの他側の拡大正面図とピンの頭部の拡大
平面図、第7図(a)(b)は同上に用いるピンのさら
に他側の拡大正面図とピンの頭部の拡大平面図、第8図
(a)(b)は同上に用いるピンのさらに他側の拡大正
面図とピンの頭部の拡大平面図、第9図は従来例の断面
図、第10図は他の従来例の断面図である。 1は基板、2はピン、2aはピンのlllll部、3は
半導体チップ、4は回路体、5は導電性物質、6は導電
性物質の18融固化層である。 代理人 弁理士 石 1)艮 七 第3図 第4図 第9図 第10図 22 Z 2
Claims (1)
- (1)基板にピンの基部を埋入固定して複数本のピンを
基板から突出させると共に基板に実装する半導体チップ
と電気的に接続される回路を基板に設け、ピンの頭部の
少なくとも一部を再溶融固化可能な導電性物質で形成す
ると共にこの導電性物質の溶融固化層でピンと回路とを
電気的に接続して成ることを特徴とするピングリッドア
レイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24445686A JPS6398142A (ja) | 1986-10-15 | 1986-10-15 | ピングリツドアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24445686A JPS6398142A (ja) | 1986-10-15 | 1986-10-15 | ピングリツドアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6398142A true JPS6398142A (ja) | 1988-04-28 |
Family
ID=17118921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24445686A Pending JPS6398142A (ja) | 1986-10-15 | 1986-10-15 | ピングリツドアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6398142A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
-
1986
- 1986-10-15 JP JP24445686A patent/JPS6398142A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5567984A (en) * | 1994-12-08 | 1996-10-22 | International Business Machines Corporation | Process for fabricating an electronic circuit package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5136366A (en) | Overmolded semiconductor package with anchoring means | |
JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
US5736789A (en) | Ball grid array casing for integrated circuits | |
JPS6398142A (ja) | ピングリツドアレイ | |
JPS63174344A (ja) | ピングリツドアレイ | |
JPS6320859A (ja) | ピングリツドアレイ | |
JPS6398140A (ja) | ピングリツドアレイ | |
JP2538937B2 (ja) | 半導体パッケ―ジ | |
JP2589093B2 (ja) | Icカードの製造方法 | |
JPS63226043A (ja) | 半導体装置 | |
JPS63126256A (ja) | ピングリツドアレイ | |
JPS6365657A (ja) | ピングリツドアレイ | |
JPS6398141A (ja) | ピングリツドアレイ | |
JPH0457103B2 (ja) | ||
JPH053743B2 (ja) | ||
JP3527589B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
JPH0691165B2 (ja) | ピングリツドアレイの製造方法 | |
JPS62242348A (ja) | ピングリツドアレイ | |
JPS6215840A (ja) | 電子素子用チツプキヤリア | |
JPS62256458A (ja) | ピングリツドアレイ | |
JPS63190371A (ja) | ピングリツドアレイの製造方法 | |
JPS62140437A (ja) | ピングリツドアレイ | |
JPS63190368A (ja) | ピングリツドアレイ | |
JPS62256459A (ja) | ピングリツドアレイ | |
JPS6365652A (ja) | ピングリツドアレイ及びその製造方法 |