JPS6398141A - ピングリツドアレイ - Google Patents

ピングリツドアレイ

Info

Publication number
JPS6398141A
JPS6398141A JP24445586A JP24445586A JPS6398141A JP S6398141 A JPS6398141 A JP S6398141A JP 24445586 A JP24445586 A JP 24445586A JP 24445586 A JP24445586 A JP 24445586A JP S6398141 A JPS6398141 A JP S6398141A
Authority
JP
Japan
Prior art keywords
pin
substrate
circuit body
head
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24445586A
Other languages
English (en)
Inventor
Atsumi Hirata
平田 篤臣
Yoshihiko Nakamura
善彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP24445586A priority Critical patent/JPS6398141A/ja
Publication of JPS6398141A publication Critical patent/JPS6398141A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 り技術分野J 本発明は、ICパッケージなどモールド成形品のピング
リッドアレイに関するものである。
[背景技術J ICなど半導体のパッケージにおいて素子の高機能化、
高密度化に伴うI10数増加や、高速度化に従ってのリ
ード長の短縮化などの対応として、チップを実装する基
板の裏面に外部への電気接続層ピンとなるピンを設(す
だピングリッド7レイ(PGAと略称される)が実用化
されている。このピングリッド7レイは基板の裏面の全
面を利用して多数のピンを突設するようにしたもので、
ピンを機器の実装基板(マザーボード)に設けたソケッ
トやスルーホール等に差し込むことによって、マザーボ
ードへの取り付けをおこなうことができる。
その基板の材料としては従来上りセラミックが主として
用いられているが、近年低価格化に対応して樹脂積層板
から得られるプリント配線板をこの基板として用いる試
みがなされている。
すなわち、第9図に示すように基板1を例えば厚み1.
01程度のガラス基材エポキシmu積層板やプラス基材
ポリイミドO(腹積層板などで形成し、基板1の表面に
回路12を設けると共に基板1にピン孔13をドリルな
どで穿孔加工し、直径0.5111+程度のピン2の頭
5S14をピン孔13内に圧入等することによって多数
のピン2を基板1から突出させた状態で固着して、ピン
グリッドアレイAを作成するようにするものである。第
1図において15は基板1へのピン2の頭部14の圧入
深さを位置決めするため(二各ピン2に突設された鍔、
16はマザーボードへの取り付けの際のピン2の差し込
み深さを位置決めするために一部のピン2に設けられた
鍔である。しかしながらこのものにあっては、基板1の
割れ等の関係がら基板1へのピン2の圧入強さに限界が
あってピン2の引き抜き強度を十分に得ることができな
いという問題がある。
[発明の目的1 本発明は、上記の点に鑑みて為されたものであり、基板
へのピンの固定強度を高くすることができ、加えて回路
体へのピンの接続作業が容易になるピングリッドアレイ
を提供することを目的とするものである。
[発明の開示] しかして本発明に係るピングリッドアレイは、合成樹脂
の成形品で基板1を形成すると共に基部を基板1内にイ
ンサート成形して固着したg、数本のピン2を基板1か
ら突出させ、基板1に実装する半導体チップ3と接続さ
れる回路体4に設けtこピン孔5にピン2の基端の頭部
2aを挿入して回路体4とピン2とを接続した状態で回
路体4を基@1内に埋入固定し、ピン2の頭部2aを先
屑程外径寸法が大きくならない断面円形に形成して成る
ことを特徴とするものであり、基板1へのインサート成
形でピン2の固定を強固におこなえるようにし、またピ
ン2の頭部2aをピン孔5に挿入し易い形状に形成して
回路体4へのピンの接続を容易におこなえるようにした
ものであって、以下本発明を実施例により詳述する。
第1図(勿論実物大を示すものではない)は本発明の一
実施例を示すもので、基板1は合成樹脂成形材料を射出
成形やトランスファー成形などで成形することによって
成形品として作成される。そしてこのように基板1を成
形する際にピン2の基部を基板1内に埋入させるよ)イ
ンサート成形することによりて基板1に多数本のピン2
を平行に取り付け、また基板1に実装するICチップな
どの半導体チップ3とピン2との間の電気接続をおこな
う回路を形成するために回路体4が基板1内に埋入しで
取り付けである。基板1を構成する合成樹脂としては、
7エノール、エポキシ、シリコン、ポリイミドなどの熱
硬化性樹脂や、ポリフェニレンサルファイド、ポリサル
7オン、ポリエーテルスルホン、ポリアリールスルホン
などの熱可塑性樹脂を用いることができる。実績的に信
頼性のある面ではエポキシ樹脂を、また可撓性や機械的
強度、耐熱性の点からは後者の熱可塑性樹脂を用いるの
が好ましい。
ピン2は軸方向に亘って断面円形に形成されるものであ
って、その基部にはピン2の全周から突出される円形の
鍔11が設けてあり、この鍔11の下側に同様に円形の
鍔21が設けである。さらにピン2の基端には断面円形
の頭部2aが設けてあり、この頭[52mは第2図のよ
うな円柱形状や、第3図のような円錐台形状や、第4図
のような円錐形状などに形成されるものであり、このよ
うに頭部2aは先端程外径寸法が大きくならない断面円
形に形成されるものである。また回路体4としでは絶縁
体22の表面や表裏面に回路12を設けて形成したもの
を用いることができ、例えば〃ラスエポキシ配線板、プ
ラスポリイミド配線板、ガラステフロン配線板、ポリエ
ステル配線シートまたはフィルム、ポリイミド配線フィ
ルムまたはシートなどを用いることができる。さらにポ
リイミドフィルム等で固定した銅やアルミニウム、42
アロイ(Ni42%のNi−Fe合金)のり−ド7レー
ムなどを回路体4として使用することもできる。
電気抵抗の面からは銅回路を形成したものが、後述する
成形金型8へのセットの作業性からは板状やリードフレ
ーム状の形態のものが好ましい。そして回路体4の中央
部には半導体チップ3を納めるための開口fs19が形
成してあり、さらに回路体4にはピン2に対応する位置
において回路12のランド部分でピン孔5が穿設しであ
る。
しかして基板1を成形するにあたっては、第5図に示す
ように成形金型8の下型8aに設けたピン挿入穴18に
ピン2を挿入してピン2をセットする。このとき、ピン
2の下側の鍔21がピン挿入穴18の周縁部の上面に係
止され、ピン挿入穴18へのピン2の挿入深さの位置決
めがなされると共にピン挿入穴18は鍔21でその開口
が閉塞される。そしてピン孔5にピン2の頭部2aを被
挿させてピン2の上側の口11にピン孔5の周縁を係止
させることによって、回路体4をピン2で保持させた状
態で下型8aにセットする。このようにピン2に設けた
鍔11で回路体4を係止させることによって、回路体4
を成形金型8内に正確な位置に位置決めした状態でセッ
トすることができるものであるが、第1図の実施例のよ
うに放熱体17を基板1に設ける場合には、この回路体
4のセットに先立って回路体4の下側位置にて下型8a
内に放熱体17をセットし、放熱体17の上面の局部で
回路体4の開口部19の周縁の下面を支持させるように
する。このようにピン2及び回路体4、放熱体17を下
型8aにセットした後に、成形金型8の上型8bと下型
8aとを型締めするのであるが、上型8bには各ピン2
の位置に対応して成形用突部10が突設してあり、この
成形用突部10の下端面にはピン2の上端部が挿入され
る凹穴32が凹設しである。従って型締めすることによ
ってピン孔5を挿通して回路体4の上面に突出するピン
2の頭部2aが凹穴32内に挿入された状態で成形用突
部10の下端面が回路体4のピン孔5の周縁の上面に当
接し、回路体4は成形用突部10とピン2の鰐11との
間に挟持されて固定される。また上型8bにはさらにコ
ア部9が突出して設けてあって、型締めの際にこのコア
部9の下面の周縁部が回路体4の開口部19の上面の周
縁に当接するようにしてあり、型締めした状態において
は回路体4の開口部19の周縁部はコア部9と放熱体1
7との間に挟持されて固定されるようにしである。そし
て成形金型8内に樹脂成形材料を注入して硬化乃至固化
させることによって、成形金型8内で基板1を成形する
と同時にピン2の基部を基板1内にインサート成形する
と共に、ピン孔5への頭部2aの挿入で回路12にピン
2を接触接続させた状態で回路体4をインサート成形し
て基板1内に包含されるよう一体化させ、さらに放熱体
17もその下面が基板1の下面から露出する状態で埋入
させることができる。
このようにピン2の基部を基板1にインサート成形して
取り付けるにあたって、第1図に示されるようにピン2
に設けた鍔11は基板1内に埋入され、また鍔21はそ
の下面が基板1の下面から露出する状態で埋入されるも
のであり、この鰐11.21の埋入によってピン2の基
部は基板1内に強固に保持され、ピン2の引き抜き強度
を高めることができると共にピン2がぐらつくことを防
止することができる。*た、回路体4の回路12とピン
2との電気的接続はピン孔5へのピン2の頭部2aの挿
入接触によっておこなわれるが、この接続を確保するた
めにピン孔5の内周にスルーホールメッキを施してお(
のが好ましい。そして成形金型8の上型8bに設けた成
形用突部10によって、基板1には!@1図のように回
路体4のピン孔5の周縁の回路12とピン2の頭部2a
とを露出させる凹部7が形成されるものであり、この凹
部7に半田などの低融点金属合金の小粒やクリーム半田
など導電性材料6を施し、加熱溶融させることによって
この導電性材料6で凹部7を充填することにより、ピン
孔5の周縁の回路12とピン2とを導電性材料6で接合
させることができ、回路体4の回路12とピン2との導
通信頼性を高めることがで終るものである。またこのよ
うに導電性材料6を四部7に充填することによってピン
孔5を導電性材料6で埋めることができ、ピン2との接
続部分の耐湿信頼性を高めることもできる。
この導電性材料6としては上記したものの他に導電塗料
、導電フェス、導電接着剤などを用いることもできる。
尚、成形金型8の上型8bに設けた成形用突部10は回
路体4の上面を押さえてピン2のr!11との間に回路
体4を挟持する作用もなすために、成形金型8への樹脂
の注入時に回路体4が浮き上がって変形した状態で基板
1内にインサートされることを防止することもできる。
ユニで、ピン2として第7図に示すもの、すなわち半円
形状の四部のひだ23を放射状に突出させて頭部2aを
形成したピンを用いることが当初検討されたが、このも
のでは頭部2aは上下の中央部において外径寸法が最も
大きいために、第8図(a)のように回路体4をピン2
に接続した状態で回路体4を成形金型8にセットするに
あたって、ピン孔5にピン2の頭部2aを圧入させるこ
とによってピン孔5への頭部2aの挿入をおこなう必要
があり、回路体4を成形金型8にセットする作業が困難
になるおそれがある。しかもこの場合にはtlS8図(
b)に示すように基板1に形成される凹部7内に頭部2
aは大きな容積で突出されることになり、四部7の中央
部内でこの頭部2aが邪魔になって凹部7への導電性材
料6の充填の作業性が悪くなるおそれもある。そこで本
発明ではピン2の頭部2aを先端程外径寸法が大きくな
らない断面円形に形成するようにしたのであり、頭部2
aの形状は特に円錐台形状や円錐形状が好ましい。
すなわち、tIS6図(a)のように回路体4をピン2
に接続した状態で回路体4を成形金型8にセットするに
あたって、何等圧入をおこなう必要なくピン孔5への頭
部2aの挿入をおこなうことができ、回路体4を成形金
型8にセットする作業が容易になるものであり、しかも
この場合、第6図(b)に示すように基板1に形成され
る凹部7内への頭部2aの突出は小さな容積となり、こ
のm部2aが邪魔になることなく凹部7への導電性材料
6の充填の作業性が向上するのである。
しかして、回路体4の開口部19の部分において基板1
の中央部には成形金型8のコア部9でキャビティ凹所2
6が形成されており、このキャビティ凹所26に納めた
状態でICチップなどの半導体チップ3を実装し、半導
体チップ3と基板1から露出する回路体4の回路12と
の間にワイヤー20をボンディングすることに上って、
半導体チップ3と各ピン2とを回路体4の回路12を介
して電気的に接続し、第1図のようなピングリッドアレ
イAとしで仕上げるものである。ここで、成形は回路体
4の開口部19の周縁部をコア部つと放熱体17との間
に挟持させた状態でなされるために、回路体4のこの部
分の表面に設けた回路12を樹脂に覆われることなく露
出させることができ、M頼性の高い状態でワイヤー20
をボンディングできるようになる。*たこれらの実装や
ボンディングの工程において回路体4の大部分は基板1
内に埋め込まれた状態にあるため、回路体4に傷が付い
たりするおそれなく実装やボンディングの作業を容易に
おこなうことができる。さらに、半導体チップ3の保護
をおこなうためにキャビティ凹所26に液状エポキシ封
止樹脂などの封止樹脂を施して半導体チップ3を封止す
るようにしたりするのが好ましい。
そしてこのように形成されるピングリッドアレイAにあ
って、機器の実装基板(マザーボード)への我り付けは
マザーボード28に設けたソケットやスルーホール29
などに各ピン2を差し込むことによっておこなうことが
できる。このとき、基板1にはピン2と平行に複数の位
置決め突部30がそれぞれ等しい突出寸法で一体に突設
してあり、この位置決め突fiS30の先端がマザーボ
ード28の表面に当接することによって所定の間隙で基
板1とマザーボード28との間に空間を形成させること
がで終るようにしである。このように基板1とマザーボ
ード28との間の空間は位置決め突部30に上って形成
されるために、第9図の従来例において示したように一
部のピン2に位置決め用の鍔16を設けるような必要が
なく、ピン2として総て同じ形状のものを用いることが
できることになる。またこのように位置決め突f!S3
0がマザーボード28に当接することによってマザーボ
ード28と基板1との間に加わる荷重が位置決め突部3
0によって支持されることになり、ピン2の変形を防止
することもできる。ここで各位置決め突部30は第5図
のように成形金型8に成形用凹所31を設けておくこと
によって、基板1を成形する際に同時に形成されるもの
であり、またこのように位置決め突部30を設けるにあ
たって、各位置決め突部30をつなぐリプを基板1の裏
面に一体に設けるようにしておけば、このリプによりて
基板1の補強をおこなわせることができ、基板1を薄く
形成することも可能になる。さらに、基板1にインサー
トして設けられる放熱体17は熱伝導性に優れた銅、鉄
、アルミニウムなどの金属やセラミックなどで形成され
るものであり、放熱体17をこのように基板1に設ける
ことで基板1に実装する半導体チップ3の発熱を放散す
ることができる。尚、上記第1図の実施例において半導
体チップ3はピン2が突出された面と反対側の面である
基板1の上面に実装するようにしたが、半導体チップ3
を基板1の下面側に実装するフェースダウンとして形成
するようにしてもよい。特に放熱体17を用いて放熱を
おこなう場合においては、半導体チップ3を基板1の下
面に実装すると放熱体17は基板1の上面に露出して設
けられることになり、放熱体17がら放散される熱が基
板1とマザーボード28との間にこもることなく良好に
放熱することができることになる。
[発明の効果] 上述のように本発明にあっては、合成樹脂の成形品で基
板を形成すると共に基部を基板内にインサート成形して
固着した複数本のピンを基板から突出させるようにしで
あるので、合成樹脂によって基板を成形する際に基板に
ピンの基部をインサート成形して基板へのピンの固定が
おこな′え、ピンを圧入する場合のような引き抜き強度
が不安定になることがないものであり、また基板に実装
する半導体チップと接続される回路体に設けたピン孔に
ピンの基端の頭部を挿入して回路体とピンとを接続した
状態で回路体を基板内に埋入固定し、ピンの頭部を先端
程外径寸法が大きくならない断面円形に形成するように
したので、回路体をピンに接続するにあたって、何等圧
入をおこなう必要なくピン孔への頭部の挿入をおこなう
ことができ、回路体へのピンの接続の作業が容易になる
ものである。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図(a)(b
)は同上に用いるピンの拡大正面図とピンの頭部の拡大
平面図、第3図(a)(b)は同上の他の実施例のピン
の拡大正面図とピンの頭部の拡大平面図、第4図(a)
(b)は同上のさらに他の実施例のピンの拡大正面図と
ピンの頭部の拡大平面図、第5図は同上の製造の際の成
形金型の断面図、!@6図(a)(b)は本発明の一実
施例における製造の際の成形金型の一部の拡大断面図と
基板部分の一部の拡大断面図、第7図(a)(b)は比
較のために示すピンの拡大正面図とピンの頭部の拡大平
面図、第8図(a)(b)は比較のために示す製造の際
の成形金型の一部の拡大断面図と基板部分の一部の拡大
断面図、第9図は従来例の断面図である。 1は基板、2はピン、2aはピンの頭部、3は半導体チ
ップ、4は回路体、5はピン孔である。 代理人 弁理士 石 1)艮 七 1・・・基板

Claims (1)

    【特許請求の範囲】
  1. (1)合成樹脂の成形品で基板を形成すると共に基部を
    基板内にインサート成形して固着した複数本のピンを基
    板から突出させ、基板に実装する半導体チップと接続さ
    れる回路体に設けたピン孔にピンの基端の頭部を挿入し
    て回路体とピンとを接続した状態で回路体を基板内に埋
    入固定し、ピンの頭部を先端程外径寸法が大きくならな
    い断面円形に形成して成ることを特徴とするピングリッ
    ドアレイ。
JP24445586A 1986-10-15 1986-10-15 ピングリツドアレイ Pending JPS6398141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24445586A JPS6398141A (ja) 1986-10-15 1986-10-15 ピングリツドアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24445586A JPS6398141A (ja) 1986-10-15 1986-10-15 ピングリツドアレイ

Publications (1)

Publication Number Publication Date
JPS6398141A true JPS6398141A (ja) 1988-04-28

Family

ID=17118907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24445586A Pending JPS6398141A (ja) 1986-10-15 1986-10-15 ピングリツドアレイ

Country Status (1)

Country Link
JP (1) JPS6398141A (ja)

Similar Documents

Publication Publication Date Title
US5136366A (en) Overmolded semiconductor package with anchoring means
JPS63174344A (ja) ピングリツドアレイ
JPS6320859A (ja) ピングリツドアレイ
JPS6398141A (ja) ピングリツドアレイ
JPS6398140A (ja) ピングリツドアレイ
JPS6398142A (ja) ピングリツドアレイ
JPH0457103B2 (ja)
JP2538937B2 (ja) 半導体パッケ―ジ
JPS63126256A (ja) ピングリツドアレイ
JPS6365657A (ja) ピングリツドアレイ
JPH053743B2 (ja)
JPS6365652A (ja) ピングリツドアレイ及びその製造方法
JPH0691165B2 (ja) ピングリツドアレイの製造方法
JPS62256458A (ja) ピングリツドアレイ
JPS62256459A (ja) ピングリツドアレイ
JPS6215840A (ja) 電子素子用チツプキヤリア
JPS63226043A (ja) 半導体装置
JPS62242350A (ja) ピングリツドアレイ
JP3714979B2 (ja) パッケージ
JPS6320857A (ja) ピングリツドアレイ
JPH06224237A (ja) 半導体装置
JPS62140437A (ja) ピングリツドアレイ
JPS6320856A (ja) ピングリツドアレイ
JPS62242348A (ja) ピングリツドアレイ
JPS63190371A (ja) ピングリツドアレイの製造方法