JPH053743B2 - - Google Patents
Info
- Publication number
- JPH053743B2 JPH053743B2 JP61100021A JP10002186A JPH053743B2 JP H053743 B2 JPH053743 B2 JP H053743B2 JP 61100021 A JP61100021 A JP 61100021A JP 10002186 A JP10002186 A JP 10002186A JP H053743 B2 JPH053743 B2 JP H053743B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- substrate
- pins
- board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 63
- 239000004065 semiconductor Substances 0.000 claims description 38
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- 238000000465 moulding Methods 0.000 description 30
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
[技術分野]
本発明は、ICパツケージなどにおける成形品
のピングリツドアレイに関するものである。
のピングリツドアレイに関するものである。
[背景技術]
ICなど半導体のパツケージにおいて素子の高
機能化、高密度化に伴うI/O数増加や、高速度
化に従つてリード長の短縮化などの対応として、
チツプを実装する基板の裏面に外部への電気接続
用ピンとなるピンを設けたピングリツドアレイ
(PGAと略称される)が実用化されている。この
ピングリツトアレイは基板の裏面の全面を利用し
て多数のピンを突設するようにしたもので、ピン
を機器の実装基板(マザーボード)に設けたソケ
ツトやスルーホール等に差し込むことによつて、
マザーボードへの取り付けをおこなうことができ
る。その基板の材料としては従来またはセラミツ
クが主として用いられているが、近年低価格化に
対応して樹脂積層板から得られるプリント配線板
をこの基板として用いる試みがなされている。
機能化、高密度化に伴うI/O数増加や、高速度
化に従つてリード長の短縮化などの対応として、
チツプを実装する基板の裏面に外部への電気接続
用ピンとなるピンを設けたピングリツドアレイ
(PGAと略称される)が実用化されている。この
ピングリツトアレイは基板の裏面の全面を利用し
て多数のピンを突設するようにしたもので、ピン
を機器の実装基板(マザーボード)に設けたソケ
ツトやスルーホール等に差し込むことによつて、
マザーボードへの取り付けをおこなうことができ
る。その基板の材料としては従来またはセラミツ
クが主として用いられているが、近年低価格化に
対応して樹脂積層板から得られるプリント配線板
をこの基板として用いる試みがなされている。
すなわち、第4図に示すように基板1を例えば
厚み1.0mm程度のガラス基材エポキシ樹脂積層板
やガラス基板ポリイミド樹脂積層などで形成し、
基板1の表面に回路12を設けると共に基板1に
ピン孔13をドリルなどで穿孔加工し、直径0.5
mm程度のピン2の頭部14をピン孔13内に圧入
等することによつて多数のピン2を基板1から突
出させた状態で固着して、ピングリツドアレイA
を作成するようにするものである。第4図におい
て15は基板1へのピン2の頭部14の圧入深さ
を位置決めするめに各ピン2に突設された鍔、1
6はマザーボードへの取り付けの際のピン2の差
し込み深さを位置決めするために一部のピン2に
設けられた鍔である。しかしながらこのものにあ
つては、ピン2の取り付けのためにピン孔13を
基板1加工したり、ピン孔13にピン2を圧入し
たりという工程を必要とすることになり、工数が
増加すると共に基板1の割れ等の関係から基板1
のピン2の圧入強さに限界があつてピン2の引き
抜き強度を十分に得ることができない等の問題が
ある。
厚み1.0mm程度のガラス基材エポキシ樹脂積層板
やガラス基板ポリイミド樹脂積層などで形成し、
基板1の表面に回路12を設けると共に基板1に
ピン孔13をドリルなどで穿孔加工し、直径0.5
mm程度のピン2の頭部14をピン孔13内に圧入
等することによつて多数のピン2を基板1から突
出させた状態で固着して、ピングリツドアレイA
を作成するようにするものである。第4図におい
て15は基板1へのピン2の頭部14の圧入深さ
を位置決めするめに各ピン2に突設された鍔、1
6はマザーボードへの取り付けの際のピン2の差
し込み深さを位置決めするために一部のピン2に
設けられた鍔である。しかしながらこのものにあ
つては、ピン2の取り付けのためにピン孔13を
基板1加工したり、ピン孔13にピン2を圧入し
たりという工程を必要とすることになり、工数が
増加すると共に基板1の割れ等の関係から基板1
のピン2の圧入強さに限界があつてピン2の引き
抜き強度を十分に得ることができない等の問題が
ある。
そこで、本出願人等によつて第5図に示すよう
な樹脂の成形品で基板1を形成するようにしたピ
ングリツドアレイAが案出されるに至つている。
すなわちこのものは、合成樹脂の成形品で半導体
チツプ4を実装するための基板1を形成すると共
に基板1の成形の際にピン2の基部を基板1内に
インサート成形して固着することによつて、複数
本のピン2を基板1から突出させた状態で取り付
けるようにし、さらにこのピン2と接続した状態
で回路体3を基板1内に埋入固定するようにした
ものである。このものでは合成樹脂によつて基板
1を成形する際に基板1にピン2の基部をインサ
ートして基板1へのピン2の固定がおこなえるた
めに、ピン孔13の穿孔やピン2の圧入などの工
数を必要とすることなくピン2の取り付けを容易
におこなうことができると共にピン2を圧入する
場合のような引き抜き強度が不安定になることも
ないのである。
な樹脂の成形品で基板1を形成するようにしたピ
ングリツドアレイAが案出されるに至つている。
すなわちこのものは、合成樹脂の成形品で半導体
チツプ4を実装するための基板1を形成すると共
に基板1の成形の際にピン2の基部を基板1内に
インサート成形して固着することによつて、複数
本のピン2を基板1から突出させた状態で取り付
けるようにし、さらにこのピン2と接続した状態
で回路体3を基板1内に埋入固定するようにした
ものである。このものでは合成樹脂によつて基板
1を成形する際に基板1にピン2の基部をインサ
ートして基板1へのピン2の固定がおこなえるた
めに、ピン孔13の穿孔やピン2の圧入などの工
数を必要とすることなくピン2の取り付けを容易
におこなうことができると共にピン2を圧入する
場合のような引き抜き強度が不安定になることも
ないのである。
しかしこの第5図のものにあつては、半導体チ
ツプ4の実装や半導体チツプ4と回路体3との間
のワイヤー20のボンデイングなどの作業は基板
1を樹脂成形したのちにおこなう必要があり、す
なわち基板1にピン2を突出させて取り付けた状
態でこの作業をおこなう必要があり、この作業に
おいて突出するピン2が邪魔になつたりあるいは
ピン2が破損されたりするおそれを有するもので
ある。またこのものでは基板1に凹部32を設け
ておいて半導体チツプ4を凹部32内に実装した
のちに、半導体チツプ4の保護や信頼性の向上の
ために凹部32に蓋33をはめ込み固定したり樹
脂を注入したりして半導体チツプ4の封止の作業
をおこなわなければならず、封止作業という工程
が別途必要になるという問題もある。
ツプ4の実装や半導体チツプ4と回路体3との間
のワイヤー20のボンデイングなどの作業は基板
1を樹脂成形したのちにおこなう必要があり、す
なわち基板1にピン2を突出させて取り付けた状
態でこの作業をおこなう必要があり、この作業に
おいて突出するピン2が邪魔になつたりあるいは
ピン2が破損されたりするおそれを有するもので
ある。またこのものでは基板1に凹部32を設け
ておいて半導体チツプ4を凹部32内に実装した
のちに、半導体チツプ4の保護や信頼性の向上の
ために凹部32に蓋33をはめ込み固定したり樹
脂を注入したりして半導体チツプ4の封止の作業
をおこなわなければならず、封止作業という工程
が別途必要になるという問題もある。
[発明の目的]
本発明は、上記の点に鑑みて為されたものであ
り、基板へのピンの固定が容易であると共にピン
の引き抜き強度を高くすることができ、しかも半
導体チツプの実装やワイヤーボンデイングの作業
を容易におこなうことができ、加えて半導体チツ
プを封止するための工程が不要になるピングリツ
ドアレイを提供することを目的とするものであ
る。
り、基板へのピンの固定が容易であると共にピン
の引き抜き強度を高くすることができ、しかも半
導体チツプの実装やワイヤーボンデイングの作業
を容易におこなうことができ、加えて半導体チツ
プを封止するための工程が不要になるピングリツ
ドアレイを提供することを目的とするものであ
る。
[発明の開示]
しかして本発明に係るピングリツドアレイは、
合成樹脂の成形品で基板1を形成すると共に基部
を基板1内にインサート成形して固着した複数本
のピン2を基板1から突出させ、ピン2の基部に
ピン2の軸方向に沿つて複数の鍔11,21を突
設すると共に各鍔11,21を成形品の基板1内
に埋入し、半導体チツプ4を実装した回路体3を
鍔11に係止させてピン2の基部に接続した状態
で半導体チツプ4とともに基板1内にインサート
成形して埋入し、基板1のピン2が突出する面に
位置決め突部30を突設して成ることを特徴とす
るものであり、基板1へのイサート成形でピン2
の固定を容易に且つ強固におこなえるようにし、
また半導体チツプ4を基板1内に取り付ける前に
回路体3に実装しておくことでピン2の存在しな
い状態で実装やワイヤーボンデイングの作業をお
こなうことができると共に回路体3を基板1にイ
ンサート成形する際に同時に半導体チツプ4も基
板1内に埋入させることで半導体チツプ4の封止
を特におこなう必要がないようにしたものであつ
て、以下本発明を実施例により詳述する。
合成樹脂の成形品で基板1を形成すると共に基部
を基板1内にインサート成形して固着した複数本
のピン2を基板1から突出させ、ピン2の基部に
ピン2の軸方向に沿つて複数の鍔11,21を突
設すると共に各鍔11,21を成形品の基板1内
に埋入し、半導体チツプ4を実装した回路体3を
鍔11に係止させてピン2の基部に接続した状態
で半導体チツプ4とともに基板1内にインサート
成形して埋入し、基板1のピン2が突出する面に
位置決め突部30を突設して成ることを特徴とす
るものであり、基板1へのイサート成形でピン2
の固定を容易に且つ強固におこなえるようにし、
また半導体チツプ4を基板1内に取り付ける前に
回路体3に実装しておくことでピン2の存在しな
い状態で実装やワイヤーボンデイングの作業をお
こなうことができると共に回路体3を基板1にイ
ンサート成形する際に同時に半導体チツプ4も基
板1内に埋入させることで半導体チツプ4の封止
を特におこなう必要がないようにしたものであつ
て、以下本発明を実施例により詳述する。
第1図(勿論実物大を示すものではない)は本
発明の一実施例を示すもので、基板1は合成樹脂
成形材料を射出成形やトランスフアー成形などで
成形することによつて成形品として作成される。
そしてこのように基板1を形成する際にピン2の
基部を基板1内に埋入させるようにインサート成
形することによつて基板1に多数本のピン2を平
行に取り付け、またICチツプなどの半導体チツ
プ4を表面に実装した回路体3が基板1内に埋入
して取り付けてある。基板1を構成する合成樹脂
としては、フエノール、エポキシ、シリコン、ポ
リイミドなどの熱硬化性樹脂や、ポリフエニレン
サルフアイド、ポリサルフオン、ポリエーテルス
ルホン、ポリアクリールスルホンなどの熱可塑性
樹脂を用いることができる。実績的に信頼性のあ
る面ではエポキシ樹脂を、また可撓性や機械的強
度、耐熱性の点からは後者の熱可塑性樹脂を用い
るのが好ましい。
発明の一実施例を示すもので、基板1は合成樹脂
成形材料を射出成形やトランスフアー成形などで
成形することによつて成形品として作成される。
そしてこのように基板1を形成する際にピン2の
基部を基板1内に埋入させるようにインサート成
形することによつて基板1に多数本のピン2を平
行に取り付け、またICチツプなどの半導体チツ
プ4を表面に実装した回路体3が基板1内に埋入
して取り付けてある。基板1を構成する合成樹脂
としては、フエノール、エポキシ、シリコン、ポ
リイミドなどの熱硬化性樹脂や、ポリフエニレン
サルフアイド、ポリサルフオン、ポリエーテルス
ルホン、ポリアクリールスルホンなどの熱可塑性
樹脂を用いることができる。実績的に信頼性のあ
る面ではエポキシ樹脂を、また可撓性や機械的強
度、耐熱性の点からは後者の熱可塑性樹脂を用い
るのが好ましい。
ピン2は軸方向全長に亘つて断面円形に形成さ
れるものであつて、その頭部となる基部にはピン
2の全周から突出される円形の鍔11が設けてあ
り、さらにこの鍔11の下側に同様に円形の鍔2
1が設けてある。また回路体3としては放射状に
回路12を表面に設けた絶縁体22を用いること
ができ、例えばガラスエポキシ配線板、ガラスポ
リイミド配線板、ガラステフロン配線板、ポリエ
ステル配線シートまたはフイルム、ポリイミド配
線フイルムまたはシートなどを用いることができ
る。さらにポリイミドフイルム等で固定した銅や
アルミニウム、42アロイ(Ni42%のNi−Fe合
金)のリードフレームなどを回路体3として使用
することもできる。電気抵抗の面からは銅回路を
形成したものが、後述する成形金型8へのセツト
の作業性からは板状やリードフレーム状の形態の
ものが好ましい。そして回路体3にはその表面の
中央部においてICチツプなどの半導体チツプ4
が実装してあり、半導体チツプ4と回路体3の回
路12との間にワイヤー20をボンデイングして
施してある。これら半導体チツプ4の実装とワイ
ヤーボンデイングの作業は回路体3を基板1内に
取り付ける前におこなわれるものであり、従つて
ピン2を設けていない状態でこれらの作業をおこ
なうことができ、ピン2が邪魔になることなく回
路板に電子部品を実装したりワイヤーボンデイン
グしたりする既存の工程をそのまま利用して作業
をおこなうことができることしてなる。さらに回
路体3にはピン2に対応する位置において回路1
2のランド部分でピン孔7が穿設してある。
れるものであつて、その頭部となる基部にはピン
2の全周から突出される円形の鍔11が設けてあ
り、さらにこの鍔11の下側に同様に円形の鍔2
1が設けてある。また回路体3としては放射状に
回路12を表面に設けた絶縁体22を用いること
ができ、例えばガラスエポキシ配線板、ガラスポ
リイミド配線板、ガラステフロン配線板、ポリエ
ステル配線シートまたはフイルム、ポリイミド配
線フイルムまたはシートなどを用いることができ
る。さらにポリイミドフイルム等で固定した銅や
アルミニウム、42アロイ(Ni42%のNi−Fe合
金)のリードフレームなどを回路体3として使用
することもできる。電気抵抗の面からは銅回路を
形成したものが、後述する成形金型8へのセツト
の作業性からは板状やリードフレーム状の形態の
ものが好ましい。そして回路体3にはその表面の
中央部においてICチツプなどの半導体チツプ4
が実装してあり、半導体チツプ4と回路体3の回
路12との間にワイヤー20をボンデイングして
施してある。これら半導体チツプ4の実装とワイ
ヤーボンデイングの作業は回路体3を基板1内に
取り付ける前におこなわれるものであり、従つて
ピン2を設けていない状態でこれらの作業をおこ
なうことができ、ピン2が邪魔になることなく回
路板に電子部品を実装したりワイヤーボンデイン
グしたりする既存の工程をそのまま利用して作業
をおこなうことができることしてなる。さらに回
路体3にはピン2に対応する位置において回路1
2のランド部分でピン孔7が穿設してある。
しかして基板1の成形にあたつては、第3図に
示すように成形金型8の下型8aに設けたピン挿
入穴18にピン2を挿入してピン2をセツトす
る。このとき、ピン2下側の鍔21がピン挿入穴
18の周縁部の上面ち係止され、ピン挿入穴18
へのピン2の挿入深さの位置決めがなされると共
にピン挿入穴18は鍔21その開口が閉塞され、
ピン挿入穴18内に成形時に樹脂が侵入してバリ
が発生することを防止することができる。そして
ピン孔7にピン2の上端部を挿入してピン2の上
側の鍔11にピン孔7の周縁を係止させることに
よつて、半導体チツプ4実装した回路体3をピン
2で下型8aに保持させる。このようにピン2に
設けた鍔11で回路体3を係止させることによつ
て、回路体3を成形金型8内に正確な位置に位置
決めした状態でセツトすることができる。このよ
うにピン2及び半導体チツプ4を実装した回路体
3を下型8aにセツした後に、成形金型8の上型
8bと下型8aとを型締めするのであるが、上型
8bには各ピン2の位置に対応して成形用突部1
0が突設してあり、この成形用突部10の下端面
にはピン2の上端部が挿入される凹部32が凹設
してある。従つて型締めすることによつて凹部3
2内にピン2の上端部が挿入された状態で成形用
突部10の下端面が回路体3のピン孔7の周縁の
上面に当接し、回路体3は成形用突部10とピン
2の鍔11との間に挟持されて固定される。そし
て成形金型8内に樹脂成形材料を注入して硬化乃
至固化させることによつて、成形金型8内で基板
1を成形すると同時にピン2の基部を基板1内に
インサート成形すると共に、回路12にピン2の
上端部を接触接続させた状態で回路体3をインサ
ート成形して基板1内に包含されるよう一体化さ
せ、さらに回路体3に実装した半導体チツプ4も
基板1内に埋入させることができる。
示すように成形金型8の下型8aに設けたピン挿
入穴18にピン2を挿入してピン2をセツトす
る。このとき、ピン2下側の鍔21がピン挿入穴
18の周縁部の上面ち係止され、ピン挿入穴18
へのピン2の挿入深さの位置決めがなされると共
にピン挿入穴18は鍔21その開口が閉塞され、
ピン挿入穴18内に成形時に樹脂が侵入してバリ
が発生することを防止することができる。そして
ピン孔7にピン2の上端部を挿入してピン2の上
側の鍔11にピン孔7の周縁を係止させることに
よつて、半導体チツプ4実装した回路体3をピン
2で下型8aに保持させる。このようにピン2に
設けた鍔11で回路体3を係止させることによつ
て、回路体3を成形金型8内に正確な位置に位置
決めした状態でセツトすることができる。このよ
うにピン2及び半導体チツプ4を実装した回路体
3を下型8aにセツした後に、成形金型8の上型
8bと下型8aとを型締めするのであるが、上型
8bには各ピン2の位置に対応して成形用突部1
0が突設してあり、この成形用突部10の下端面
にはピン2の上端部が挿入される凹部32が凹設
してある。従つて型締めすることによつて凹部3
2内にピン2の上端部が挿入された状態で成形用
突部10の下端面が回路体3のピン孔7の周縁の
上面に当接し、回路体3は成形用突部10とピン
2の鍔11との間に挟持されて固定される。そし
て成形金型8内に樹脂成形材料を注入して硬化乃
至固化させることによつて、成形金型8内で基板
1を成形すると同時にピン2の基部を基板1内に
インサート成形すると共に、回路12にピン2の
上端部を接触接続させた状態で回路体3をインサ
ート成形して基板1内に包含されるよう一体化さ
せ、さらに回路体3に実装した半導体チツプ4も
基板1内に埋入させることができる。
このようにピン2の基板1にインサート成形し
て取り付けるにあたつて、第1図に示されるよう
にピン2に設けた鍔11は基板1内に埋入され、
また鍔21はその下面が基板1の下面から露出す
る状態で埋入されるものであり、この鍔11,2
1の埋入によつてピン2の基部は基板1内に強固
に保持され、ピン2の引き抜き強度を高めること
ができると共にピン2がぐらつくことを防止する
ことができる。そして回路体3に実装された半導
体チツプ4は基板1内に埋入されることによつて
封止された状態となるが、基板1は成形金型8内
に射出成形やトランスフアー成形などで加圧下に
おいて注入される樹脂で整形され、従つて半導体
チツプ4はこの加圧下で注入され材料密度の高い
樹脂内に封入されることになり、耐湿信頼性高く
封止することができることになる。
て取り付けるにあたつて、第1図に示されるよう
にピン2に設けた鍔11は基板1内に埋入され、
また鍔21はその下面が基板1の下面から露出す
る状態で埋入されるものであり、この鍔11,2
1の埋入によつてピン2の基部は基板1内に強固
に保持され、ピン2の引き抜き強度を高めること
ができると共にピン2がぐらつくことを防止する
ことができる。そして回路体3に実装された半導
体チツプ4は基板1内に埋入されることによつて
封止された状態となるが、基板1は成形金型8内
に射出成形やトランスフアー成形などで加圧下に
おいて注入される樹脂で整形され、従つて半導体
チツプ4はこの加圧下で注入され材料密度の高い
樹脂内に封入されることになり、耐湿信頼性高く
封止することができることになる。
そして回路体3の回路12とピン2との接続は
ピン孔7へのピン2の基部の挿入接触によつてお
こなわれるが、この接続を確保するために回路体
3として回路12を設けた絶縁体22を用いる場
合にはピン孔7の内周にスルーホールメツキを施
しておくのが好ましい。また成形金型8の上型8
bに設けた成形用突部10によつて、基板1には
第1図のように回路体3のピン孔7部分において
ピン孔7の周縁とピン2の上端部とを露出させる
凹部9が形成されるものであり、この凹部9に半
田などの低融点金属合金の小粒やクリーム半田、
導電塗料、導電ワニス、導電接着剤など導電性材
料を充填することにより、ピン孔7とピン2とを
導電性材料で接合させることができ、ピン孔7と
ピン2との導通信頼性を高めることができる。成
形金型8の上型8bに設けた成形用突部10は回
路体3の上面を押さえてピン2の鍔11との間に
回路体3を挟持する作用もなすために、成形金型
8への樹脂の注入時に回路体3が浮き上がつたり
して変形した状態で基板1内にインサートされる
ことを防止することもできる。
ピン孔7へのピン2の基部の挿入接触によつてお
こなわれるが、この接続を確保するために回路体
3として回路12を設けた絶縁体22を用いる場
合にはピン孔7の内周にスルーホールメツキを施
しておくのが好ましい。また成形金型8の上型8
bに設けた成形用突部10によつて、基板1には
第1図のように回路体3のピン孔7部分において
ピン孔7の周縁とピン2の上端部とを露出させる
凹部9が形成されるものであり、この凹部9に半
田などの低融点金属合金の小粒やクリーム半田、
導電塗料、導電ワニス、導電接着剤など導電性材
料を充填することにより、ピン孔7とピン2とを
導電性材料で接合させることができ、ピン孔7と
ピン2との導通信頼性を高めることができる。成
形金型8の上型8bに設けた成形用突部10は回
路体3の上面を押さえてピン2の鍔11との間に
回路体3を挟持する作用もなすために、成形金型
8への樹脂の注入時に回路体3が浮き上がつたり
して変形した状態で基板1内にインサートされる
ことを防止することもできる。
上記のようにして形成される第1図のようなピ
ングリツトアレイAにあつて、機器の実装基板
(マザーボード)への取り付けはマザーバード2
8に設けたソケツトやスルーホール29などに各
ピン2を差し込むことによつておこなうことがで
きる。このとき、基板1にはピン2と平行に複数
の位置決め突部30がそれぞれ等しい突出寸法で
一体に突設してあり、この位置決め突部30の先
端がマザーボード28の表面に当接することによ
つて所定の間隙で基板1とマザーボード28との
間に空間を形成させることができるようにしてあ
る。このように基板1とマザーボード28との間
の空間は位置決め突部30によつて形成されるた
めに、第4図の従来例において示したように一部
のピン2に位置決め用の鍔16を設けるような必
要がなく、ピン2として総て同じ形状のものを用
いることができることになる。またこのように位
置決め突部30がマザーボード28に当接するこ
とによつてマザーボード28と基板1との間に加
わる荷重が位置決め突部30によつて支持される
ことになり、ピン2の変形を防止することもでき
る。ここで各位置決め突部30は第3図のように
成形金型8に成形用凹所31を設けておくことに
よつて、基板1を成形する際に同時に形成される
もので、このように位置決め突部30を設けるに
あたつて、各位置決め突部30をつなぐリブを基
板1の裏面に一体に設けるようにしておけば、こ
のリブによつて基板1の補強をおこなわせること
ができ、基板1を薄く形成することも可能にな
る。
ングリツトアレイAにあつて、機器の実装基板
(マザーボード)への取り付けはマザーバード2
8に設けたソケツトやスルーホール29などに各
ピン2を差し込むことによつておこなうことがで
きる。このとき、基板1にはピン2と平行に複数
の位置決め突部30がそれぞれ等しい突出寸法で
一体に突設してあり、この位置決め突部30の先
端がマザーボード28の表面に当接することによ
つて所定の間隙で基板1とマザーボード28との
間に空間を形成させることができるようにしてあ
る。このように基板1とマザーボード28との間
の空間は位置決め突部30によつて形成されるた
めに、第4図の従来例において示したように一部
のピン2に位置決め用の鍔16を設けるような必
要がなく、ピン2として総て同じ形状のものを用
いることができることになる。またこのように位
置決め突部30がマザーボード28に当接するこ
とによつてマザーボード28と基板1との間に加
わる荷重が位置決め突部30によつて支持される
ことになり、ピン2の変形を防止することもでき
る。ここで各位置決め突部30は第3図のように
成形金型8に成形用凹所31を設けておくことに
よつて、基板1を成形する際に同時に形成される
もので、このように位置決め突部30を設けるに
あたつて、各位置決め突部30をつなぐリブを基
板1の裏面に一体に設けるようにしておけば、こ
のリブによつて基板1の補強をおこなわせること
ができ、基板1を薄く形成することも可能にな
る。
尚、基板1に実装する半導体チツプ4の発熱を
放散する必要のある場合には、熱伝導性に優れた
銅、鉄、アルミニウム、セラミツクなどで形成し
た放熱体17を第2図に示すように基板1に取り
付けることができる。この放熱体17は成形金型
8内にセツトしておくことによつて、基板1を樹
脂成形材料で成形する際に同時にインサート成形
して設けることができる。従つて放熱体17を取
り付けるために基板1に孔をあける加工をおこな
つたりこの放熱体17をはめ込んだりする加工工
数を必要としないものである。放熱体17は基板
1の背面から露出する状態で基板2に固着させる
ようにするのが放熱効率のうえで好ましい。また
上記第1図、第2図の実施例において半導体チツ
プ4はピン2が突出された面と反対側の面である
回路体3の上面に実装するようにしたが、半導体
チツプ4を回路体3の下面側に実装するようにし
てもよく、特に放熱体17を用いて放熱をおこな
う場合においては、半導体チツプ4を回路体3の
下面に実装すると放熱体17は基板1の上面に露
出するように設けられることになり、放熱体17
から放散される熱が基板1とマザーボード28と
の間にこもることなく良好に放熱することができ
ることになる。
放散する必要のある場合には、熱伝導性に優れた
銅、鉄、アルミニウム、セラミツクなどで形成し
た放熱体17を第2図に示すように基板1に取り
付けることができる。この放熱体17は成形金型
8内にセツトしておくことによつて、基板1を樹
脂成形材料で成形する際に同時にインサート成形
して設けることができる。従つて放熱体17を取
り付けるために基板1に孔をあける加工をおこな
つたりこの放熱体17をはめ込んだりする加工工
数を必要としないものである。放熱体17は基板
1の背面から露出する状態で基板2に固着させる
ようにするのが放熱効率のうえで好ましい。また
上記第1図、第2図の実施例において半導体チツ
プ4はピン2が突出された面と反対側の面である
回路体3の上面に実装するようにしたが、半導体
チツプ4を回路体3の下面側に実装するようにし
てもよく、特に放熱体17を用いて放熱をおこな
う場合においては、半導体チツプ4を回路体3の
下面に実装すると放熱体17は基板1の上面に露
出するように設けられることになり、放熱体17
から放散される熱が基板1とマザーボード28と
の間にこもることなく良好に放熱することができ
ることになる。
[発明の効果]
上述のように本発明に係るピングリツドアレイ
は、合成樹脂の成形品で基板を形成すると共に基
部を基板内にインサート成形して固着した複数本
のピンを基板から突出させるようにしてあるの
で、合成樹脂によつて基板を成形する際に基板に
ピンの基部をインサート成形して基板へのピンの
固定がおこなえ、ピン孔の穿孔やピンの圧入など
の工数を必要とすることなくピンの取り付けを容
易におこなうことができると共にピンを圧入する
場合のような引き抜き強度が不安定になることも
ないものであり、また半導体チツプを実装した回
路体をピンの基部に接続した状態で半導体チツプ
とともに基板内にインサート成形して埋入してあ
るので、半導体チツプの実装とワイヤーボンデイ
ングの作業は基板内に取り付ける前の回路板に対
しておこなうことができ、従つてピンが設けられ
ていない状態でこれらの作業をおこなうことがで
きることになつてピンが邪魔になつたりピンを破
損したりすることなく半導体チツプの実装やワイ
ヤーボンデイングの作業を容易におこなうことが
できるものである。加えて半導体チツプを実装し
た状態で回路体を基板内にインサートすることに
よつて半導体チツプも基板内に埋入されて封止さ
れた状態になり、半導体チツプを封止するための
工程が不要になるものである。
は、合成樹脂の成形品で基板を形成すると共に基
部を基板内にインサート成形して固着した複数本
のピンを基板から突出させるようにしてあるの
で、合成樹脂によつて基板を成形する際に基板に
ピンの基部をインサート成形して基板へのピンの
固定がおこなえ、ピン孔の穿孔やピンの圧入など
の工数を必要とすることなくピンの取り付けを容
易におこなうことができると共にピンを圧入する
場合のような引き抜き強度が不安定になることも
ないものであり、また半導体チツプを実装した回
路体をピンの基部に接続した状態で半導体チツプ
とともに基板内にインサート成形して埋入してあ
るので、半導体チツプの実装とワイヤーボンデイ
ングの作業は基板内に取り付ける前の回路板に対
しておこなうことができ、従つてピンが設けられ
ていない状態でこれらの作業をおこなうことがで
きることになつてピンが邪魔になつたりピンを破
損したりすることなく半導体チツプの実装やワイ
ヤーボンデイングの作業を容易におこなうことが
できるものである。加えて半導体チツプを実装し
た状態で回路体を基板内にインサートすることに
よつて半導体チツプも基板内に埋入されて封止さ
れた状態になり、半導体チツプを封止するための
工程が不要になるものである。
また、ピンの基部にピンの軸方向に沿つて複数
の鍔を突設すると共に各鍔を成形品の基板内に埋
入するようにしたので、鍔が成形品の基板内に埋
入されることによつてピンの基板からの引き抜き
強度を一層高めてぐらつきなどをなくすことがで
き、ピンの整列度のばらつきを無くすことができ
るものであり、しかも回路体を鍔に係止させてピ
ンの基部に接続した状態で基板内にインサート成
形して埋入するようにしたので、ピンに設けた鍔
に回路体を係止させることによつて回路体を位置
決めして保持した状態で基板内にインサートさせ
ることができ、基板内の正確な位置に回路体を埋
入させることができるものである。さらに基板の
ピンが突出する面に位置決め突部を突設するよう
にしたので、機器のマザーボードにピンを差し込
むことによつてピングリツドアレイを実装するに
あたつて、マザーボードの表面に位置決め突部の
先端が当接して基板とマザーボードとの間に空間
を形成することができ、一部のピンに位置決め用
の鍔を設けたものを用いたりするような必要がな
く、基板とマザーボードとの間に放熱等のための
所定間隔の空間を形成することができるものであ
る。
の鍔を突設すると共に各鍔を成形品の基板内に埋
入するようにしたので、鍔が成形品の基板内に埋
入されることによつてピンの基板からの引き抜き
強度を一層高めてぐらつきなどをなくすことがで
き、ピンの整列度のばらつきを無くすことができ
るものであり、しかも回路体を鍔に係止させてピ
ンの基部に接続した状態で基板内にインサート成
形して埋入するようにしたので、ピンに設けた鍔
に回路体を係止させることによつて回路体を位置
決めして保持した状態で基板内にインサートさせ
ることができ、基板内の正確な位置に回路体を埋
入させることができるものである。さらに基板の
ピンが突出する面に位置決め突部を突設するよう
にしたので、機器のマザーボードにピンを差し込
むことによつてピングリツドアレイを実装するに
あたつて、マザーボードの表面に位置決め突部の
先端が当接して基板とマザーボードとの間に空間
を形成することができ、一部のピンに位置決め用
の鍔を設けたものを用いたりするような必要がな
く、基板とマザーボードとの間に放熱等のための
所定間隔の空間を形成することができるものであ
る。
第1図は本発明の一実施例の断面図、第2図は
同上の他の実施例の断面図、第3図は第1図の実
施例の製造の際の成形金型の断面図、第4図は従
来例の断面図、第5図は他の実施例の断面図であ
る。 1は基板、2はピン、3は回路体、4は半導体
チツプ、11,21は鍔、30は位置決め突部で
ある。
同上の他の実施例の断面図、第3図は第1図の実
施例の製造の際の成形金型の断面図、第4図は従
来例の断面図、第5図は他の実施例の断面図であ
る。 1は基板、2はピン、3は回路体、4は半導体
チツプ、11,21は鍔、30は位置決め突部で
ある。
Claims (1)
- 1 合成樹脂の成形品で基板を形成すると共に基
部を基板内にインサート成形して固着した複数本
のピンを基板から突出させ、ピンの基部にピンの
軸方向に沿つて複数の鍔を突設すると共に各鍔を
成形品の基板内に埋入し、半導体チツプを実装し
た回路体を鍔に係止させてピンの基部に接続した
状態で半導体チツプとともに基板内にインサート
成形して埋入し、基板のピンが突出する面に位置
決め突部を突設して成ることを特徴とするピング
リツドアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10002186A JPS62256462A (ja) | 1986-04-30 | 1986-04-30 | ピングリツドアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10002186A JPS62256462A (ja) | 1986-04-30 | 1986-04-30 | ピングリツドアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62256462A JPS62256462A (ja) | 1987-11-09 |
JPH053743B2 true JPH053743B2 (ja) | 1993-01-18 |
Family
ID=14262895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10002186A Granted JPS62256462A (ja) | 1986-04-30 | 1986-04-30 | ピングリツドアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62256462A (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62163956U (ja) * | 1986-04-08 | 1987-10-17 |
-
1986
- 1986-04-30 JP JP10002186A patent/JPS62256462A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS62256462A (ja) | 1987-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5018005A (en) | Thin, molded, surface mount electronic device | |
US5136366A (en) | Overmolded semiconductor package with anchoring means | |
JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
KR970011619B1 (ko) | 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법 | |
EP1740027B1 (en) | Method for manufacturing an overmolded electronic assembly and electronic assembly | |
JPH02129951A (ja) | 半導体装置の製造方法 | |
JPS63174344A (ja) | ピングリツドアレイ | |
JPS6320859A (ja) | ピングリツドアレイ | |
JPH053743B2 (ja) | ||
JPS6398140A (ja) | ピングリツドアレイ | |
JPS63126256A (ja) | ピングリツドアレイ | |
JPH0457103B2 (ja) | ||
JP2538937B2 (ja) | 半導体パッケ―ジ | |
JPH0691165B2 (ja) | ピングリツドアレイの製造方法 | |
JPS63226043A (ja) | 半導体装置 | |
JPS6398141A (ja) | ピングリツドアレイ | |
JPS6365657A (ja) | ピングリツドアレイ | |
JPS6398142A (ja) | ピングリツドアレイ | |
JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
JPS62256458A (ja) | ピングリツドアレイ | |
JPS6320856A (ja) | ピングリツドアレイ | |
JPS63190368A (ja) | ピングリツドアレイ | |
JPS6365652A (ja) | ピングリツドアレイ及びその製造方法 | |
JPS62242348A (ja) | ピングリツドアレイ | |
JPS63190369A (ja) | ピングリツドアレイ |