JPS63160368A - 半導体素子搭載用配線板 - Google Patents
半導体素子搭載用配線板Info
- Publication number
- JPS63160368A JPS63160368A JP61313780A JP31378086A JPS63160368A JP S63160368 A JPS63160368 A JP S63160368A JP 61313780 A JP61313780 A JP 61313780A JP 31378086 A JP31378086 A JP 31378086A JP S63160368 A JPS63160368 A JP S63160368A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- hole
- wiring board
- pin
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 10
- 239000000057 synthetic resin Substances 0.000 claims abstract description 10
- 239000003822 epoxy resin Substances 0.000 abstract description 14
- 239000000203 mixture Substances 0.000 abstract description 14
- 229920000647 polyepoxide Polymers 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 9
- 241000587161 Gomphocarpus Species 0.000 abstract description 6
- 229920005992 thermoplastic resin Polymers 0.000 abstract description 6
- 239000011889 copper foil Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011347 resin Substances 0.000 abstract description 5
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 239000002994 raw material Substances 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 239000011342 resin composition Substances 0.000 description 8
- 239000000843 powder Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229920002379 silicone rubber Polymers 0.000 description 5
- 239000004945 silicone rubber Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052582 BN Inorganic materials 0.000 description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 3
- 239000004962 Polyamide-imide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical class C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 229920002312 polyamide-imide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ULKLGIFJWFIQFF-UHFFFAOYSA-N 5K8XI641G3 Chemical compound CCC1=NC=C(C)N1 ULKLGIFJWFIQFF-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000123 paper Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MWSKJDNQKGCKPA-UHFFFAOYSA-N 6-methyl-3a,4,5,7a-tetrahydro-2-benzofuran-1,3-dione Chemical compound C1CC(C)=CC2C(=O)OC(=O)C12 MWSKJDNQKGCKPA-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical class C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子搭載用配線板に関する。
（従来の技術とその問題点）
従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが太きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが太きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高照度化には限界があっ
た。
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであり入出力の端子数が多いものはピングリッ
ドプレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
方法も試みられているが、チップキャリアを介したもの
が殆んどであり入出力の端子数が多いものはピングリッ
ドプレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
またセラミック製のパッケージにピンを略垂直に立てる
場合、メタライズ面上に一方の端部をくぎの顆状に加工
したピンをろう材で接合するのが一般的である。しかし
ろう材だけの接合では接合強度が弱く、気密性に問題が
生ずる。
場合、メタライズ面上に一方の端部をくぎの顆状に加工
したピンをろう材で接合するのが一般的である。しかし
ろう材だけの接合では接合強度が弱く、気密性に問題が
生ずる。
前記の問題を解消する方法として特願昭６０−７３７６
０号に示すようにガラスエポキシ基板に貫通孔を設は貫
通孔に一方の端部をくぎの顆状にカロエし、かつ途中に
凸部を形成したビンを挿入し。
０号に示すようにガラスエポキシ基板に貫通孔を設は貫
通孔に一方の端部をくぎの顆状にカロエし、かつ途中に
凸部を形成したビンを挿入し。
凸′部の部分でがん合せしめて接合する方法も試みられ
ているが、この方法ではビンの接合強度がばらつく。こ
れは貫通孔内に導体層をめっき技術により形成し、この
導体層に前述のビンの途中に形成した凸部をがん合させ
るため１貫通孔の内径のばらつきによりがん合の強度が
ばらつくためである。接合強度を常に一定以上に保つの
はかなり困難な技術である。
ているが、この方法ではビンの接合強度がばらつく。こ
れは貫通孔内に導体層をめっき技術により形成し、この
導体層に前述のビンの途中に形成した凸部をがん合させ
るため１貫通孔の内径のばらつきによりがん合の強度が
ばらつくためである。接合強度を常に一定以上に保つの
はかなり困難な技術である。
またガラスエポキシ配線板は２曲げ弾性率の低いガラス
エポキシ複合材料などの有機系材料を基板に用いるため
配線板がわずかに変形することがあり１例えば１０ｍｍ
当り５０μｍ程度の反りが起こりうる。また半田柱で半
導体素子を配線板表面に接合させる方法で、半導体素子
をディストリビューション配線板、マザーチップ等に接
合させたものは、２〜３μｍの歪によって半田接合部に
破断が発生するという欠点が生じる。
エポキシ複合材料などの有機系材料を基板に用いるため
配線板がわずかに変形することがあり１例えば１０ｍｍ
当り５０μｍ程度の反りが起こりうる。また半田柱で半
導体素子を配線板表面に接合させる方法で、半導体素子
をディストリビューション配線板、マザーチップ等に接
合させたものは、２〜３μｍの歪によって半田接合部に
破断が発生するという欠点が生じる。
本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
提供することを目的とするものである。
（問題点を解決するための手段）
本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く基板の半導体
素子が搭載される部分を除いた部分に導通回路、ワイヤ
ーボンディング部及びビンを挿入固着するための貫通孔
を形成し、少なくともビンの先端及びワイヤーボンディ
ング部を残し。
導体素子搭載用配線板の構造を下記の如く基板の半導体
素子が搭載される部分を除いた部分に導通回路、ワイヤ
ーボンディング部及びビンを挿入固着するための貫通孔
を形成し、少なくともビンの先端及びワイヤーボンディ
ング部を残し。
他の部分を合成樹脂で被覆した構造としたところ。
誘電率が５程度で耐熱性がガラスエポキシ配線板に比べ
高いものも可能で、高発熱密度の半導体素子も搭載可能
であることが確認された。また気密封止性も高くなり、
半導体素子搭載部をキャビティ構造にすることも可能で
半導体素子実装に好適であるということも確認した。
高いものも可能で、高発熱密度の半導体素子も搭載可能
であることが確認された。また気密封止性も高くなり、
半導体素子搭載部をキャビティ構造にすることも可能で
半導体素子実装に好適であるということも確認した。
本発明はほぼ中央部の半導体素子が搭載される部分を除
いた部分の周辺の基板の表面に形成されたワイヤーボン
ディング部、ワイヤーボンデイン、 グ部と導通するよ
うワイヤーボンディング部と接して形成された導通回路
、導通回路及び基板を貫通して形成された貫通孔１貫通
孔内に挿入固着されたビンとからなり、少なくともビン
の先端及びワイヤーボンディング部を残し、他の部分を
合成樹脂で被覆してなる半導体素子搭載用配線板に関す
る。
いた部分の周辺の基板の表面に形成されたワイヤーボン
ディング部、ワイヤーボンデイン、 グ部と導通するよ
うワイヤーボンディング部と接して形成された導通回路
、導通回路及び基板を貫通して形成された貫通孔１貫通
孔内に挿入固着されたビンとからなり、少なくともビン
の先端及びワイヤーボンディング部を残し、他の部分を
合成樹脂で被覆してなる半導体素子搭載用配線板に関す
る。
本発明において基板の素材としては１紙、ガラス繊維か
らなる織布、不織布などにエポキシ、フェノール、ポリ
イミド等の樹脂組成物を含浸、積層成形硬化せしめた紙
エポキシ積層板２紙フェノール積層板、ガラスエポキシ
積層板、ガラスポリイミド積層板等のプリント配線板材
料、熱可塑性樹脂組成物を板状に成形したもの、熱可塑
性樹脂組成物を板状に成形したものに銅箔を張り合わせ
たものなどが用途に応じて使用される。
らなる織布、不織布などにエポキシ、フェノール、ポリ
イミド等の樹脂組成物を含浸、積層成形硬化せしめた紙
エポキシ積層板２紙フェノール積層板、ガラスエポキシ
積層板、ガラスポリイミド積層板等のプリント配線板材
料、熱可塑性樹脂組成物を板状に成形したもの、熱可塑
性樹脂組成物を板状に成形したものに銅箔を張り合わせ
たものなどが用途に応じて使用される。
導通回路及びワイヤーボンディング部を形成する材料と
しては、特に制限はないが９価格、熱伝導性などの点で
銅を用いることが好ましい。導通回路及びワイヤーボン
ディング部の形成方法についても特に制限はなく９例え
ば基板の表面に銅箔を張り合わせたり、銅ペーストを印
刷して硬化略せたり、めっき処理などの手段で銅のＶ換
を形成し、その後必要に応じてエツチング全行ない希望
の形状に形成する。
しては、特に制限はないが９価格、熱伝導性などの点で
銅を用いることが好ましい。導通回路及びワイヤーボン
ディング部の形成方法についても特に制限はなく９例え
ば基板の表面に銅箔を張り合わせたり、銅ペーストを印
刷して硬化略せたり、めっき処理などの手段で銅のＶ換
を形成し、その後必要に応じてエツチング全行ない希望
の形状に形成する。
導通回路及び基板を貝通し、て形成する貫通孔の周辺に
はワイヤーボンディング部と導通ずる導通回路がビンの
中心に対して同心円状に存在することが望ましく、ビン
と導通回路はこの同心円状の部分（ランド部）で電気的
に接続した状態で固着される。例えばビンの形状がくぎ
の顆状を呈し。
はワイヤーボンディング部と導通ずる導通回路がビンの
中心に対して同心円状に存在することが望ましく、ビン
と導通回路はこの同心円状の部分（ランド部）で電気的
に接続した状態で固着される。例えばビンの形状がくぎ
の顆状を呈し。
ビンの直線部の直径が貫通孔の内径より小さく。
そ１−でビンの頭部の直径が貫通孔の内径より大きく、
ランド部の外径以下の寸法であれば圧接、ろう材による
固着、導電性接着剤による固着などの手段によりビンの
頭部とランド部は！気的に接続した状態で固着される。
ランド部の外径以下の寸法であれば圧接、ろう材による
固着、導電性接着剤による固着などの手段によりビンの
頭部とランド部は！気的に接続した状態で固着される。
ビンの材質は、ｖｊに制限はないが、コバール、４２合
金、５２合金等のＮｉ系合金、銅、銅合金などが使用で
きる。ビンの長さは挿入して固着する基板より突出させ
るため基板より長いものを用いることが好ましく、突出
長さは１−以上あることが好ましい。このビンと基板と
の固着は、半田、銀ろう、熱硬化性樹脂、耐熱性熱可塑
性樹脂等が用いられるが、ビンの頭部と基板に形成した
導通回路との部分を半田、銀ろう等で固着すれば接着強
度に優れるので好ましい。
金、５２合金等のＮｉ系合金、銅、銅合金などが使用で
きる。ビンの長さは挿入して固着する基板より突出させ
るため基板より長いものを用いることが好ましく、突出
長さは１−以上あることが好ましい。このビンと基板と
の固着は、半田、銀ろう、熱硬化性樹脂、耐熱性熱可塑
性樹脂等が用いられるが、ビンの頭部と基板に形成した
導通回路との部分を半田、銀ろう等で固着すれば接着強
度に優れるので好ましい。
被覆用の合成樹脂は、熱硬化性樹脂であっても熱可塑性
樹脂であっても差しつかえない。例えばエポキシ樹脂、
ポリイミド樹脂、シリコーン変性エポキシ樹脂等の熱硬
化性樹脂とその硬化剤又は飽和ポリエステル樹脂、ポリ
アミド樹脂等の熱可塑性樹脂とその硬化剤が用途、使用
条件において選択され用いられる。なお本発明では必要
に応じ合成樹脂中に溶融石英粉、アルミナ粉、ボロンナ
イトライド粉、アルミニウムナイトライド粉等の無機質
充填材、ガラス繊維のような補強材などが添加される。
樹脂であっても差しつかえない。例えばエポキシ樹脂、
ポリイミド樹脂、シリコーン変性エポキシ樹脂等の熱硬
化性樹脂とその硬化剤又は飽和ポリエステル樹脂、ポリ
アミド樹脂等の熱可塑性樹脂とその硬化剤が用途、使用
条件において選択され用いられる。なお本発明では必要
に応じ合成樹脂中に溶融石英粉、アルミナ粉、ボロンナ
イトライド粉、アルミニウムナイトライド粉等の無機質
充填材、ガラス繊維のような補強材などが添加される。
合成樹脂中に上記のような無機質充填材を添加すれば得
られる半導体素子搭載用配線板の熱伝導率が高くなり放
熱性に優れるので好ましい。
られる半導体素子搭載用配線板の熱伝導率が高くなり放
熱性に優れるので好ましい。
被覆用の合成樹脂は、導通回路上の全面を被覆してもよ
いが９作業性及びワイヤーボンディング部へのワイヤー
の接合に支障が生じないようにワイヤーボンディング部
に接する部分を除いて被覆することが好ましい。
いが９作業性及びワイヤーボンディング部へのワイヤー
の接合に支障が生じないようにワイヤーボンディング部
に接する部分を除いて被覆することが好ましい。
本発明は、少なくともビンの先端及びワイヤーボンディ
ング部を残し、他の部分を合成樹脂で被覆するので半導
体素子搭載部をキャビティ構造にすることが可能である
。
ング部を残し、他の部分を合成樹脂で被覆するので半導
体素子搭載部をキャビティ構造にすることが可能である
。
（実施例）
以下実施例により本発明を説明する。
実施例１
寸法３０Ｘ３０−で厚さ０．６−のガラス不織布コンポ
ジット積層板（新神戸電機製、商品名Ｅ６６８）の片面
に厚さ３５μｍの銅箔を張り合わせ、ついでその中央部
（寸法８Ｘ８ｍｍ）を除いた部分に第１図に示すように
１５４−間隔で超硬ドリルで直径０．５５ｍｍの貫通孔
１を７２個設けた。この後表面にレジスト膜を形成し、
エツチングしてレジスト膜の剥離を行ない上面に所定の
導通回路２．前記中央部の端からＩＩｒ［ｌ［ｌの位置
にワイヤーボンディング部内側端部３を、さらに前記中
央部の端から２．５鵬の位置にワイヤーボンディング部
外側端部４を形成した基板５を得た。
ジット積層板（新神戸電機製、商品名Ｅ６６８）の片面
に厚さ３５μｍの銅箔を張り合わせ、ついでその中央部
（寸法８Ｘ８ｍｍ）を除いた部分に第１図に示すように
１５４−間隔で超硬ドリルで直径０．５５ｍｍの貫通孔
１を７２個設けた。この後表面にレジスト膜を形成し、
エツチングしてレジスト膜の剥離を行ない上面に所定の
導通回路２．前記中央部の端からＩＩｒ［ｌ［ｌの位置
にワイヤーボンディング部内側端部３を、さらに前記中
央部の端から２．５鵬の位置にワイヤーボンディング部
外側端部４を形成した基板５を得た。
ついで第２図に示すように貫通孔１内に直径が０、５０
ｍで一方の端部をくぎの顆状に加工し９頭頂部の厚さ
が０．２鵬２頭頂部の直径が０．８−及び長さが７ｍｍ
の５２合金のネールへラドピン６を挿入Ｌ ｌ他の一方
の端部（端子）を下面に露出させた後Ｓｎ：Ｐｂ＝６３
：３７の半田によりネールヘッドビン６を固着し、かつ
貫通孔１内を気密封止した。この後ネールへラドピン６
の先端５ｍｍ、 ワイヤーボンディング部（ワイヤーボ
ンディング部内側端部３からワイヤーボンディング部外
側端部４の部分）を除いた部分をエポキシ樹脂組成物８
で被覆して基板５の表面に半導体素子搭載部７を有する
半導体素子搭載用配線板を得た。
ｍで一方の端部をくぎの顆状に加工し９頭頂部の厚さ
が０．２鵬２頭頂部の直径が０．８−及び長さが７ｍｍ
の５２合金のネールへラドピン６を挿入Ｌ ｌ他の一方
の端部（端子）を下面に露出させた後Ｓｎ：Ｐｂ＝６３
：３７の半田によりネールヘッドビン６を固着し、かつ
貫通孔１内を気密封止した。この後ネールへラドピン６
の先端５ｍｍ、 ワイヤーボンディング部（ワイヤーボ
ンディング部内側端部３からワイヤーボンディング部外
側端部４の部分）を除いた部分をエポキシ樹脂組成物８
で被覆して基板５の表面に半導体素子搭載部７を有する
半導体素子搭載用配線板を得た。
なお、エポキシ樹脂組成物は、酸無水物硬化剤としてメ
チルテトラヒドロ無水フタル酸（日立化成工業製、商品
名ＨＮ−２２００）６０重量部に２エチル４メチルイミ
ダゾール０．１５重量部を溶解混合したものと水添ビス
フェノールＡ型エポキシ樹脂（旭電化製、商品名ＢＰ−
４０８０．エポキシ当量２３５〜２５５．平均エポキシ
Ｍｌｉ２４５ ）３０重量部とビスフェノールＡ型エポ
キシ樹脂（シェル化学展、商品名エピコート８３４．エ
ポキシ当量２２５〜２８０．平均エポキシ当量２５０）
７０重量部とを溶解混合したもの５０重量部及びボロン
ナイトライド粉（電気化学工業製ＧＰ）５０重量部をよ
く混合したものを用い、１３０℃に予熱した金型に注入
し、金型底部を１７０℃まで５分で昇温し、金型底部か
ら硬化させ、約１５分で硬化させた。後硬化は１５０℃
で１時間桁ガつだ。
チルテトラヒドロ無水フタル酸（日立化成工業製、商品
名ＨＮ−２２００）６０重量部に２エチル４メチルイミ
ダゾール０．１５重量部を溶解混合したものと水添ビス
フェノールＡ型エポキシ樹脂（旭電化製、商品名ＢＰ−
４０８０．エポキシ当量２３５〜２５５．平均エポキシ
Ｍｌｉ２４５ ）３０重量部とビスフェノールＡ型エポ
キシ樹脂（シェル化学展、商品名エピコート８３４．エ
ポキシ当量２２５〜２８０．平均エポキシ当量２５０）
７０重量部とを溶解混合したもの５０重量部及びボロン
ナイトライド粉（電気化学工業製ＧＰ）５０重量部をよ
く混合したものを用い、１３０℃に予熱した金型に注入
し、金型底部を１７０℃まで５分で昇温し、金型底部か
ら硬化させ、約１５分で硬化させた。後硬化は１５０℃
で１時間桁ガつだ。
一方１寸法が６．５Ｘ６．５ｍｍで厚さが０．３ ｒＩ
ＨＲのシリコン単結晶の片面に所望の配線パターンを形
成したマザーチップを得た。次に第３図に示すようにこ
のマザーチップ９上に寸法が３Ｘ４ｍｍの半導体素子１
０を搭載し、双方を直径１２０μｍ、高さ１００μｍの
Ｓｎ ： Ｐｂ＝５ ：９５の半田柱で接合して複合半
導体素子を得た。
ＨＲのシリコン単結晶の片面に所望の配線パターンを形
成したマザーチップを得た。次に第３図に示すようにこ
のマザーチップ９上に寸法が３Ｘ４ｍｍの半導体素子１
０を搭載し、双方を直径１２０μｍ、高さ１００μｍの
Ｓｎ ： Ｐｂ＝５ ：９５の半田柱で接合して複合半
導体素子を得た。
この後複合半導体素子を半導体素子搭載部７にシリコー
ンゴム組成物１２を用いて接着した。シリコーンゴム組
成物１２はノリコーンゴム（信越化学工業製、商品名Ｋ
Ｅ４５Ｗ１５０！量部と前述のボロンナイトライド粉５
０重量部とをよく混合したものを用いた。なおシリコー
ンゴム組成物１２は厚さが０．０５ｍｍになるように計
算し、計算量を秤量して半導体素子搭載部７に供給し、
複合半導体素子を接着した。
ンゴム組成物１２を用いて接着した。シリコーンゴム組
成物１２はノリコーンゴム（信越化学工業製、商品名Ｋ
Ｅ４５Ｗ１５０！量部と前述のボロンナイトライド粉５
０重量部とをよく混合したものを用いた。なおシリコー
ンゴム組成物１２は厚さが０．０５ｍｍになるように計
算し、計算量を秤量して半導体素子搭載部７に供給し、
複合半導体素子を接着した。
ついでマザーチップ９上及び前記のワイヤーポンディン
グ端部間を直径が５０μｍの珪素を１重量％含むアルミ
ニウムワイヤー１３を用い超音波接合した。この後外径
寸法が３０Ｘ３０−で外周部の幅５−の部分が高さ３順
で、中央部２０Ｘ２０薗の部分に深さ２胴の凹部を形成
した第４図に示す蓋１４を前記と同じエポキシ樹脂組成
物を用いて成形、製作し、蓋１４の外周部を半導体素子
搭載用配線板の上面の外周部分に合わせ、前記と同じエ
ポキシ樹脂組成物１００重量部に対し２エチル４メチル
イミダゾールを２重量部添加したエポキシ樹脂接着剤１
１を用いて蓋１４と複合半導体素子を搭載した半導体素
子搭載用配線板とを接着して半導体装置を得た。
グ端部間を直径が５０μｍの珪素を１重量％含むアルミ
ニウムワイヤー１３を用い超音波接合した。この後外径
寸法が３０Ｘ３０−で外周部の幅５−の部分が高さ３順
で、中央部２０Ｘ２０薗の部分に深さ２胴の凹部を形成
した第４図に示す蓋１４を前記と同じエポキシ樹脂組成
物を用いて成形、製作し、蓋１４の外周部を半導体素子
搭載用配線板の上面の外周部分に合わせ、前記と同じエ
ポキシ樹脂組成物１００重量部に対し２エチル４メチル
イミダゾールを２重量部添加したエポキシ樹脂接着剤１
１を用いて蓋１４と複合半導体素子を搭載した半導体素
子搭載用配線板とを接着して半導体装置を得た。
なおエポキシ樹脂接着剤１１は、厚さ０．４−になるよ
うに計算し、算出量を秤量して蓋１５の外周部にほぼ均
等になるように塗布し、１５０°Ｃ９１０分で硬化させ
た。
うに計算し、算出量を秤量して蓋１５の外周部にほぼ均
等になるように塗布し、１５０°Ｃ９１０分で硬化させ
た。
得られた半導体装置についてピンの引き抜き（ピン先端
方向の引張り）強さ及びピンの押し込み（〈ぎの頭状方
向への押し込み）強さを測定したところ、引き抜きでは
ピンが９．２ ｋｇｆ１本で破断し、押し込みではピン
が座屈し、測定できなかった。
方向の引張り）強さ及びピンの押し込み（〈ぎの頭状方
向への押し込み）強さを測定したところ、引き抜きでは
ピンが９．２ ｋｇｆ１本で破断し、押し込みではピン
が座屈し、測定できなかった。
また誘電率及び熱伝導率を測定したところ、誘電率は、
５．３でガラスエポキシ配線板とほぼ同一であった。
５．３でガラスエポキシ配線板とほぼ同一であった。
さらに気密封止した半導体装置を、プレッシャークツカ
ー試験機で１２１℃、２気圧（ゲージ圧）。
ー試験機で１２１℃、２気圧（ゲージ圧）。
１００時間の条件で試験を行なったが、アルミニウムワ
イヤーの腐食はみられなかった。
イヤーの腐食はみられなかった。
また半導体素子搭載用配線板から露出した７２本のネー
ルへラドビン６を無負荷挿入用ソケット（図示せず）に
挿入後レバーを操作してネールヘッドピン６をソケット
内ではさみ込んで固定した。
ルへラドビン６を無負荷挿入用ソケット（図示せず）に
挿入後レバーを操作してネールヘッドピン６をソケット
内ではさみ込んで固定した。
ネールへラドピン６をはさみ込んだときネールへラドピ
ン６に歪が発生するが、このネールへラドピン６をはさ
み込む操作を５０回繰り返し行なってもマザーチップ９
と半導体素子１０とを接合している半田柱には亀裂など
の破断は発生しなかった。
ン６に歪が発生するが、このネールへラドピン６をはさ
み込む操作を５０回繰り返し行なってもマザーチップ９
と半導体素子１０とを接合している半田柱には亀裂など
の破断は発生しなかった。
実施例２
実施例１で用いたエポキシ樹脂組成物の代りにポリアミ
ドイミド樹脂組成物を用いた以外は実施例１と同様の方
法及び工程により半導体素子搭載用配線板及び半導体装
置を得た。熱硬化性であるエポキシ樹脂組成物の代りに
熱可塑性であるポリアミドイミド樹脂組成物を用いたこ
とにともない。
ドイミド樹脂組成物を用いた以外は実施例１と同様の方
法及び工程により半導体素子搭載用配線板及び半導体装
置を得た。熱硬化性であるエポキシ樹脂組成物の代りに
熱可塑性であるポリアミドイミド樹脂組成物を用いたこ
とにともない。
成形は、２６０℃に加熱した該樹脂組成物を２６０℃に
加熱した金型に圧入後直ちに金型を６０℃の温水で冷却
し賦形する方法とした。
加熱した金型に圧入後直ちに金型を６０℃の温水で冷却
し賦形する方法とした。
なお該樹脂組成物は、ポリアミドイミド樹脂（自社配合
品＞５０重量部に実施例１で用いたものト同シボロンナ
イトライド粉５０重量部を均一に混合したものを用いた
。
品＞５０重量部に実施例１で用いたものト同シボロンナ
イトライド粉５０重量部を均一に混合したものを用いた
。
得られた半導体装置についてネールへラドビンの引き抜
き及び押し込み強さを測定したところ引き抜きではネー
ルヘッドピンが９．３ｋｇｆ／本で破断し、押し込みで
はネールへラドピンが座屈し、測定できなかった。
き及び押し込み強さを測定したところ引き抜きではネー
ルヘッドピンが９．３ｋｇｆ／本で破断し、押し込みで
はネールへラドピンが座屈し、測定できなかった。
また実施例１と同様の方法でネールへラドビンをはさみ
込む操作を５０回繰り返し行なってもマザーチップと半
導体素子とを接合している半田柱には亀裂などの破断は
発生しなかった。
込む操作を５０回繰り返し行なってもマザーチップと半
導体素子とを接合している半田柱には亀裂などの破断は
発生しなかった。
比較例１
外径寸法３０Ｘ３０ｍｍで厚さ１−のガラス不織布コン
ポジット積層板（新神戸電機製、肋品名Ｅ６６８）の両
面に厚さ３５μｍの銅箔を張り合わせ、ついでその中央
部（寸法８ Ｘ ８ ａｍ ｌ ｋ除いた部分に第５図
に示すように２．５４ｍｍ間隔で超硬ドリルで直径０．
５５ｍｍの貫通孔１を７２個設けた。
ポジット積層板（新神戸電機製、肋品名Ｅ６６８）の両
面に厚さ３５μｍの銅箔を張り合わせ、ついでその中央
部（寸法８ Ｘ ８ ａｍ ｌ ｋ除いた部分に第５図
に示すように２．５４ｍｍ間隔で超硬ドリルで直径０．
５５ｍｍの貫通孔１を７２個設けた。
この後表面にレジスト膜を形成し、エツチングして、レ
ジスト膜の剥離を行ない上面に所定の導通回路２及び前
記中央部の端から１工の位置にワイヤーボンディング部
内側端部３を、さらに前記中央部の端から２．５Ｍの位
置にワイヤーボンディング部外側端部４を形成した基板
５を得た。ついで貫通孔１内に、直径が０．５０ｍｍで
一方の端部を頭頂部の厚さが０．２ ｍｒｎ ＋頭頂部
の直径が０．８肛のくざの顆状に加工し、〈ぎの頭部か
ら０．５ ｍｍ下の部分を余塵で最大幅が０．６５−に
なるようにつぶして途中に凸部１５を形成した長さ７ｍ
ｆｆ１の５２合金製のネールへラドピン１６を挿入し、
凸部１５の部分で貫通孔とかん合させ第５図に示す半導
体素子搭載用配線板を得た。次にこの半導体素子搭載用
配線板の中央部に実施例１で得た複合半導体素子を実施
例１と同様の方法で接着した。
ジスト膜の剥離を行ない上面に所定の導通回路２及び前
記中央部の端から１工の位置にワイヤーボンディング部
内側端部３を、さらに前記中央部の端から２．５Ｍの位
置にワイヤーボンディング部外側端部４を形成した基板
５を得た。ついで貫通孔１内に、直径が０．５０ｍｍで
一方の端部を頭頂部の厚さが０．２ ｍｒｎ ＋頭頂部
の直径が０．８肛のくざの顆状に加工し、〈ぎの頭部か
ら０．５ ｍｍ下の部分を余塵で最大幅が０．６５−に
なるようにつぶして途中に凸部１５を形成した長さ７ｍ
ｆｆ１の５２合金製のネールへラドピン１６を挿入し、
凸部１５の部分で貫通孔とかん合させ第５図に示す半導
体素子搭載用配線板を得た。次にこの半導体素子搭載用
配線板の中央部に実施例１で得た複合半導体素子を実施
例１と同様の方法で接着した。
この後実施例１と同様の方法でネールへラドピンの引き
抜き及び押し込み強さを測定したところ。
抜き及び押し込み強さを測定したところ。
引き抜きではネールヘッドピンが８．３ ｋａｆ ／本
テ破断し、押し込みではネールへラドビンが基板カラ１
．７〜１８ ｋｇｆ／本で抜けた。
テ破断し、押し込みではネールへラドビンが基板カラ１
．７〜１８ ｋｇｆ／本で抜けた。
また実施例１と同様の方法でネールへラドピンをはさみ
込む操作を繰り返したところ、５回繰り返しただけでマ
ザーチップと半導体素子とを接合し°Ｃいる半田柱に亀
裂が入り、電気的な導通が確保できなかった。
込む操作を繰り返したところ、５回繰り返しただけでマ
ザーチップと半導体素子とを接合し°Ｃいる半田柱に亀
裂が入り、電気的な導通が確保できなかった。
なお比較例１では蓋を接合する前に欠点が生じたので、
蓋を伝熱板の外周部分に接合する作業は行なわなかった
。
蓋を伝熱板の外周部分に接合する作業は行なわなかった
。
（発明の効果）
本発明になる半導体素子搭載用配線板は２反り。
の発生はなく機械的強度に優れ、気密封止の際の接着性
及び気密性において伺ら問題はない。
及び気密性において伺ら問題はない。
第１図及び第２図は本発明の実施例における半導体素子
搭載用配線板の製造作業状態を示す断面図、第３図及び
第４図は半導体素子搭載用配線板を用いた半導体装置の
製造作業状態を示す断面図である。 符号の説明 １・・・貫通孔 ２・・・導通回路３・・・ワ
イヤーボンディング部内側端部４・・・ワイヤーボンデ
ィング部外側端部５・・・基板 ６・・・
ネールへラドビン７・・・半導体素子搭載部８・・・エ
ポキシ樹脂組成物９・・・マザーチップ １０・・・
半導体素子１１・・・エポキシ樹脂接着剤 １２・・・シリコーンゴム組成物 １３・・・アルミニウムワイヤー １４・・・蓋 １５・・・凸部１６・・・
ネールへラドピン 代理人 弁理士 若 林 邦 彦 半 ｌＩ！］ 囁４図 ￥ ５ｒＥＪ １、事件の表示 昭和６１年特許願第３１３７８０号 ２、発明の名称 末行の「である。」の間に「並びに第５図は従来の半導
体素子搭載用配線板を示す断面図」を加入します。
搭載用配線板の製造作業状態を示す断面図、第３図及び
第４図は半導体素子搭載用配線板を用いた半導体装置の
製造作業状態を示す断面図である。 符号の説明 １・・・貫通孔 ２・・・導通回路３・・・ワ
イヤーボンディング部内側端部４・・・ワイヤーボンデ
ィング部外側端部５・・・基板 ６・・・
ネールへラドビン７・・・半導体素子搭載部８・・・エ
ポキシ樹脂組成物９・・・マザーチップ １０・・・
半導体素子１１・・・エポキシ樹脂接着剤 １２・・・シリコーンゴム組成物 １３・・・アルミニウムワイヤー １４・・・蓋 １５・・・凸部１６・・・
ネールへラドピン 代理人 弁理士 若 林 邦 彦 半 ｌＩ！］ 囁４図 ￥ ５ｒＥＪ １、事件の表示 昭和６１年特許願第３１３７８０号 ２、発明の名称 末行の「である。」の間に「並びに第５図は従来の半導
体素子搭載用配線板を示す断面図」を加入します。
Claims (1)
- １、ほぼ中央部の半導体素子が搭載される部分を除いた
部分の周辺の基板の表面に形成されたワイヤーボンディ
ング部、ワイヤーボンディング部と導通するようワイヤ
ーボンディング部と接して形成された導通回路、導通回
路及び基板を貫通して形成された貫通孔、貫通孔内に挿
入固着されたピンとからなり、少なくともピンの先端及
びワイヤーボンディング部を残し、他の部分を合成樹脂
で被覆してなる半導体素子搭載用配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313780A JPH0770639B2 (ja) | 1986-12-24 | 1986-12-24 | 半導体素子搭載用配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61313780A JPH0770639B2 (ja) | 1986-12-24 | 1986-12-24 | 半導体素子搭載用配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63160368A true JPS63160368A (ja) | 1988-07-04 |
| JPH0770639B2 JPH0770639B2 (ja) | 1995-07-31 |
Family
ID=18045434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61313780A Expired - Lifetime JPH0770639B2 (ja) | 1986-12-24 | 1986-12-24 | 半導体素子搭載用配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962831A (zh) * | 2017-05-17 | 2018-12-07 | 赛米控电子股份有限公司 | 功率电子装置和具有这种装置的电动车辆 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398140A (ja) * | 1986-10-15 | 1988-04-28 | Matsushita Electric Works Ltd | ピングリツドアレイ |
-
1986
- 1986-12-24 JP JP61313780A patent/JPH0770639B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398140A (ja) * | 1986-10-15 | 1988-04-28 | Matsushita Electric Works Ltd | ピングリツドアレイ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962831A (zh) * | 2017-05-17 | 2018-12-07 | 赛米控电子股份有限公司 | 功率电子装置和具有这种装置的电动车辆 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770639B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| EP0645812A1 (en) | Resin-sealed semiconductor device | |
| JP4220641B2 (ja) | 樹脂モールド用回路基板と電子パッケージ | |
| JPS63160368A (ja) | 半導体素子搭載用配線板 | |
| WO2000008685A1 (fr) | Substrat de cablage, son procede de fabrication, et dispositif a semiconducteur | |
| JPH0846084A (ja) | 表面実装型半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPS6388834A (ja) | 半導体素子搭載用配線板 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPS63160369A (ja) | 半導体素子搭載用配線板 | |
| JPS61239652A (ja) | 半導体装置 | |
| JPS63173349A (ja) | 半導体素子搭載用配線板 | |
| KR100374661B1 (ko) | 배선 기판, 그 제조 방법 및 반도체 장치 | |
| JPH10150118A (ja) | 半導体装置とその製造方法 | |
| JP2003282771A (ja) | 放熱板付き配線基板 | |
| JPS6095944A (ja) | プラグインパツケ−ジとその製造方法 | |
| JPH01136358A (ja) | 半導体装置 | |
| JP2001210769A (ja) | 半導体装置 | |
| KR20020057670A (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 |