JPS63160369A - 半導体素子搭載用配線板 - Google Patents

半導体素子搭載用配線板

Info

Publication number
JPS63160369A
JPS63160369A JP61313781A JP31378186A JPS63160369A JP S63160369 A JPS63160369 A JP S63160369A JP 61313781 A JP61313781 A JP 61313781A JP 31378186 A JP31378186 A JP 31378186A JP S63160369 A JPS63160369 A JP S63160369A
Authority
JP
Japan
Prior art keywords
hole
heat
semiconductor element
substrate
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61313781A
Other languages
English (en)
Other versions
JPH06105758B2 (ja
Inventor
秀次 ▲桑▼島
Hideji Kuwashima
Naoki Nakano
中野 直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP31378186A priority Critical patent/JPH06105758B2/ja
Publication of JPS63160369A publication Critical patent/JPS63160369A/ja
Publication of JPH06105758B2 publication Critical patent/JPH06105758B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子搭載用配線板に関する。
(従来の技術とその問題点) 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック(
以下セラミックとする)は誘電率が約9と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が5程度で配線の浮遊容量による信号波形
のくずれはセラミックよシ少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しておシ実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであシ入出力の端子数が多いものはピングリッ
ドアレイ型バクケージとなり前述のセラミックに起因す
る欠点1l−1′キけられない。
またセラミック製のパッケージにビンを略垂直に立てる
場合、メタライズ面上に一方の端部をくぎの顆状に加工
したビンをろう材で接合するのが一般的である。しかし
ろう材だけの接合では接合強度が弱く、気密性に問題が
生ずる。
前記の問題を解消する方法として特願昭60−7376
0号に示すようにガラスエポキシ基板に小貫通孔を設は
小貫通孔に一方の端部をくぎの顆状に加工し、かつ途中
に凸部を形成したビンを挿入し、凸部の部分でがん合せ
しめて接合する方法も試みられているが、この方法では
ビンの接合強度がばらつく。これは小貫通孔内に導体層
をめっき技術によ多形成し、この導体層に前述のビンの
途中に形成した凸部をかん合させるため、小貫通孔の内
径のばらつきによりがん合の強度がばらつくためである
。接合強度を常に一定以上に保つのはかなシ困難な技術
である。さらに特開昭61−13686号公報に示す半
導体素子搭載用配線板があるが、しかしこのものは金属
板の露出している部分が少ないため放熱効果が十分でな
く、パッケージ化した場合、気密封止の際の接着性に問
題が生じる。
またガラスエポキシ配線板は1曲げ弾性率の低いガラス
エポキシ複合材料などの有機系材料を基板に用いるため
配線板がわずかに変形することがあり1例えば10加当
り50μm程度の反シが起こりうる。また半田柱で半導
体素子を配線板表面に接合させる方法で、半導体素子を
ディストリビューション配線板、マザーチップ等に接合
させたものは、2〜3μmの歪によって半田接合部に破
断が発生するという欠点が生じる。
本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
(問題点を解決するための手段う 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く基板の半導体
素子を搭載する部分を除いた部分に導通回路、ワイヤー
ボンディング部及びビンを挿入固着するための小貫通孔
を形成し、さらに基板のほぼ中央部に大貫通孔を形成し
、前記大貫通孔内に、上面に半導体素子が搭載される平
坦部を有し、かつ前記大貫通孔の下方に折曲部を有し。
基板に形成した導通回路及び小貫通孔内に挿入されたビ
ンと絶縁された伝熱板を設け、少なくともビンの先端、
ワイヤーボンディング部及び伝熱板の平坦部を残し、他
の部分を合成樹脂で被覆した構造とし念ところ、誘電率
が5程度で耐熱性及び熱伝導率がガラスエポキシ配線板
に比べ高いものも可能で、高発熱密度の半導体素子も搭
載可能であることが確認された。また放熱効果も優れ、
パッケージ化した場合の気密封止性も高くなり、大貫通
孔内の半導体素子搭載部をキャビティ構造にすることも
可能で半導体素子実装に好適であるということも確認し
た。
本発明は基板のほぼ中央部に設けられた大貫通孔、大貫
通孔の周辺の基板の表面に形成されたワイヤーボンディ
ング部、ワイヤーボンディング部と導通するようワイヤ
ーボンディング部と接して形成された導通回路、導通回
路及び基板を貫通して形成された小貫通孔、小貫通孔内
に挿入固着されたビン並びに大貫通孔内に、上面に半導
体素子が搭載される平坦部を有し、かつ前記大貫通孔の
下方向に折曲部を有し、基板に形成した導通回路及び小
貫通孔内に挿入されたビンと絶縁して設けられた伝熱板
からなり、少なくともビンの先端。
ワイヤーボンディング部及び伝熱板の平坦部を残し、他
の部分を合成樹脂で被覆してなる半導体素子搭載用配線
板に関する。
本発明において使用される伝熱板は、銅、アルミニウム
など熱伝導性に優れたものが好ましいが。
搭載する半導体素子の大きさによシ、熱膨張係数の不一
致に起因する不都合が発生する場合にはコバール、42
合金など半導体素子と熱膨張係数が近似する金属材料を
使用することが好ましい。
基板に伝熱板を設けるには、伝熱板に上面が平坦な突起
を形成し、そして前記平坦部を有する突起および基板と
の接合部(伝熱板の両端)以外の部分に折曲部を形成し
、前記突起を大貫通孔内に挿入し、折曲部が大貫通孔の
下方向に位置するように設けることが好ましい。突起の
形状は半導体素子を搭載するため上面は平坦とされ、そ
の突起の形成箇所は伝熱板のほぼ中央部とすることが好
ましい。なお平坦度はその上面に半導体素子が実装でき
る程度の平坦度が必要である。突起を形成する手段は特
に制限はないが9例えば金型を用いた絞り加工によれば
平坦部の周辺が変形しても。
平坦部表面の変化は殆んど起こらず、伝熱板と半導体素
子接合の信頼性及び生産性に優れるので好ましい。
伝熱板の厚さと折曲部との関係について第5図によシ説
明する。伝熱板8の平坦部18及び基板との接合部19
の厚さtは0.1〜20工のものを用いることが好まし
く、0.2〜1.0胴のものを用いれば加工性9強度及
び配線板の重量が軽減できるのでさらに好ましい。また
平坦部18を有する突起の高さCは基板の厚さより小さ
いことが好ましく、基板の厚さからマザーチップの厚さ
を引すた厚さに等しければ、導通回路とマザーチップの
上面との高さがほぼ等しくなりワイヤーボンディング性
に優れるので好ましい。
さらに折曲部10の幅a及び高さbについて。
aは伝熱板7の基板との接合性の関係で3〜20圓の幅
にすることが好ましくt bは加工性の面で15 mu
+未満であることが好ましい。
折曲部の形状については特に制限はないが、加工性の面
でU字形、7字形であることが好ましい。
本発明における基板とは、ガラスエポキシ積層板などの
ブリ、ント配線板材料の半導体素子を搭載する大貫通孔
部分を除いた部分にワイヤーホンディング部、導通回路
、及び小貫通孔を形成したものを示す。
基板の素材としては1紙、ガラス繊維からなる織布、不
織布などにエポキシ、フェノール等の樹脂組成物を含浸
、積層成形硬化せしめた紙エポキシ積層板2紙フェノー
ル積層板、ガラスエポキシ積層板及びポリイミド、ポリ
アミド、ポリアミドイミド、ポリエステル等の樹脂をフ
ィルム状に成形したものに銅箔を張り合わせたプリント
配線板材料が用途に応じて使用される。
伝熱板の一部は2合成樹脂で被覆して基板の裏面に固定
されるが2合成樹脂で被覆する前にあらかじめ樹脂接着
剤を用いて固着することが好ましい。適用される樹脂接
着剤としてはエポキシ樹脂。
ポリイミド樹脂等の熱硬化性樹脂、耐熱性熱可塑性樹脂
などが用途、使用条件において選択され用いられる。
導通回路及びワイヤーボンディング部を形成する材料と
しては、特に制限はないが2価格、熱伝導性などの点で
銅を用いることが好ましい。導通回路及びワイヤーボン
ディング部の形成方法についても特に制限はなく9例え
ば基板の表面に銅箔を張り合わせたり、銅ペーストを印
刷して硬化させたり、めっき処理などの手段で銅の被膜
を形成し、その後必要に応じてエツチングを行ない希望
の形状に形成する。
配線板のほぼ中央に設ける大貫通孔の大きさは。
半導体素子の大きさに応じて設けられるが、大貫通孔と
半導体素子とのクリアランスは0.5 ir+ns度で
あることが好ましい。
大貫通孔周辺に設ける小貫通孔の周辺にはワイヤーボン
ディング部と導通する導通回路がピンの中心に対して同
心円状に存在することが望ましく。
ピンと導通回路はこの同心円状の部分(ランド部)で電
気的に接続した状態で固着される。例えばピンの形状が
くぎの顆状を呈し、ピンの直線部の直径が小貫通孔の内
径よシ小さく、そしてピンの頭部の直径が小貫通孔の内
径より犬きく、ランド部の外径以下の寸法であれは圧接
、ろう材による固着、導電性接着剤による固着などの手
段によりピンの頭部とランド部は電気的に接続した状態
で固着される。なお小貫通孔の内部には必要に応じ導電
層が形成される。ピンの材質は、特に制限はないが、コ
パール、42合金、52合金等のN4系合金、銅、銅合
金などが使用できる。ピンの長さは挿入して固着する基
板よシ突出させるため基板より長いものを用いることが
好ましく、突出長さは2ffItl+以上あることが好
ましい。このピンと基板との固着は、半田、銀ろう、熱
硬化性樹脂、耐熱性熱可塑性樹脂等が用いられるが、ピ
ンの頭部と基板に形成した導通回路との部分を半田、銀
ろう等で固着すれば接着強度に優れるので好ましい。
被覆用の合成樹脂は、熱硬化性樹脂であっても熱可塑性
樹脂であっても差しつかえない。例えばエポキシ樹脂、
ポリイミド樹脂、シリコーン変性エポキシ樹脂等の熱硬
化性樹脂とその硬化剤、添加剤又は飽和ポリエステル樹
脂、ポリアミド樹脂等の熱可塑性樹脂とその硬化剤、添
加剤が用途。
使用条件において選択され用いられる。なお本発明では
必要に応じ合成樹脂中に溶融石英粉、アルミナ粉、ボロ
ンナイトライド粉、アルミニウムナイトライド粉等の無
機質充填材、ガラス繊維のような補強材などが添加され
る。合成樹脂中に上記のよう全無機質充填材を添加すれ
ば得られる半導体素子搭載用配線板の熱伝導率が高くな
シ放熱性に優れるので好ましい。
被覆用の合成樹脂は、導通回路上の全面を被覆してもよ
いが9作業性及びワイヤーボンディング部へのワイヤー
の接合に支障が生じないようにワイヤーボンディング部
に接する部分を除いて被覆することが好ましい。また大
貫通孔の内壁は必要に応じ被覆するものとする。
本発明は、少なくともビンの先端、ワイヤーボンディン
グ部及び伝熱板の平坦部を残し、他の部分を合成樹脂で
被覆するので大貫通孔内の半導体素子搭載部(伝熱板の
平坦部)をキャビティ構造にすることが可能である。キ
ャピテイの深さは特に制限するものではないが、半導体
素子搭載部にマザーチップ及び半導体素子を搭載し次と
き、マザーチップの上面と、ワイヤーボンディング部と
の高さがほぼ同一であるような深さにすれば、導線(ワ
イヤ)を介してこれら両者を接続する工程がよシ答易に
なシ好ましい。
本発明では上記の他に伝熱板の平坦部の裏面に必要に応
じて放熱用スタッドフィンなどが取シ付けられる。
(実施例〕 以下実施例によシ本発明を説明する。
実施例1 寸法3QX30mで厚さ0.6 lrrmのガラス不織
布コンポジット積層板(新神戸電機製、商品名E668
)の片面に厚さ35μmの銅箔を張シ合わせ、ついで第
1図に示すようにその中央部(寸法15.24 XI 
5.24m+n) 6を除いた部分に2.54m1n間
隔で超硬ドリルで直径0.6 mの小貫通孔1を72個
設けた。この後表面にレジスト膜を形成し。
エツチングしてレジスト膜の剥離を行ない上面に所定の
導通回路2.前記中央部の端から1 ff1lllの位
置にワイヤーボンディング部内側端部3を、さらに前記
中央部の端から2.5amの位置にワイヤーボンディン
グ部外側端部4を形成した基板5を得た。
次に上記基板5の中央部を金型で8×8ffIlfiの
寸法に打ち抜いて第2図に示すような大貫通孔7を形成
した。
一方2寸法12X12駒で厚さ0.25薗の銅板の中央
部に第5図に示すように高さCが0.5m。
加工部の曲率半径が0.5mm+Rで平坦部18の寸法
が6.5 X 6.5 mの突起9およびaが2+nm
、l)が1胴のU字形の折曲部10を絞り加工で形成し
て伝熱板8を得た。折曲部10の42口及び・・の寸法
を側法したところ、イは0.20薗9口は0.19 m
mおよびハは0.221[1mであった。この後トリク
レンの蒸気で洗浄後、アルカリ脱脂工程を経てワット浴
で伝熱板8の表面にニッケルめっきを2゜μmの厚さに
施した。なお第5図において19は基板との接合部であ
る。
次に第2図に示すように伝熱板8の突起9を前記基板5
の大貫通孔7内に挿入し、折曲部10が大貫通孔7の下
方向に位置するよう配設し、他の部分が小貫通孔1と接
触しないように伝熱板8と基板5とを液状のシリコーン
ゴム(信越化学工業製、商品名KE45W)で接着した
。なお液状のシリコーンゴムは絞シ加工した中央部の上
面を除き、基板5の裏面と接着する面上に0.2±0.
1 onの厚さに塗布した。ついで小貫通孔1内に直径
が0、58 mmで一方の端部をくぎの顆状に加工した
長さ7 mmの52合金のネールへラドビン11を挿入
し、他の一方の端部(端子)を下面に露出させた後Sn
 :pb=60 : 40の半田によ)ネールへラドビ
ン11を固着した。この後ネールヘッドピン11の先端
5 mm、ワイヤーボンディング部(ワイヤーボンディ
ング部内側端部3からワイヤーボンディング部外側端部
4の部分)、大貫通孔7の内壁及び伝熱板8の平坦部1
8と折曲部10とを除いた部分をエポキシ樹脂組成物1
2で被覆して伝熱板8の平坦部18の上面に半導体素子
搭載部を有する半導体素子搭載用配線板を得た。
得られた半導体素子搭載用配線板についてビンの引き抜
き(ピン先端方向の引張り)強さ及びビンの押し込み(
くぎの顆状方向への押し込みン強さを測定したところ、
引き抜きではビンが9.2 kg f/本で破断し、押
し込みではビンが座屈し、測定できなかった。
なお、上記で用いたエポキシ樹脂組成物12は。
酸無水物硬化剤としてメチルテトラヒドロ無水フタル酸
(日立化成工業製、商品名HN−2200)60ii部
に2エチル4メチルイミダゾール0.15重量部を溶解
混合したものと水添ビスフェノールA型エポキシ樹脂(
旭電化製、商品名BP−4080)、エポキシ当量23
5〜255.平均エポキシ当量245)30重量部とビ
スフェノールhmエポキシ樹脂(シェル化学製、商品名
エピコート834.エポキシ当量225〜280.平均
エポキシ当量250)70重量部とを溶解混合したもの
50重量部及びポロンナイトライド粉(電気化学工業製
GP)50重量部をよく混合したものを用い、130℃
に予熱した金型に注入し。
金型底部を170℃まで5分で昇温し、金型底部から硬
化させ、約15分で硬化させた。後硬化は150℃で1
時間行なった。
一方、上記とは別に寸法が6.5 x 6.5 mmで
厚さが0.3職のシリコン単結晶の片面に所望の配線パ
ターンを形成したマザーチップを得た。次に第3図に示
すようにこのマザーチップ13上に寸法が3X4mの半
導体素子14を搭載し、双方を直径120μm、高さ1
00μmのSn:Pb=5:95の半田柱で接合して複
合半導体素子を得た。
この後複合半導体素子を前記で得た半導体素子搭載用配
線板の半導体素子搭載部(伝熱板8の平坦部18の上面
)にシリコーンゴム組成物15を用いて接着した。シリ
コーンゴム組成物15はシリコーンゴム(信越化学工業
製、商品名KE45W)50重量部と前述のボロンナイ
トライド粉50i4(置部とをよく混合したものを用い
た。なおシリコーンゴム組成物15は厚さが0.05■
になるように計算し、計算量を秤量して半導体素子搭載
部に供給し、複合半導体素子を接着した。
ついでマザーチップ13上及び前記のワイヤーボンディ
ング端部間を直径が50μmの珪素を1重量%含むアル
ミニウムワイヤー17を用い超音波接合した。この後外
径寸法が30X30(0111で外周部の幅5加の部分
が高さ311II!+で、中央部20×20順の部分に
深さ2IrlI11の凹部を形成した第4図に示す蓋1
6を前記と同じエポキシ樹脂組成物を用いて成形、製作
し、蓋16の外周部を半導体素子搭載用配り板の上面の
外周部分に合わせ、前記と同じエポキシ樹脂組成物10
0ii部に対し2エチル4メチルイミダゾールを2重量
部添加したエポキシ樹脂接着剤20を用いてM2Sと複
合半導体素子を搭載した半導体素子搭載用配線板とを接
着して半導体装置を得た。
なおエポキシ樹脂接着剤20は、厚さ0.4 mu+に
なるように計算し、算出量を秤量して蓋16の外周部に
ほぼ均等になるように塗布し、150℃。
10分で硬化させた。
得られた半導体装置について誘電率及び熱伝導率を測定
したところ、誘電率は、5.3でガラスエポキシ配線板
とほぼ同一であシ、マザーチップ13の下面から半導体
素子搭載部の下面までの熱伝導率は、 0.0264 
cal/cm ・秒−”cでガラスエポキシ積層板の0
.001 Cat /am ・秒・℃に比べ約26倍で
あった。
さらに気密封止した半導体装置を、プレッシャークツカ
ー試鹸機で121℃、2気圧(ゲージ圧)。
100時間の条件で試験を行なったが、アルミニウムワ
イヤーの腐食はみられなかった。
また半導体素子搭載用配線板から露出した72本のネー
ルへラドビン11を無負荷挿入用ソケット(図示せず〕
に挿入後レバーを操作してネールへラドビン11をソケ
ット内ではさみ込んで固定した。ネールへラドピン11
をはさみ込んだときネールへラドビン11に歪が発生す
るが、このネールヘッドピン11をはさみ込む操作を5
0回繰シ返し行なってもマザーチップ13と半導体素子
14とを接合している半田柱には亀裂などの破断は発生
しなかった。
実施例2 実施例1で用いたエポキシ樹脂組成物の代りにポリアミ
ドイミド樹脂組成物を用いた以外は実施例1と同様の方
法及び工程により半導体素子搭載用配線板及び半導体装
置を得た。熱硬化性であるエポキシ樹脂組成物の代シに
熱可塑性であるポリアミドイミド樹脂組成物を用いたこ
とにともない。
成形は、260℃に加熱した該樹脂組成物を260℃に
加熱した金型に圧入後直ちに金型を60℃の温水で冷却
し賦形する方法とした。
なお該樹脂組成物は、ポリアミドイミド樹脂(自社配合
品)50重量部に実施例1で用いたものと同じボロンナ
イトライド粉50]ii部を均一に混合したものを用い
た。
得られた半導体素子搭載用配線についてネールへラドピ
ンの引き抜き及び押し込み強さを測定したところ引き抜
きではネールへラドビンが9.3kgfZ本で破断し、
押し込みではネールへラドビンが座屈し、測定できなか
った。
また実施例1と同様の方法でネールへラドピンをはさみ
込む操作を100回繰り返し行なってもマザーチップと
半導体素子とを接合している半田柱には亀裂などの破断
は発生しなかった。
比較例1 外径寸法30X30wで厚さ1 mInのガラス不織布
コンポジット積層板(新神戸電機製、商品名E668)
の両面に厚さ35μmの銅箔を張り合わせ、ついでその
中央部(寸法8 X 8 nno )を除いた部分に第
6図に示すように254ffII11間隔で超硬ドリル
で直径0.55mmの小貫通孔lを72個設けた。この
後表面にレジスト膜を形成し、エツチングして、レジス
ト膜の剥離を行ない上面に所定の導通回路2及び前記中
央部の端からIII]lllの位置にワイヤーボンディ
ング部内側端部3を、さらに前記中央部の端から2.5
 m+nの位置にワイヤーボンディング部外側端部4を
形成した基板5を得た。ついで小貫通孔1内に、直径が
0.58mで一方の端部を頭頂部の厚さが0.2 m[
l1頭頂部の直径が0.8岨のくぎの顆状に加工し、〈
ぎの頭部から0.5 mm下の部分を金型で最大幅が0
.65 mになるようにつぶして途中に凸部21を形成
した長さ7aoの52合金製の洋−ルヘッドピン22を
挿入し、凸部21の部分で小貫通孔とかん合させ第6図
に示す半導体素子搭載用配線板を得た。次にこの半導体
素子搭載用配線板の中央部に実施例1で得た複合半導体
素子及び伝熱板を実施例1と同様の方法で接着した。
この後実施例1と同様の方法でネールヘッドピンの引き
抜き及び押し込み強さを測定したところ。
引き抜きではネールへラドピン22が8.3kgf/本
で破断し、押し込みではネールへラドビン22が基板5
から1.7〜2.8に9f/本で抜けた。
また実施例1と同様の方法でネールヘッドピン22をは
さみ込む操作を繰り返したところ、5回縁シ返しただけ
でマザーチップと半導体素子とを接合している半日柱に
亀裂が入シ、電気的な導通が確保できなかった。さらに
マザーチップの下面から半導体素子搭載部の下面までの
熱伝導率は。
0、001 Cat/cm・秒・℃であり実施例に比べ
低いことがわかる。
なお比較例1では蓋を接合する前に欠点が生じたので、
蓋を伝熱板の外周部分に接合する作業は行なわなかった
(発明の効果〕 本発明になる半導体素子搭載用配線板は2反シの発生は
なく機械的強度及び熱伝導率が高く放熱効果に優れ、気
密封止の際の接着性及び気密性において何ら問題のない
半導体素子搭載用配線板である。
【図面の簡単な説明】 第1図及び第2図は本発明の実施例における半導体素子
搭載用配線板の製造作業状態を示す断面図、第3図及び
第4図は半導体素子搭載用配線板を用いた半導体装置の
製造作業状態を示す断面図。 第5図は伝熱板の部分拡大図及び第6図は従来の半導体
素子搭載用配線板を示す断面図である。 符号の説明 1・・・小貫通孔    2・・・導通回路3・・・ワ
イヤーボンディング部内側端部4・・・ワイヤーボンデ
ィング部薄側端部5・・・基板      6・・・中
央部7・・・大貫通孔    8・・・伝熱板9・・・
突起      10・・・折曲部11・・・ネールへ
ラドビン12・・・エポキシ樹脂組成物13・・・マザ
ーチップ  14・・・半導体素子15・・・シリコー
ンゴム組成物 16・・・蓋 17・・・アルミニウムワイヤー 18・・・平坦部     19・・・基板との接合部
20・・・エポキシ樹脂接着剤 21・・・凸部22・・・ネールへッドピン代理人 弁
理士 若 林 邦 彦。 第 1(!1 ■ 3 圀 第 4 区 手続補正書(岐)

Claims (1)

    【特許請求の範囲】
  1. 1、基板のほぼ中央部に設けられた大貫通孔、大貫通孔
    の周辺の基板の表面に形成されたワイヤーボンディング
    部、ワイヤーボンディング部と導通するようワイヤーボ
    ンディング部と接して形成された導通回路、導通回路及
    び基板を貫通して形成された小貫通孔、小貫通孔内に挿
    入固着されたピン並びに大貫通孔内に、上面に半導体素
    子が搭載される平坦部を有し、かつ前記大貫通孔の下方
    向に折曲部を有し、基板に形成した導通回路及び小貫通
    孔内に挿入されたピンと絶縁して設けられた伝熱板から
    なり、少なくともピンの先端、ワイヤーボンディング部
    及び伝熱板の平坦部を残し、他の部分を合成樹脂で被覆
    してなる半導体素子搭載用配線板。
JP31378186A 1986-12-24 1986-12-24 半導体素子搭載用配線板 Expired - Lifetime JPH06105758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31378186A JPH06105758B2 (ja) 1986-12-24 1986-12-24 半導体素子搭載用配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31378186A JPH06105758B2 (ja) 1986-12-24 1986-12-24 半導体素子搭載用配線板

Publications (2)

Publication Number Publication Date
JPS63160369A true JPS63160369A (ja) 1988-07-04
JPH06105758B2 JPH06105758B2 (ja) 1994-12-21

Family

ID=18045448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31378186A Expired - Lifetime JPH06105758B2 (ja) 1986-12-24 1986-12-24 半導体素子搭載用配線板

Country Status (1)

Country Link
JP (1) JPH06105758B2 (ja)

Also Published As

Publication number Publication date
JPH06105758B2 (ja) 1994-12-21

Similar Documents

Publication Publication Date Title
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
KR100222157B1 (ko) 반도체 패키지
US5602059A (en) Semiconductor device and method for manufacturing same
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP3070579B2 (ja) 半導体装置の実装構造および実装方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US5539253A (en) Resin-sealed semiconductor device
JP4220641B2 (ja) 樹脂モールド用回路基板と電子パッケージ
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2725448B2 (ja) 半導体装置
JP2958380B2 (ja) 半導体装置
JPS63160369A (ja) 半導体素子搭載用配線板
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JPS6388834A (ja) 半導体素子搭載用配線板
JPS63173349A (ja) 半導体素子搭載用配線板
JPS5840848A (ja) 絶縁型半導体装置
JPS63160368A (ja) 半導体素子搭載用配線板
JP4249366B2 (ja) 金属ベース回路基板と電子モジュールの製造方法
JPS61239652A (ja) 半導体装置
JPS62214645A (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP3127149B2 (ja) 半導体装置
JPS62242340A (ja) 半導体素子搭載用配線板
JP2003068970A (ja) 自動車用電子回路装置