JPS63173349A - 半導体素子搭載用配線板 - Google Patents

半導体素子搭載用配線板

Info

Publication number
JPS63173349A
JPS63173349A JP62005499A JP549987A JPS63173349A JP S63173349 A JPS63173349 A JP S63173349A JP 62005499 A JP62005499 A JP 62005499A JP 549987 A JP549987 A JP 549987A JP S63173349 A JPS63173349 A JP S63173349A
Authority
JP
Japan
Prior art keywords
pin
heat transfer
transfer plate
semiconductor element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62005499A
Other languages
English (en)
Inventor
Hideji Kuwashima
秀次 桑島
Naoki Nakano
中野 直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP62005499A priority Critical patent/JPS63173349A/ja
Publication of JPS63173349A publication Critical patent/JPS63173349A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子搭載用配線板に関する。
(従来の技術とその問題点) 従来、半導体素子を′プリント配線板上に搭載するには
、セラミック製のチップキャリアもしくはセラミック製
のパッケージを介して搭載する方法が一般的であった。
しかし一般的に使用されている高アルミナ質セラミック
(以下セラミックとする〕は誘電率が約9と高くこのた
め近年の演算速度の超高速化においては信号遅れが大き
いため好ましい材料ではなかった。一方ガラスエポキシ
配線板は誘電率が5程度で配線の浮遊容量による信号波
形のくずれはセラミックより少ないもののセラミックに
比べ耐熱性が低い、熱伝導率が低い。
という欠点を有しておシ実装の高密度化には限界があっ
た。
一部シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであシ入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなシ前述のセラミックに起因す
る欠点はさけられない。
これらの改良として特開昭61−13686号公報に示
す半導体素子搭載用配線板があるが、しかしこのものは
金属板の露出している部分が少ないため放熱効果が十分
でなく、パッケージ化した場合、気密封止の際の接着性
に問題が生じる。
またセラミック製のパッケージにピンを略垂直に立てる
場合、メタライズ面上に一方の端部をくぎの顆状に加工
したピンをろう材で接合するのが一般的である。しかし
ろう材だけの接合では接合強度が弱く、気密性に問題が
生ずる。
前記の問題を解消する方法として特開昭61−2325
88号公報に示すようにガラスエポキシ基板に小貫通孔
を設は小貫通孔に一方の端部をくぎの顆状に加工し、か
つ途中に凸部を形成したピンを挿入し、凸部の部分でが
ん合せしめて接合する方法も試みられているが、この方
法ではピンの接合強度がばらつく。これは小貫通孔内に
導体層をめっき技術により形成し、この導体層に前述の
ピンの途中に形成した凸部をがん合させるため。
小貫通孔の内径のばらつきによシかん合の強度がばらつ
くためである。接合強度を常に一定以上に保つのはかな
り困難な技術である。
またガラスエポキシ配線板は1曲げ弾性率の低いガラス
エポキシ複合材料などの有機系材料を基板に用いるため
配線板がわずかに変形することがあり9例えば10岨当
950μm程度の反りが起とシうる。また半田柱で半導
体素子を配線板表面に接合させる方法で、半導体素子を
ティストリビュージョン配線板、マザーチップ等に接合
させたものは、2〜3μmの歪によって半田接合部に破
断が発生するという欠点が生じる。
本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
(問題点を解決するための手段) 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く、ほぼ中央部
に伝熱板を有し、この伝熱板の周囲に導電性を有する素
材をエツチング又は打ち抜いて形成した複数の導通回路
が前記伝熱板に接触しないように配設され、かつ導通回
路の一部を貫通して形成された貫通孔内にピンが挿入さ
れ、少なくともピンの先端、導通回路のワイヤーが接続
される部分および伝熱板のマザーチップが搭載される部
分を残し、他の部分を合成樹脂で被覆した構造としたと
ころ、誘電率はガラスエポキシ配線板と同等で、高発熱
密度の半導体素子も搭載可能であることを見出した。ま
た気密封止性も高くなシ、伝熱板の上面の半導体素子搭
載部をキャビティ構造にすることも可能で半導体素子実
装に好適であるということも確認した。
本発明はほぼ中央部に伝熱板を有し、この伝熱板の周囲
に導電性を有する素材をエツチング又は打ち抜いて形成
した複数の導体回路が前記伝熱板に接触しないように配
設され、かつ導体回路の一部を貫通して形成された貫通
孔内にピンが挿入され、少なくともピンの先端、導通回
路のワイヤーが接続される部分および伝熱板のマザーチ
ップが搭載される部分を残し、他の部分を合成樹脂で被
覆してなる半導体素子搭載用配線板に関する。
本発明において使用される伝熱板は、銅、アルミニウム
など熱伝導性に優れたものが好ましいが。
搭載する半導体素子の大きさによシ、熱膨張係数の不一
致に起因する不都合が発生する場合にはコバール、42
合金など半導体素子と熱膨張係数が近似する金属材料を
使用することが好捷しい。
伝熱板の厚さは特に制限はないが、0.1〜1.0陥で
あればハンドリング性、加工性などの面で好ましい。伝
熱板の大きさは半導体素子より大きいことが望ましい。
また伝熱板の高さく取付位置)は導通回路よシ低くした
方が好ましく、伝熱板上にマザーチップ及び半導体素子
を搭載したとき。
マザーチップと導通回路との高さがほぼ同一であるよう
な高さにすれば、導線(ワイヤ)を介してこれら両者を
接続する工程がより容易になり好ましい。
導通回路を形成する素材は、伝熱板の素材と同一のもの
を用いれば製造上容易であり好ましいが。
導電性を有する素材であれば特に制限はなく目的に応じ
て選択され2例えば銅、52合金、42合金等が用いら
れる。
ピンの材質は、特に制限はないが、コバール。
42合金、52合金等のNi系合金、銅、銅合金などが
使用できる。ピンの長さは挿入して固着する導通回路を
形成する素材より突出させるため導通回路を形成する素
材よシ長いものを用いることが好ましく、突出長さは2
111m以上あることが好ましい。このピンと導通回路
との固着は、半田、銀ろう、熱硬化性樹脂、耐熱性熱可
塑性樹脂等が用いられるが、ピンの頭部と導通回路との
部分を半田。
銀ろう等で固着すれば接着強度に優れるので好ましい。
被覆用の合成樹脂は、熱硬化性樹脂であっても熱可塑性
樹脂であっても差しつかえない。例えばエポキシ樹脂、
ポリイミド樹脂、シリコーン変性エポキシ樹脂等の熱硬
化性樹脂とその硬化剤、添加剤又は飽和ポリエステル樹
脂、ポリアミド樹脂等の熱可塑性樹脂とその硬化剤、添
加剤が用途。
使用条件において選択され用いられる。なお本発明では
必要に応じ合成樹脂中に溶融石英粉、アルミナ粉、ボロ
ンナイトライド粉、アルミニウムナイトライド粉等の無
機質充填材、ガラス繊維のような補強材などが添加され
る。合成樹脂中に上記のような無機質充填材を添加すれ
ば得られる半導体素子搭載用配線板の熱伝導率が高くな
り放熱性に優れるので好ましい。
被覆用の合成樹脂は、導通回路上の全面を被覆すること
なく2作業性及びワイヤーの接合に支障が生じないよう
にワイヤーが接続される部分を除いて被覆しなければな
らない。
本発明は少なくともピンの先端、導通回路のワイヤーが
接続される部分および伝熱板のマザーチップが搭載され
る部分を残し、他の部分を合成樹脂で被覆するので伝熱
板の上面をキャピテイ構造にすることが可能である。
本発明では上記の他に伝熱板の裏面(下面)に必要に応
じて放熱用スタッドフィンなどが取シ付けられる。
(実施例) 以下本発明の詳細な説明する。
実施例1 寸法10100X100で厚さ0.2 m+nの銅板を
金型で打ち抜いて第1図および第2図に示すように内側
にワイヤーボンディング部3および外側に貫通孔1を設
けた72本の導通回路2を得た。第1図において5は導
通回路の連結部分である。
一方上記とは別に寸法1010X10で厚さ0.2閣の
銅板を金型で8×8旺の寸法に打ち抜いて伝熱板を得た
次に上記で得た導通回路2と伝熱板とをトリクロールエ
チレンの蒸気で洗浄後、アルカリ脱脂を行ない、ついで
ワット浴でニッケルめっきを各々5−0μmの厚さに施
した。この後第3図に示すように2貫通孔1内に上記と
同様の方法で表面にニッケルめっきを2+j、0μmの
厚さに施した直径が0.5−で一方の端部をくぎの顆状
に加工し9頭頂部の厚さが0.2mm、頭頂部の直径が
0.8 m及び長さが7職の52合金のネールへラドピ
ン4を挿入し、他の一方の端部(端子)を下面に露出さ
せた後Sn :pi)=50 : 40の半田によシネ
ールへラドピン4を固着し、かつ貫通孔1内を気密封止
した。この後ネールへラドピン4を固着した導通回路2
及び伝熱板を所定の注型金型にセットし。
しかる後者導通回路2の連結部分5を切り離し。
ついでネールヘッドピン4の先端5m、  ワイヤーボ
ンディング部3及び伝熱板の中央部の上下面7X 7 
mmの部分を除いた部分を第4図に示すようにエポキシ
樹脂組成物6で被覆し、そのほぼ中央部にマザーチップ
及び半導体素子を搭載するだめの伝熱板7を有する半導
体素子搭載用配線板を得た。
なお伝熱板7の高さは、ワイヤーボンディング部3と後
工程で伝熱板7上に搭載されるマザーチップの上面とが
ほぼ同一の高さになるようにした。
また上記で用いたエポキシ樹脂組成物は、酸無水物硬化
剤としてメチルテトラヒドロ無水フタル酸(日立化成工
業製、商品名HN−2200)60重量部に2エチル4
メチルイミダゾール0.15重量部を溶解混合したもの
と水添ビスフェノールA型エポキシ樹脂(旭電化製、商
品名BP−4080゜エポキシ当量235〜255.平
均エポキシ当量245)30重量部とビスフェノールA
型エポキシ樹脂(シェル化学製、商品名エピコー)83
4゜エポキシ当量225〜280.平均エポキシ当量2
5CM70重惜部とを溶解混合したもの50重量部及び
ボロンナイトライド粉(電気化学工業製=10− GP150重量部をよく混合したものを用い。
130℃に予熱した金型に注入し、金型底部を170℃
まで5分で昇温し、金型底部から硬化させ、約15分で
硬化させた。後硬化は150℃で1時間行なった。
一方1寸法が6.5 X 6.5 mmで厚さが0.3
 mmのシリコン単結晶の片面に所望の配線パターンを
形成したマザーチップを得た。次に第5図に示すように
このマザーチップ8上に寸法が3X4onの半導体素子
9を搭載し、双方を直径120μm、高さ100 μm
のSn : Pb=5 : 95の半田柱で接合して複
合半導体素子を得た。
この後複合半導体素子を伝熱板7の上面にシリコーンゴ
ム組成物10を用いて接着した。シリコーンゴム組成物
10はシリコーンゴム(信越化学工業製、商品名KE4
5W)50重量部と前述のボロンナイトライド粉50重
量部とをよく混合したものを用いた。なふ≦シリコーン
ゴム組成物10は厚さが0.05 mになるように計算
し、計算量を秤量して伝熱板7の上面に供給し、複合半
導体素子を接着した。
ついでマザーチップ8−ヒ及び前記のワイヤーボンディ
ング部3間を直径が50μmの珪素を1重i%含むアル
ミニウムワイヤー11を用い超音波接合した。この後外
径寸法が3 Q X 30 mtuで外周部の幅5[[
1lIIの部分が高さ3 m1llで、中央部20×2
0nnnの部分に深さ2m1llの凹部を形成した第6
図に示す蓋12を前記と同じエポキシ樹脂組成物を用い
て成形、製作し、蓋12の外周部を半導体素子搭載用配
線板の上面の外周部分に合わせ、前記と同じエポキシ樹
脂組成物100重量部に対し2エチル4メチルイミダゾ
ールを2重量部添加したエポキシ樹脂接着剤13を用い
て蓋12と複合半導体素子を搭載した半導体素子搭載用
配線板とを接着して半導体装置を得た。
なおエポキシ樹脂接着剤13は、厚さ0.4 mmにな
るように計算し、算出量を秤量して蓋15の外周部にほ
ぼ均等になるように塗布し、150°C110分で硬化
させた。
得られた半導体装置についてピンの引き抜き(ピン先端
方向の引張シ)強さ及びピンの押し込み(〈ぎの顆状方
向への押し込み)強さを測定したところ、引き抜きでは
ピンが9.2に9f/本で破断し、押し込みではピンが
座屈し、測定できなかった。
また誘電率及び熱伝導率を測定したところ、誘電率は、
5,3でガラスエポキシ配線板とほぼ同一であり、マザ
ーチップ8の下面から伝熱板7の下面までの熱伝導率は
、  0.0012 cal/cm ・秒・℃であった
さらに気密封止した半導体装置を、プレッシャークツカ
ー試験機で121℃、2気圧(ゲージ圧)。
100時間の条件で試験を行なったが、アルミニウムワ
イヤーの腐食はみられなかった。
また半導体素子搭載用配線板から露出した72本のネー
ルへラドピン4を無負荷挿入用ソケット(図示せずンに
挿入後レバーを操作してネールヘッドピン4をソケット
内ではさみ込んで固定した。
ネールへラドピン4をはさみ込んだときネールへラドピ
ン4に歪が発生するが、このネールヘッドピン4をはさ
み込む操作を100回繰シ返し行なってもマザーチップ
8と半導体素子9とを接合している半田柱には亀裂など
の破断は発生しなかった。
実施例2 実施例1で用いたエポキシ樹脂組成物の代りにポリアミ
ドイミド樹脂組成物を用いた以外は実施例1と同様の方
法及び工程により半導体素子搭載用配線板及び半導体装
置を得た。熱硬化性であるエポキシ樹脂組成物の代りに
熱可塑性であるポリアミドイミド樹脂組成物を用いたこ
とにともない。
成形は、260℃に加熱した該樹脂組成物を260℃に
加熱した金型に圧入後直ちに金型を60℃の温水で冷却
し賦形する方法とした。
なお該樹脂組成物は、ポリアミドイミド樹脂(自社配合
品)50重量部に実施例1で用いたものと同じボロンナ
イトライド粉50重量部を均一に混合したものを用いた
得られた半導体装置についてネールへラドピンの引き抜
き及び押し込み強さを測定したところ引き抜きではネー
ルへラドピンが9.3 kgf /本テ破断し、押し込
みではネールヘッドピンが座屈し。
測定できなかった。
また実施例1と同様の方法でネールへラドピンをはさみ
込む操作を100回繰シ返し行なってもマザーチップと
半導体素子とを接合している半田柱には亀裂などの破断
は発生しなかった。
なお実施例1及び実施例2では導通回路を形成するのに
銅板を打ち抜いて形成したが、エツチングで形成しても
上記と同様の効果が得られる。
比較例1 外径寸法30X30mmで厚さ1 anのガラス不織布
コンポジット積層板(新神戸電機製、商品名OEM−3
)の両面に厚さ35μmの銅箔を張シ合わせ、ついでそ
の中央部(寸法8 X 8 nun )を除いた部分に
第7図に示すように2.54mm間隔で超硬ドリルで直
径0.55 mの小貫通孔14を72個設けた。この後
表面にレジスト膜を形成し、エツチングして、レジスト
膜の剥離を行ない上面に所定の導通回路15及び前記中
央部の端から1wの位置にワイヤーボンディング部内側
端部16を。
さらに前記中央部の端から2.5 m111の位置にワ
イヤーボンディング部外側端部17を形成した基板18
を得た。ついで小貫通孔14内に、直径が0、50 m
u+で一方の端部を頭頂部の厚さが0.2 印。
頭頂部の直径が0.8 a++nのくぎの顆状に加工し
、くぎの頭部から0.5 nun下の部分を金型で最大
幅がQ、 65 m++nになるようにつぶして途中に
凸部19を形成した長さ7mmの52合金製のネールへ
ラドピン20を挿入し、凸部19の部分で小貫通孔14
とかん合させ第7図に示す半導体素子搭載用配線板を得
た。次にこの半導体素子搭載用配線板の中央部に実施9
す1で得た複合半導体素子を実施例1と同様の方法で接
着した。
この後実施例1と同様の方法でネールへラドピンの引き
抜き及び押し込み強さを測定したところ。
引き抜きではネールへラドピンが3.3 kgf /本
で破断し、押し込みではネールへラドピンが基板から1
,7〜2.8 kgf /本で抜けた。
また実施例1と同様の方法でネールヘッドピンをはさみ
込む操作を繰シ返したところ、5回繰り返しただけでマ
ザーチップと半導体素子とを接合している半田柱に亀裂
が入り、電気的な導通が確保できなかった。
なお比較例1では蓋を接合する前に欠点が生じたので、
蓋を伝熱板の外周部分に接合する作業は行なわなかった
(発明の効果) 本発明になる半導体素子搭載用配線板は2反りの発生は
なく機械的強度に優れ、気密封止の際の接着性及び気密
性において何ら問題はない。
【図面の簡単な説明】
第1図、第2図、第3図及び第4図は本発明の実施例に
おける半導体素子搭載用配線板の製造作業状態を示す一
部省略断面図、第5図及び第6図は半導体素子搭載用配
線板を用いた半導体装置の製造作業状態を示す一部省略
断面図、第6図は従来の半導体素子搭載用配線の断面図
である。 符号の説明 1・・・貫通孔      2・・・導通回路3・・・
ワイヤーボンディング部 4・・・ネールへラドピン 5・・・導通回路の連結部
分6・・・エポキシ樹脂組成物 7・・・伝熱板     8・・・マザーチップ9・・
・半導体素子   10・・・シリコーンゴム組成物1
1・・・アルミニウムワイヤー 12・・・蓋13・・・エポキシ樹脂接着剤14・・・
小貫通孔    15・・・導通回路16・・・ワイヤ
ーボンディング部内側端部17・・・ワイヤーボンティ
ング部外側端部18・・・基板      19・・凸
部20・・・ネールへラドピン =1−〜 代理人 弁理士 若 林 邦 彦   ・;ノ 第1 図 輩2図 第 5 図 第4−図 )5  6   図 第7図

Claims (1)

    【特許請求の範囲】
  1. 1、ほぼ中央部に伝熱板を有し、この伝熱板の周囲に導
    電性を有する素材をエッチング又は打ち抜いて形成した
    複数の導通回路が前記伝熱板に接触しないように配設さ
    れ、かつ導通回路の一部を貫通して形成された貫通孔内
    にピンが挿入され、少なくともピンの先端、導通回路の
    ワイヤーが接続される部分および伝熱板のマザーチップ
    が搭載される部分を残し、他の部分を合成樹脂で被覆し
    てなる半導体素子搭載用配線板。
JP62005499A 1987-01-13 1987-01-13 半導体素子搭載用配線板 Pending JPS63173349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62005499A JPS63173349A (ja) 1987-01-13 1987-01-13 半導体素子搭載用配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62005499A JPS63173349A (ja) 1987-01-13 1987-01-13 半導体素子搭載用配線板

Publications (1)

Publication Number Publication Date
JPS63173349A true JPS63173349A (ja) 1988-07-16

Family

ID=11612912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62005499A Pending JPS63173349A (ja) 1987-01-13 1987-01-13 半導体素子搭載用配線板

Country Status (1)

Country Link
JP (1) JPS63173349A (ja)

Similar Documents

Publication Publication Date Title
US5602059A (en) Semiconductor device and method for manufacturing same
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US7413926B2 (en) Methods of making microelectronic packages
KR100222157B1 (ko) 반도체 패키지
US20040180474A1 (en) Electronic assembly having electrically-isolated heat-conductive structure and method therefor
JP4362366B2 (ja) 半導体回路素子のエアキャビティパッケージの形成方法
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP4220641B2 (ja) 樹脂モールド用回路基板と電子パッケージ
TW202141718A (zh) 半導體模組及其製造方法
JP2958380B2 (ja) 半導体装置
JPS63173349A (ja) 半導体素子搭載用配線板
JPH0846084A (ja) 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPS6388834A (ja) 半導体素子搭載用配線板
JPS63160369A (ja) 半導体素子搭載用配線板
JPS63160368A (ja) 半導体素子搭載用配線板
US20230317554A1 (en) Embedded heat slug in a substrate
JPS61239652A (ja) 半導体装置
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP2675077B2 (ja) 半導体装置用リードフレーム
JP2003068970A (ja) 自動車用電子回路装置
JPS62242340A (ja) 半導体素子搭載用配線板
JPH08293569A (ja) 接合構造体
JPS62214645A (ja) 半導体装置