JPS62214645A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62214645A JPS62214645A JP61057837A JP5783786A JPS62214645A JP S62214645 A JPS62214645 A JP S62214645A JP 61057837 A JP61057837 A JP 61057837A JP 5783786 A JP5783786 A JP 5783786A JP S62214645 A JPS62214645 A JP S62214645A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- heat exchanger
- exchanger plate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000012546 transfer Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000007789 sealing Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 241000587161 Gomphocarpus Species 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000004944 Liquid Silicone Rubber Substances 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は半導体装置に関する。
（従来技術とその問題点）
従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パンケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超筒速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
セラミック製のチップキャリアもしくはセラミック製の
パンケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超筒速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高密度化には限界があっ
た。
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであり入出力の端子数が多６ものはピングリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
方法も試みられているが、チップキャリアを介したもの
が殆んどであり入出力の端子数が多６ものはピングリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
これらの欠点を改良するものとして特願昭５９−１３３
９１６号及び特願昭６０−８０９１６号に示される半導
体素子搭載用配線板があるが、しかし前者のものは金用
板の露出している部分が少ないため放熱効果が十分でな
く、またパッケージ化した場合、気密封止の際の接着性
に問題が生じ。
９１６号及び特願昭６０−８０９１６号に示される半導
体素子搭載用配線板があるが、しかし前者のものは金用
板の露出している部分が少ないため放熱効果が十分でな
く、またパッケージ化した場合、気密封止の際の接着性
に問題が生じ。
後者のものはパンケージ化した場合、基板に比較り、、
、実装面積が大きいという欠点が生じる。
、実装面積が大きいという欠点が生じる。
（発明の目的）
本発明はこれらの欠点のない半導体装置を提供すること
を目的とするものである。
を目的とするものである。
（問題点全解決するための手段）
本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板を用いた半導体装置の構造を下記
の如く半導体素子を搭載する部分を除いた部分に導通回
路及びピンを挿入固着するだめの小貫通孔を形成し、こ
の小貫通孔内に導電層を形成した基板に大貫通孔を形成
し、ついでこの大貫通孔内に、上面に半導体素子が搭載
される平担部を有し導通回路及び導電Ｉｆ！ｉと絶縁さ
れ、またグを周部分が基板の側面に后って上面に折り曲
げられた伝熱板を設け、かつ前記導電層を貫通して所定
のピンを固着し、伝熱板に半導体素子を搭載し、半導体
素子、ピンなどと接することなくこれらを覆い気密封止
するためにＭを基板の外周部分に沿って上面に折り曲げ
られた伝熱板の外周部分に接合した構造としたところ、
誘電率が５程度で耐熱性、耐湿性及び熱伝導率がガラス
エポキシ配線板に比べて高く、高発熱密度の素子も搭載
可能であることが確認された。また放熱効果も優れ。
導体素子搭載用配線板を用いた半導体装置の構造を下記
の如く半導体素子を搭載する部分を除いた部分に導通回
路及びピンを挿入固着するだめの小貫通孔を形成し、こ
の小貫通孔内に導電層を形成した基板に大貫通孔を形成
し、ついでこの大貫通孔内に、上面に半導体素子が搭載
される平担部を有し導通回路及び導電Ｉｆ！ｉと絶縁さ
れ、またグを周部分が基板の側面に后って上面に折り曲
げられた伝熱板を設け、かつ前記導電層を貫通して所定
のピンを固着し、伝熱板に半導体素子を搭載し、半導体
素子、ピンなどと接することなくこれらを覆い気密封止
するためにＭを基板の外周部分に沿って上面に折り曲げ
られた伝熱板の外周部分に接合した構造としたところ、
誘電率が５程度で耐熱性、耐湿性及び熱伝導率がガラス
エポキシ配線板に比べて高く、高発熱密度の素子も搭載
可能であることが確認された。また放熱効果も優れ。
パッケージ化した場合、気密封止の際の接着性において
も問題が生ぜず、また基板に比較し実装面積の小さな半
導体装置が得られることを確認した。
も問題が生ぜず、また基板に比較し実装面積の小さな半
導体装置が得られることを確認した。
さらに、半導体素子番樹脂封止する場合、伝熱板の外周
部分を基板の外周部分の厚さより尚〈すれば樹脂が外に
流れ出さないという利点があることも確認した。
部分を基板の外周部分の厚さより尚〈すれば樹脂が外に
流れ出さないという利点があることも確認した。
本発明は基板に設けられた導電層を有する小貫通孔内に
ピンを挿入固着し、基板に設けられた大貫通孔内に、上
面に半導体素子が搭載される平担部を有し基板に形成さ
れた導通回路及び小貫通孔内の導電層と絶縁され、また
外周部分が基板の外周部分に沿って上面に折り曲げられ
た伝熱板を設け、かつピン、半導体素子及び導通回路と
半導体素子とを導通させるワイヤーと接することなくこ
れらを覆い、気密封止するための蓋を基板の外周部分に
沿って上面に折り曲げられた伝熱板の外周部分に接合し
て設けてなる半導体装置に関する。
ピンを挿入固着し、基板に設けられた大貫通孔内に、上
面に半導体素子が搭載される平担部を有し基板に形成さ
れた導通回路及び小貫通孔内の導電層と絶縁され、また
外周部分が基板の外周部分に沿って上面に折り曲げられ
た伝熱板を設け、かつピン、半導体素子及び導通回路と
半導体素子とを導通させるワイヤーと接することなくこ
れらを覆い、気密封止するための蓋を基板の外周部分に
沿って上面に折り曲げられた伝熱板の外周部分に接合し
て設けてなる半導体装置に関する。
本発明における基板とは、ガラスエポキシ積層形成し、
かつ小貫通孔内に４Ｅ層を形成したものを示す。
かつ小貫通孔内に４Ｅ層を形成したものを示す。
本発明において便用される伝熱板は、銅、アルミニウム
など熱伝導性に優れたものが好ましいが。
など熱伝導性に優れたものが好ましいが。
搭載する半導体素子の大きさにより、熱膨張係数の不一
致に起因する不都合が発生する場合にはコバール、４２
合金など半導体素子と熱膨張係数が近似する金属材料を
使用することが好ましい。またその伝熱板の厚さは特に
制限はないが、放熱の効果を考慮して０．５胴以下のも
のを用いることが好ましく、 ０．１２５〜０．２５
ｏｎのものを用いるとさらに好ましい。
致に起因する不都合が発生する場合にはコバール、４２
合金など半導体素子と熱膨張係数が近似する金属材料を
使用することが好ましい。またその伝熱板の厚さは特に
制限はないが、放熱の効果を考慮して０．５胴以下のも
のを用いることが好ましく、 ０．１２５〜０．２５
ｏｎのものを用いるとさらに好ましい。
また、外周部分の折り曲げ部分の高さについては特に制
限はないが、基板の厚さより高くすることが好ましく、
半導体素子を樹脂で封止する場合。
限はないが、基板の厚さより高くすることが好ましく、
半導体素子を樹脂で封止する場合。
樹脂が外に流れ出さない程度の高さがあるものを用いれ
ば、気密封止及び放熱性に優れ、あらためて封止樹脂の
流れ止めを設けなくてもよいので好ましい。
ば、気密封止及び放熱性に優れ、あらためて封止樹脂の
流れ止めを設けなくてもよいので好ましい。
本発明において大貫通孔内に伝熱板を設けるには伝熱板
に突起を形成し、この突起を大貫通孔内に挿入すること
が好ましい。突起の形状は上面が平坦であれば特に制限
はなく、その突起の形成箇所は伝熱板のほぼ中央部とす
ることが好ましい。
に突起を形成し、この突起を大貫通孔内に挿入すること
が好ましい。突起の形状は上面が平坦であれば特に制限
はなく、その突起の形成箇所は伝熱板のほぼ中央部とす
ることが好ましい。
なお平坦度はその上面に半導体素子が実装できる程度の
平坦度であればよい。突起を形成する手段は特に制限は
ないが９例えば金型を用いた絞り加工が伝熱板と半導体
素子接合の信頼性及び生産性について浸れるので好まし
い。また絞り加工によれば次のような利点がある。
平坦度であればよい。突起を形成する手段は特に制限は
ないが９例えば金型を用いた絞り加工が伝熱板と半導体
素子接合の信頼性及び生産性について浸れるので好まし
い。また絞り加工によれば次のような利点がある。
本発明に用いられる半導体素子搭載用配線板は。
ピンを多数取付けるためピンにかかった歪によって配線
板がわずかに変形する場合がある。例えば１０−当シ１
０μｍ程度の反りが起こりうる。ところが０例えば半円
柱で半導体素子を配線板表面に接合させる方法で半導体
素子をディストリビューション配線板、マザーチップ等
に接合させたものは、２〜３μｍの歪によって半田接合
部の破断が発生する。したがって伝熱板のほぼ中央部に
形成する突起部分の変形は極力避けなければならない。
板がわずかに変形する場合がある。例えば１０−当シ１
０μｍ程度の反りが起こりうる。ところが０例えば半円
柱で半導体素子を配線板表面に接合させる方法で半導体
素子をディストリビューション配線板、マザーチップ等
に接合させたものは、２〜３μｍの歪によって半田接合
部の破断が発生する。したがって伝熱板のほぼ中央部に
形成する突起部分の変形は極力避けなければならない。
絞り加工で突起部仕分加工した場合は９周辺部が変形し
ても突起部分の表面の変形は殆んど起こらない。
ても突起部分の表面の変形は殆んど起こらない。
基板の素材としては９紙、ガラス繊維からなる織布、不
織布などにエポキシ、フェノール等の樹脂組成物を含浸
、積層成形硬化せしめた祇エポキシ積層板１紙フェノー
ル積層板、ガラスエポキシ用 積層板等のプリント配線へ材料が用途に応じて使用され
る。
織布などにエポキシ、フェノール等の樹脂組成物を含浸
、積層成形硬化せしめた祇エポキシ積層板１紙フェノー
ル積層板、ガラスエポキシ用 積層板等のプリント配線へ材料が用途に応じて使用され
る。
基板の裏面と伝熱板との固着は樹脂を用いて固着するこ
とが好ましい。適用される樹脂としてはエポキシ樹脂、
ポリイミド樹脂等の熱硬化性樹脂。
とが好ましい。適用される樹脂としてはエポキシ樹脂、
ポリイミド樹脂等の熱硬化性樹脂。
耐熱性熱可塑性樹脂などが用途、使用条件において選択
され用いられる。
され用いられる。
もし基板の裏面側の大貫通孔と最も内側に配列されたピ
ンとの距離が十分にある場合には、大貫通孔をとり囲む
銅パターンを導通回路と接触しないようにして設け、こ
の銅パターンと伝熱板とを半田等のろう材を介してろう
接合してもよい。この場合鋼パターンの幅は０．５〜２
印あれば十分である。また必要に応じて銅パターンのろ
う付けと。
ンとの距離が十分にある場合には、大貫通孔をとり囲む
銅パターンを導通回路と接触しないようにして設け、こ
の銅パターンと伝熱板とを半田等のろう材を介してろう
接合してもよい。この場合鋼パターンの幅は０．５〜２
印あれば十分である。また必要に応じて銅パターンのろ
う付けと。
接着剤による接合とを併用しても差しつかえない。
伝熱板の固着する箇所は、突起部分で固着してもよく、
突起以外の部分で固着してもよく、また突起部分と他の
部分とを併用して固着してもよい。
突起以外の部分で固着してもよく、また突起部分と他の
部分とを併用して固着してもよい。
蓋は、ピン、半導体素子などの導通部分と接しないよう
に、伝熱板の外周部分に接合しなければな１よ らない。蓋の材質４．銅、銅合金等熱伝導性に優れたも
のが用いられ特に制限はないが、伝熱板の外周部分に接
合する場合は、伝熱板と同じ材質のものを用いることが
好ましい。また接合するための材料としては、ろう材を
用いて接合してもよく。
に、伝熱板の外周部分に接合しなければな１よ らない。蓋の材質４．銅、銅合金等熱伝導性に優れたも
のが用いられ特に制限はないが、伝熱板の外周部分に接
合する場合は、伝熱板と同じ材質のものを用いることが
好ましい。また接合するための材料としては、ろう材を
用いて接合してもよく。
シリコン樹脂、ポリイミド樹脂、エポキシ樹脂等耐熱性
に優れた熱硬化性樹脂を用いて接合してもよく用途、使
用条件に応じ適した接合材料が用いられる。
に優れた熱硬化性樹脂を用いて接合してもよく用途、使
用条件に応じ適した接合材料が用いられる。
ピンは、特殊な材質は必要とせずコバール、４２合金、
５２合金等が用いられ、その長さは挿入して固定する基
板より突出させるため基板より長いものを用いることが
好ましく、突出長さは１１１ｍ１以上あることが好まし
い。このピンは導電層を貫通して挿入固着されるため伝
熱板とは絶縁され良状態となる。
５２合金等が用いられ、その長さは挿入して固定する基
板より突出させるため基板より長いものを用いることが
好ましく、突出長さは１１１ｍ１以上あることが好まし
い。このピンは導電層を貫通して挿入固着されるため伝
熱板とは絶縁され良状態となる。
導通回路及び導電層を形成する材料としては。
特に限定するものではないが９価格、熱伝導性などの点
で銅を用いることが好ましい。導通回路及び導電層は９
例えば基板の表面に銅箔を張り合わせたり、めっき処理
などの手段で形成する。
で銅を用いることが好ましい。導通回路及び導電層は９
例えば基板の表面に銅箔を張り合わせたり、めっき処理
などの手段で形成する。
さらに本発明では必要に応じ小貫通孔の端面の周辺にラ
ンドが形成される。ランドを形成する場合は、伝熱板と
電気的に接しないように伝熱板とは０．０５ｍｍ以上の
クリアリンスを設けなければならないが９位置ずれなど
を考慮して０．２〜０．３ ｍｍの幅にクリアリンスを
設ければ伝熱板との接触を防止することができる。
ンドが形成される。ランドを形成する場合は、伝熱板と
電気的に接しないように伝熱板とは０．０５ｍｍ以上の
クリアリンスを設けなければならないが９位置ずれなど
を考慮して０．２〜０．３ ｍｍの幅にクリアリンスを
設ければ伝熱板との接触を防止することができる。
上記の他に本発明では伝熱板の突起部分の裏面に必要に
応じて放熱用スタンド、フィン等が取りつけられる。
応じて放熱用スタンド、フィン等が取りつけられる。
（実施例）
以下実施例により本発明を説明する。
実施例１
寸法３０Ｘ３０ｍｍで厚さ１．０ ｍｍのガラス不織布
コンポジット積層板（新神戸電機製、商品名ＯＥＭ−３
）の両面に厚さ１８μｍの銅箔を張り合わせ、ついでそ
の中央部（寸法８Ｘ８＋＋＋ｍ）を除いた部分に第１図
に示すように２．５４ｍｍ間隔で超硬ドリルで直径０．
６ ｍｍの小貫通孔１を７２個設けた。この俊エツチド
フォイル法により両表面と小貫通孔１内に１０±２μｍ
の厚さに銅めっきと施し、小貫通孔１内に導電層２を形
成し、ついで表面にレジスト膜の形成、エツチング、レ
ジスト膜の剥離を行ない上面に所定の導通回路３．前記
中央部の端から１柵の位置にワイヤーボンディング部内
側端部１３を、中央部の端から２．．５ｍｍの位置にそ
の外側端部１４を形成した。積層板の下面の小貫通孔１
の外周にエツチングにより幅０．３命のランド４を形成
して導通回路３．導電層２及びランド４を導通させた基
板５を得た。
コンポジット積層板（新神戸電機製、商品名ＯＥＭ−３
）の両面に厚さ１８μｍの銅箔を張り合わせ、ついでそ
の中央部（寸法８Ｘ８＋＋＋ｍ）を除いた部分に第１図
に示すように２．５４ｍｍ間隔で超硬ドリルで直径０．
６ ｍｍの小貫通孔１を７２個設けた。この俊エツチド
フォイル法により両表面と小貫通孔１内に１０±２μｍ
の厚さに銅めっきと施し、小貫通孔１内に導電層２を形
成し、ついで表面にレジスト膜の形成、エツチング、レ
ジスト膜の剥離を行ない上面に所定の導通回路３．前記
中央部の端から１柵の位置にワイヤーボンディング部内
側端部１３を、中央部の端から２．．５ｍｍの位置にそ
の外側端部１４を形成した。積層板の下面の小貫通孔１
の外周にエツチングにより幅０．３命のランド４を形成
して導通回路３．導電層２及びランド４を導通させた基
板５を得た。
次に上記基板５の中央部を金型で８×８薗寸法に打ち抜
いて第２図に示す大貫通孔６を形成した。
いて第２図に示す大貫通孔６を形成した。
一方９寸法４０Ｘ４０ｍｍで厚さ０．２５ ｍｍの４２
合金板の外周部分を高さ４閣、加工部の曲率半径が０．
５ ｗｎ Ｒに絞シ加工で折り曲げ形成し、さらに中央
部に＾さ０．４ ｍｍ ＋加工部の曲率半径が０．５ｍ
ｍＲで寸法７×７Ｉｌ１ｍの突起８を絞り加工で形成し
た。
合金板の外周部分を高さ４閣、加工部の曲率半径が０．
５ ｗｎ Ｒに絞シ加工で折り曲げ形成し、さらに中央
部に＾さ０．４ ｍｍ ＋加工部の曲率半径が０．５ｍ
ｍＲで寸法７×７Ｉｌ１ｍの突起８を絞り加工で形成し
た。
ついで基板５に固着した場合、基板５に設けた小貫通孔
１と対応する位置に直径１．６ ｍｍの孔を打ち抜いて
伝熱板７を得た。この後、ワット浴で伝熱板の表面にニ
ッケルめっきを２μｍの厚さに施した。
１と対応する位置に直径１．６ ｍｍの孔を打ち抜いて
伝熱板７を得た。この後、ワット浴で伝熱板の表面にニ
ッケルめっきを２μｍの厚さに施した。
次に伝熱板７の突起８を前記基板５の大貫通孔６内に挿
入し、他の部分がランド４と接触しないように伝熱板７
と基板５とを液状のシリコーンゴム（信越化学工業製、
商品名ＫＥ４５Ｗ）で接着した。なお液状のシリコーン
ゴムは絞り加工した中央部の上面を除き、基板裏面と接
着する面上に０．２±０．１■の厚さに塗布した。つい
で小貫通孔ｌ内に直径が０．５８ｍｍで一方の端部をく
ぎの顆状に加工した長さ６−の５２合金のネールへラド
ピン９を挿入し、他の一方の端部（端子）を下面に露出
させた後Ｓｎ：Ｐｂ＝６３：３７の半田によりネールへ
ラドピン９を固着し、かつ小貫通孔１内を気密封止して
半導体素子搭載用配線板を得た。
入し、他の部分がランド４と接触しないように伝熱板７
と基板５とを液状のシリコーンゴム（信越化学工業製、
商品名ＫＥ４５Ｗ）で接着した。なお液状のシリコーン
ゴムは絞り加工した中央部の上面を除き、基板裏面と接
着する面上に０．２±０．１■の厚さに塗布した。つい
で小貫通孔ｌ内に直径が０．５８ｍｍで一方の端部をく
ぎの顆状に加工した長さ６−の５２合金のネールへラド
ピン９を挿入し、他の一方の端部（端子）を下面に露出
させた後Ｓｎ：Ｐｂ＝６３：３７の半田によりネールへ
ラドピン９を固着し、かつ小貫通孔１内を気密封止して
半導体素子搭載用配線板を得た。
一方９寸法が６．５ Ｘ ６．５ ｍｍで厚さが０．２
５ｍｍのシリコン単結晶の片面に所望の配線パターンを
形成シたマザーチップを得た。次に第３図に示すように
このマザーチップ１０上に寸法が３％４ｍｍの半導体素
子１１を搭載し、双方を直径１２０μｍ。
５ｍｍのシリコン単結晶の片面に所望の配線パターンを
形成シたマザーチップを得た。次に第３図に示すように
このマザーチップ１０上に寸法が３％４ｍｍの半導体素
子１１を搭載し、双方を直径１２０μｍ。
高さ１００μｍのａｎ ： Ｐｂ＝５ ： ９５半田柱
で接合して複合半導体素子を得た。この後複合半導体素
子を伝熱板７の突起８上に前記と同じ液状のシリコーン
ゴムを用いて接着した。ついでマザーチップ１０上及び
前記の半導体素子搭載用配線板上のワイヤーポンディン
グ端部間を直径が５０μｍの珪素を１を量チ含むアルミ
ニウムワイヤー１２を用い超音波接合した。
で接合して複合半導体素子を得た。この後複合半導体素
子を伝熱板７の突起８上に前記と同じ液状のシリコーン
ゴムを用いて接着した。ついでマザーチップ１０上及び
前記の半導体素子搭載用配線板上のワイヤーポンディン
グ端部間を直径が５０μｍの珪素を１を量チ含むアルミ
ニウムワイヤー１２を用い超音波接合した。
この後、液状のシリコーンゲル（信越化学工業製、商品
名ＫＪＲ９０１０’）１６を使用し、ボンティング法に
よりマザーチップ１０．半導体素子１１、アルミニウム
ワイヤー１２などを封止した。
名ＫＪＲ９０１０’）１６を使用し、ボンティング法に
よりマザーチップ１０．半導体素子１１、アルミニウム
ワイヤー１２などを封止した。
なお、液状のシリコーンゲルは、マザーチップ１０、半
導体素子１１．アルミニウムワイヤー１２などを十分覆
う程度の量をボッティングしたがシリコーンゲルの流出
は見られなかった。
導体素子１１．アルミニウムワイヤー１２などを十分覆
う程度の量をボッティングしたがシリコーンゲルの流出
は見られなかった。
また上記とは別に寸法３９Ｘ３９印で厚さ０．５鵬の銅
板の外周部分を高さ２ ｍｍ ｓ加工部の曲率半径が０
．５ ｍｍ Ｒ，に絞り加工で折り曲げ形成して第４図
に示す蓋１５を得た。ついでワット浴でｉ１５の表面に
ニッケルめっきを２μｍの厚さに施した。
板の外周部分を高さ２ ｍｍ ｓ加工部の曲率半径が０
．５ ｍｍ Ｒ，に絞り加工で折り曲げ形成して第４図
に示す蓋１５を得た。ついでワット浴でｉ１５の表面に
ニッケルめっきを２μｍの厚さに施した。
次に前述の伝熱板の外周部分にＳｎ ： Ｐｂ＝６３：
３７のクリーム半田を塗布し前述の蓋１５をかぶせ、１
９０℃で２０秒間加熱して伝熱板７の外周部分と蓋１５
とを接合して蓋内を気密封止し。
３７のクリーム半田を塗布し前述の蓋１５をかぶせ、１
９０℃で２０秒間加熱して伝熱板７の外周部分と蓋１５
とを接合して蓋内を気密封止し。
第４図に示す半導体装置を得た。得られた半導体装置の
実装面積を算出したところ９９２．３ｍｍ”で基板５に
比較し、３６．１％の増加であった。
実装面積を算出したところ９９２．３ｍｍ”で基板５に
比較し、３６．１％の増加であった。
また、半導体装置の誘電率及び熱伝導率を測定したとこ
ろ、誘電率は５．１でガラスエポキシ配線板とほぼ同一
で、半導体素子を搭載した部分の熱伝導率は０．０４
ｃａｔ／ ｃｍ・秒・℃で半導体素子から発生する熱を
下面及び側面に放熱することができた。なお誘電率及び
熱伝導率の測定はＪＩＳ Ｃ２１４１に準じて行なった
。
ろ、誘電率は５．１でガラスエポキシ配線板とほぼ同一
で、半導体素子を搭載した部分の熱伝導率は０．０４
ｃａｔ／ ｃｍ・秒・℃で半導体素子から発生する熱を
下面及び側面に放熱することができた。なお誘電率及び
熱伝導率の測定はＪＩＳ Ｃ２１４１に準じて行なった
。
また半導体素子搭載用配線板から露出した７２本のネー
ルへラドピン９を無負荷挿入用ソケット（図示せず）に
挿入後レバーを操作してネールへラドピン９をソケット
内ではさみ込んで固定した。
ルへラドピン９を無負荷挿入用ソケット（図示せず）に
挿入後レバーを操作してネールへラドピン９をソケット
内ではさみ込んで固定した。
ネールへラドピン９をはさみ込んだときネールへラドピ
ン９に歪が発生するが、このネールへラドピン９をはさ
み込む操作を１００回操り返し行なってもマザーチップ
１０と半導体素子１１とを接合している半田柱には亀裂
などの破断は発生しなかった。
ン９に歪が発生するが、このネールへラドピン９をはさ
み込む操作を１００回操り返し行なってもマザーチップ
１０と半導体素子１１とを接合している半田柱には亀裂
などの破断は発生しなかった。
さらに気密封止して得た半導体装置をプレッシャクンカ
ー試験機で、１２１℃、２気圧（ゲージ圧）の条件で気
密封止試験を行なったが蓋内のアルミニウムワイヤーの
腐食は見られなかった。
ー試験機で、１２１℃、２気圧（ゲージ圧）の条件で気
密封止試験を行なったが蓋内のアルミニウムワイヤーの
腐食は見られなかった。
実施例２
伝熱板の材料として厚さ０．２５４ ｍｍのコバール板
を用いた以外は実施例１と同様の方法及び工程を経て半
導体素子搭載用配線板を得た。
を用いた以外は実施例１と同様の方法及び工程を経て半
導体素子搭載用配線板を得た。
以下実施例１と同様の方法で複合半導体素子を伝熱板の
突起上に接着し、またワイヤーポンディング間をアルミ
ニウムワイヤーを用いて超音波接合した。ついで実施例
１と同じ蓋を実施例１と同様の方法で伝熱板の外周部分
に接合して蓋内を気密封止し半導体装置を得た。得られ
た半導体装置について実施例１と同様の方法で実装面積
を算出し、誘電率及び熱伝導率を測定した。その結果。
突起上に接着し、またワイヤーポンディング間をアルミ
ニウムワイヤーを用いて超音波接合した。ついで実施例
１と同じ蓋を実施例１と同様の方法で伝熱板の外周部分
に接合して蓋内を気密封止し半導体装置を得た。得られ
た半導体装置について実施例１と同様の方法で実装面積
を算出し、誘電率及び熱伝導率を測定した。その結果。
実装面積は１２２５ ｍｍ”で基板に比較し、約３６．
１俤の増加であった。銹ｍ率は５．２でガラスエポキシ
配線板とほぼ同一で、半導体素子を搭載した部分の熱伝
導率は０．０５ ｃａｌ ／ ｃｍ・秒・℃で半導体素
子から発生する熱を下面及び側面に放熱することができ
た。
１俤の増加であった。銹ｍ率は５．２でガラスエポキシ
配線板とほぼ同一で、半導体素子を搭載した部分の熱伝
導率は０．０５ ｃａｌ ／ ｃｍ・秒・℃で半導体素
子から発生する熱を下面及び側面に放熱することができ
た。
また実施例１と同様の方法でネールへラドピンに歪を１
００回繰り返し加えてもマザーチップと半導体素子とを
接合している半田柱には亀裂などの破断は発生しなかっ
た。
００回繰り返し加えてもマザーチップと半導体素子とを
接合している半田柱には亀裂などの破断は発生しなかっ
た。
実施例１と同様の方法で気密封止に関する試、１倹を行
なったが蓋内のアルミニウムワイヤーの腐食は見られな
かった。
なったが蓋内のアルミニウムワイヤーの腐食は見られな
かった。
比較例１
外形寸法４０ Ｘ４０ｍで厚さ０．２５ ｍｍの４２合
金板を用い、外周部分を上面（半導体素子搭載側）に折
り曲げず、基板に固着した場合、中央部に高さ０．４
ｏｎの突起を形成し、かつ基板に設けた小貫通孔と対応
する位置に直径１．６Ｍの孔を打ち抜いて第５図に示す
伝熱板１７を得た以外は実施例１と同様の方法及び工程
を経て半導体素子搭載用配線板を得た。
金板を用い、外周部分を上面（半導体素子搭載側）に折
り曲げず、基板に固着した場合、中央部に高さ０．４
ｏｎの突起を形成し、かつ基板に設けた小貫通孔と対応
する位置に直径１．６Ｍの孔を打ち抜いて第５図に示す
伝熱板１７を得た以外は実施例１と同様の方法及び工程
を経て半導体素子搭載用配線板を得た。
以下実施例１で得た複合半導体素子を実施例１と同じ液
状のシリコンゴムを用いて基板５０大貫通孔６の底部に
露出している部分に接着し、実施例１と同様の方法でワ
イヤーボンディング間をアルミニウムワイヤー１２を用
いて超音波接合した。
状のシリコンゴムを用いて基板５０大貫通孔６の底部に
露出している部分に接着し、実施例１と同様の方法でワ
イヤーボンディング間をアルミニウムワイヤー１２を用
いて超音波接合した。
一方９寸法５０Ｘ５０胴で厚さ０．５−の銅板の中央部
に高さ３胴、加工部の曲率半径が０．５ ｍｍ几で寸法
３２Ｘ３２ｍｍの突起を絞り加工で形成し。
に高さ３胴、加工部の曲率半径が０．５ ｍｍ几で寸法
３２Ｘ３２ｍｍの突起を絞り加工で形成し。
さらに外周を寸法３８Ｘ３８−の寸法に切断して蓋１８
を得た。ついでワット浴で蓋の表面にニッケルめっきを
２μｍの厚さに施した。
を得た。ついでワット浴で蓋の表面にニッケルめっきを
２μｍの厚さに施した。
次に、蓋１８を前述の伝熱板１７の外周部分にＳｎ：Ｐ
ｂ＝６３ ： ３７の半田を用いて接合して蓋内を気密
封止し、第５図に示す半導体装置を得た。
ｂ＝６３ ： ３７の半田を用いて接合して蓋内を気密
封止し、第５図に示す半導体装置を得た。
得られた半導体装置の実装面積を算出したところ＊
１６００Ｍ”となり基板に比較し、約７７．７％の増加
であり、実施例１の半導体装置に比較し。
１６００Ｍ”となり基板に比較し、約７７．７％の増加
であり、実施例１の半導体装置に比較し。
２倍大きくなった。′またこの半導体装置は、搭載した
半導体素子を流動性のある樹脂で封止する場合、半導体
素子搭載側にあらためて樹脂の流れ止めを設けなければ
ならない。
半導体素子を流動性のある樹脂で封止する場合、半導体
素子搭載側にあらためて樹脂の流れ止めを設けなければ
ならない。
本発明になる半導体装置は、実装面積を小さくでき、誘
電率、熱伝導率及び放熱効果に優れ、半導体素子を流動
性のある樹脂で封止する場合、あらためて樹脂の流れ止
めを設ける必要がなく、蓋を接合する気密封止の際の接
着性においても問題がないなどの効果を奏する。
電率、熱伝導率及び放熱効果に優れ、半導体素子を流動
性のある樹脂で封止する場合、あらためて樹脂の流れ止
めを設ける必要がなく、蓋を接合する気密封止の際の接
着性においても問題がないなどの効果を奏する。
第１図、第２図、第３図、第４図は１本発明の実施例に
おける半導体装置の製造工程を示す断面図及び第５図は
従来の半導体装置を示す断面図である。 符号の説明 １・・・小貫通孔 ２・・・導電層３・・・導
通回路 ４・・・ランド５・・・基板
６・・・大貫通孔７・・・伝熱板 ８
・・・突起９・・・ネールヘッドピン １０・・・マザーチップ １１・・・半導体素子１２
・・・アルミニウムワイヤー １３・・・ワイヤーボンディング部内側端部１４・・・
ワイヤーボンディング部外側端部１５・・・蓋
１６・・・シリコーンゲル１７・・・伝熱板
１８・・・蓋代理人 弁理士 若 林 邦 彦
、、、に少第 １ 図 第２ 図
おける半導体装置の製造工程を示す断面図及び第５図は
従来の半導体装置を示す断面図である。 符号の説明 １・・・小貫通孔 ２・・・導電層３・・・導
通回路 ４・・・ランド５・・・基板
６・・・大貫通孔７・・・伝熱板 ８
・・・突起９・・・ネールヘッドピン １０・・・マザーチップ １１・・・半導体素子１２
・・・アルミニウムワイヤー １３・・・ワイヤーボンディング部内側端部１４・・・
ワイヤーボンディング部外側端部１５・・・蓋
１６・・・シリコーンゲル１７・・・伝熱板
１８・・・蓋代理人 弁理士 若 林 邦 彦
、、、に少第 １ 図 第２ 図
Claims (1)
- １、基板に設けられた導電層を有する小貫通孔内にピン
を挿入固着し、基板に設けられた大貫通孔内に、上面に
半導体素子が搭載される平担部を有し、基板に形成され
た導通回路及び小貫通孔内の導電層と絶縁され、また外
周部分が基板の外周部分に沿つて上面に折り曲げられた
伝熱板を設け、かつピン、半導体素子及び導通回路と半
導体素子とを導通させるワイヤーと接することなくこれ
らを覆い、気密封止するための蓋を基板の外周部分に沿
つて上面に折り曲げられた伝熱板の外周部分に接合して
設けてなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057837A JPS62214645A (ja) | 1986-03-14 | 1986-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057837A JPS62214645A (ja) | 1986-03-14 | 1986-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62214645A true JPS62214645A (ja) | 1987-09-21 |
Family
ID=13067067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61057837A Pending JPS62214645A (ja) | 1986-03-14 | 1986-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62214645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401146B1 (ko) * | 2000-12-04 | 2003-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재의 제조 방법 |
| JP2006295246A (ja) * | 2005-04-05 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
-
1986
- 1986-03-14 JP JP61057837A patent/JPS62214645A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401146B1 (ko) * | 2000-12-04 | 2003-10-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 부재의 제조 방법 |
| JP2006295246A (ja) * | 2005-04-05 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 電子部品とその製造方法 |
| JP4630110B2 (ja) * | 2005-04-05 | 2011-02-09 | パナソニック株式会社 | 電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414299A (en) | Semi-conductor device interconnect package assembly for improved package performance | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2974552B2 (ja) | 半導体装置 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JPH06204285A (ja) | 半導体装置及びその製造方法 | |
| JPS62214645A (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JP3293202B2 (ja) | 半導体装置及びその製造方法 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPS63222450A (ja) | 半導体装置およびその製造法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPS61239652A (ja) | 半導体装置 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| US5973398A (en) | Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate | |
| JPS62242340A (ja) | 半導体素子搭載用配線板 | |
| JPS61208226A (ja) | 半導体素子搭載用配線板 | |
| JPS6317547A (ja) | 半導体装置 | |
| JP3378680B2 (ja) | 半導体パッケージ | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 | |
| JPS62221136A (ja) | 半導体素子搭載用配線板 | |
| JPS62264646A (ja) | 半導体装置 | |
| JPH04350958A (ja) | 半導体集積回路の放熱装置 |