JPS62264646A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62264646A
JPS62264646A JP10816086A JP10816086A JPS62264646A JP S62264646 A JPS62264646 A JP S62264646A JP 10816086 A JP10816086 A JP 10816086A JP 10816086 A JP10816086 A JP 10816086A JP S62264646 A JPS62264646 A JP S62264646A
Authority
JP
Japan
Prior art keywords
plate
semiconductor element
hole
wiring board
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10816086A
Other languages
English (en)
Other versions
JPH0727987B2 (ja
Inventor
Naoki Nakano
中野 直記
Mamoru Kamiyama
上山 守
秀次 ▲桑▼島
Hideji Kuwashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP10816086A priority Critical patent/JPH0727987B2/ja
Publication of JPS62264646A publication Critical patent/JPS62264646A/ja
Publication of JPH0727987B2 publication Critical patent/JPH0727987B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置に関する。
(従来の技術とその問題点) 従来、半導体素子をプリント配線板上に搭載するには、
セラミック裂のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック(
以下セラミックとする)は誘電率が約9と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が5程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであり入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなシ前述のセラミックに起因す
る欠点はさけられない。
これらの改良として特願昭59−133916号に示さ
れる半導体素子搭載用配線板があるが。
しかしこのものは金属板の露出している部分が少ないた
め放熱効果が十分でなく、マたパッケージ化した場合、
気密封止の際の接着性に問題が生じる。
本発明は上記の欠点のない半導体装置を提供することを
目的とするものである。
(問題点を解決するための手段) 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配録板を用いた半導体装置の構造を下記
に示すように、フレキシブル基板にランド、導電回路お
よび接続パッドを形成し。
さらにランドの部分に貫通孔(A)を設けてフレキシブ
ル配線板を得、ついで上記で得たフレキシブル配線板の
下面に金属板を配設し、前記貫通孔(5)に対応する位
置の金属板に貫通孔(A)よシ直径がやや大きめな貫通
孔(B)を形成し1貫通孔(A)および貫通孔(B)同
にピンを貫通させ、ピンと貫通孔(A)の周辺のランド
とは半田、銀ろう等で固着して電気的に接続させ9貫通
孔(B)とは絶縁状態になるように熱硬化性樹脂、耐熱
性熱可塑性樹脂などを用いて固着し、また接続パッドの
上面に半導体素子を搭載し、かつランド、ピンおよび導
電回路と接することなくこれらと半導体素子とを覆い封
止するために蓋を金属板の外周部分に接合した構造とし
たところ、誘を率が5程度でセラミック配線板に比べ低
く、耐熱性および熱伝導率がガラスエポキシ配線板に比
べ高く、高発熱密度の素子も搭載可能であることが確認
された。また放熱効果も優れ、パッケージ化した場合、
気密封止の際の接着性においても問題が生じないことを
確認した。
本発明は上面にランド、導電回路および接続パッドが形
成されたフレキシブル配線板の下面に金属板が配設され
、フレキシブル配線板のランドの部分に設けられた貫通
孔(A)とは導通し2貫通孔(A)に対応する位置の金
属板に設けられた貫通孔(B)とは絶縁状態となるよう
に、前記貫通孔(A)および貫通孔(B)内にピ/を挿
入固着し、また接続パッドの上面には半導体素子が搭載
され、かつランド、ピンおよび導電回路と接することな
く、。
これらと半導体素子とを覆い封止するための蓋を金属板
の外周部分に接合してなる半導体装置に関する。
本発明におけるフレキシブル配線板とはポリイミドフィ
ルム、ポリエステルフィルム、ポリアミドイミドフィル
ム等の基板にランド、導電回路および接続パッドが形成
され、さらにランドの部分に貫通孔(A)が設けられた
ものを示す。
本発明において用いられる金属板は、特に制限はないが
銅、アルミニウム等の熱伝導性に優れた金属を用いるこ
とが好ましい。また金属板の厚さについても特に制限は
ないが2機械的強度および放熱の効果を考慮して1.0
 trm以下のものを用いることが好ましく、0.3〜
0.5 anのものを用いればさらに好ましい。
金属板に形成する貫通孔(B)は、フレキシブル基板に
形成される貫通孔(A)の直径よりやや大きめの貫通孔
(B)を形成することが好ましく、また金属板の貫通孔
(B)の周壁に絶縁被膜を形成すれげ?1ンJ−箇陥渇
禍でシ瓜1r白鯰Vfpスので危→11八なお絶縁被膜
の形成法については特に制限はない。
また絶縁被膜を厚くして熱硬化樹脂等の使用を省略する
ことができる。
ピンは、特殊な材質は必要とせずコバール。
42−合金、52合金等が用いられ、その長さは挿入し
て固着する金属板の下面よシ突出させるため。
フレキシブル配線板と金属板とを合わせた厚さより長い
ものを用いることが好ましく、突出長さは1印以上ある
ことが好ましい。
ピンとフレキシブル配線板との固着は半田、銀ろう等を
用いて固着することが好ましい。
またピンと金属板との同着は樹脂を用いて固着すること
が好ましい。適用される樹脂としては。
エポキシ樹脂、ポリイミド樹脂等の熱硬化性樹脂。
耐熱性熱可塑性樹脂などが用途、使用条件において選択
され用いられる。さらに本発明ではこれらの樹脂にAg
N、BN等の熱伝導性の良いフィラーを混入すれば、放
熱性に優れるので好ましい。
蓋は、ランド、ピンおよび導電回路と接しないようにし
てこれらを覆い外周部分で接合されるが。
接続パッドの上面に搭載される半導体素子とは接触して
覆うようにしてもよく、また接しないようにして覆うよ
うにしてもよく制限はないが、半導体素子の上面と接す
るようにすれば放熱性に優れるので好ましい。
蓋の材質は、銅、銅合金等熱伝導性に優れた金属が用い
られ特に制限はないが、金属板と同じ材質のものを用い
ることが好ましい。また接合するための材料としては、
ろう材を用いて接合してもよく、シリコン樹脂、ポリイ
ミド樹脂、エボ中シ樹脂等耐熱性に優れた熱硬化性樹脂
を用いて接合してもよく用途、使用条件に応じ適した接
合材料が用いられる。
ランド、導電回路および接続パッドを形成する材料とし
ては、特に制限はないが9価格、熱伝導性などの点で銅
を用いることが好ましい。例えば基板の表面に銅箔を張
り合わせたり、めっき処理などの手段で形成する。
(作用) 本発明になる半導体装置は、基板にポリイミドフィルム
、ポリエステルフィルム、ポリアミドイミドフィルム等
のフレキシブル基板を用いるため誘電率がセラミック配
線板に比較して低くガラスエポキシ配線板とほぼ同一の
ものが得られる。
またフレキシブル配線板の下面に金属板を配設するので
熱伝導率および放熱効果が優れる。
さらに金属板に蓋、特に金属製の蓋を接合することによ
り接着件に優れ、放熱効果がさらに向上する。
(実施例) 以下実施例により本発明を説明する。
実施例1 寸法30X30−で享さ0.254 mのポリイミドフ
ィルムの片面に厚さ18μmの銅箔を張り合わせ、銅箔
の上面にレジスト膜を形成し、エツチング、レジスト膜
の剥離を行ない、第1図に示すような導電回路3.半導
体素子を接合するための接続パッド5および中央部(寸
法8×8.−を除いた部分に直径0.6−のランド12
を形成し、がっ接続パッド5.ランド12および半導体
素子が搭載される部分を除いた部分にソルダレジスト(
太陽インキ製造製、商品名FOC800G)13を塗布
し、ついで各ランド120部分に打ち抜き加工法によシ
直径0.5−の貫通孔(A)14を72個設けたフレキ
シブル配線板2を得た。
一方、第2図に示すように寸法40X40mで厚さ0.
5 amのアルミニウム板1をフレキシブル配線板2の
下面に配設した場合、フレキシブル配線板2に設けられ
た貫通孔(A) 14と対応する位置に直径1.0 a
mの貫通孔(B) 11を打ち抜き、ついでアルマイト
処理した。
次に第3図に示すように直径が0.48−で一方の端部
をくぎの頭部に加工した長さ6−の52合金のネールへ
ラドピン4を貫通孔(A)14および貫通孔(B) 1
1内に挿入し、他の一方の端部(端子)を下面に露出さ
せた後、ネールへラドピン4の頭部とランド12とをS
n:Pb=63:37の半田で固着すると共にネールへ
ラドピン4とアルミニウム板1とをシリコーンゴム(信
越化学工業製。
商品名KE45W)6で固着して半導体素子搭載用配線
板を得た。この後第4図に示すように接続パッド5と寸
法3×4皿の半導体素子7とを寸法0、 I X 0.
 I X高さ0.5−のSn:Pb=5 : 95の半
田柱を用いて接合した。
一方第5図に示すように寸法60X60−で厚さ0.5
 mnの銅板の中央部に高さ1.3am+、加工部の曲
率半径が0.5 am Rで寸法32x32−の突起1
0を絞シ加工で形成し、外周を寸法39X39皿の寸法
に切断して蓋8を得た。ついでワット浴で蓋8の表面に
ニッケルめっきを2μmの厚さに施した。
次に蓋8の一部を半導体素子7の上面に接触させ、かつ
蓋8の外周を前記のアルミニウム板1の外周部分に合わ
せ前記と同じシリコーンゴム9を用いて接合して第5図
に示す半導体装置を得た。
得られた半導体装置について熱伝導率および誘電率を測
定したところ、半導体素子を搭載した部分の熱伝導率は
、  0,55caz/am・秒・℃で半導体素子から
発生する熱を下面および上面に放熱することが出来、誘
電率は、5.5でガラスエポキシ配線板とほぼ同一であ
った。なお熱伝導率および誘電率の測定は、JIS  
C2141に準じて行なった。
また半導体素子搭載用配線板から露出した72本のネー
ルへラドピン4を無負荷挿入用ソケット(図示せず)に
挿入後レバーを操作してネールヘッドピン4をソケット
内ではさみ込んで固定した。
ネールへラドピン4をはさみ込んだときネールへラドピ
ン4に歪が発生するが、このネールヘッドピン4をはさ
み込む操作を100回繰シ返し行なってもフレキシブル
配線板2と半導体素子7とを接合している半田柱には亀
裂などの破断は発生しなかった。
さらに上記で得た半導体装置を、120℃、2気圧(ゲ
ージ圧)、100時間の条件でプレッシャクツカー試験
を行なったが蓋内の導電回路の断線、腐食等は見られな
かった。
実施例2 実施例1で用いたアルミニウム板の代わりに貫通孔(B
)の内壁に絶縁フェス(日立化成工業製。
商品名WA236M)を塗布した銅板を用いた以外は実
施例1と同様の方法で半導体素子搭載用配線板を得た。
以下実施例1と同様の方法で半導体素子をフレキシブル
配線板に形成した接続パッドに接合した。
ついで実施例1と同じ蓋を銅板の外周部分にSn:Pb
=63:37の半田で接合して半導体装置を得た。
得られた半導体装置について実施例1と同様の方法で熱
伝導率および誘電率を泪11定したところ。
半導体素子を搭載した部分の熱伝導率は0.71cal
!/cm・秒・0Cで半導体素子から発生する熱を下面
および上面に放熱することが出来、誘電率は。
5.1でガラスエポキシ配線板とほぼ同一であった。
また実施例1と同様の方法でネールへラドピンに歪を1
00回繰シ返し加えてもフレキシブル配線板と半導体素
子とを接合している半田柱には亀裂などの破断は発生し
なかった。
実施例1と同様のプレッシャクツカー試験を行なったが
蓋内の導電回路の断線、腐食等は見られなかった。
実施例3 寸法60X60mで厚さ0.5皿の銅板の中央部に高さ
1.7a+mt加工部の曲率半径が0.5 am Rで
寸法32 X 32 annの突起を絞シ加工で形成し
、外周を39X39皿の寸法に切断して蓋を得た。
次に実施例1で得た半導体素子搭載用配線板の接続パッ
ドと接合した半導体素子の上面と蓋との間に空間を持た
せ、かつ蓋の・外周をアルミニウム板の外周部分に合わ
せ、以下実施例1と同様の方法で蓋とアルミニウム板と
を接合して半導体装置を得た。
得られた半帰体装置について実施例1と同様の方法で熱
伝導率および誘電率を測定したところ。
半導体素子を搭載した部分の熱伝導率は0.05caz
/cm・秒・0Cで半導体素子から発生する熱を下面お
よび上面に放熱することが出来、誘電率は。
5.2でガラスエポキシ配線板とほぼ同一であった。
また実施例1と同様の方法でネールへラドピンに歪を1
00回繰り返してもフレキシブル配線板と半導体素子と
を接合している半田柱には亀裂などの破断は発生しなか
った。
実施例1と同様のプレッシャクツカー試験を行なったが
蓋内の導電回路の断線、腐食等は見られなかった。
比較例1 寸法40X40.で厚さ1. Olflmのガラス不織
布コンポジット積層板(新神戸電機製、商品名OEM−
3)の両面に厚さ18μmの銅箔を張シ合わせ。
ついでその中央部(寸法8 X 8 am )を除いた
部分KZ54−間隔で超硬ドリルで直径0.6.の貫通
孔を72個設けた。この後エツチドフォイル法によυ両
表面と貫通孔内に10±2μmの厚さに銅めつきを施し
2貫通孔内に導電層を形成し、ついで表面にレジスト膜
の形成、エツチング、レジスト膜の剥離を行ない上面に
導電回路、接続パッドおよび上、下面の貫通孔の外周に
幅0.3−のランドを形成し、これらを導通させた基板
を得た。
次に上記の貫通孔にネールへラドピンを挿入し。
ネールヘッドピンと上記基板とをSn : pb =6
3:37の半田で固着した。以下実施例1と同様の方法
で接続パッドと半導体素子とを接合した。
この後実施例1と同様の方法で熱伝導率および誘電率を
測定したところ、誘電率は5.2でガラスエポキシ配線
板とは汀同−であったが、半導体素子を搭載した部分の
熱伝導率は0.02 cal!/am・秒・°Cで半導
体素子から発生する熱は、上面から放熱することが出来
るが、下面からの放熱が悪く良好な放熱性は得られなか
った。
また実施例1と同様の方法でネールへラドピンに歪を繰
り返し加えたところ5回縁シ返しただけで基板と半導体
素子とを接合している半田柱に亀裂が入り電気的な導通
が確保出来なかった。
なお比較例1では蓋を接合する前に欠点が生じたので、
蓋を基板の外周部分に接合する作業は行なわなかった。
なお本発明の実施例では上面が平坦な形状の蓋を用いた
例で説明したが、第6図に示すように上部に折曲部15
を形成した蓋16を用いれば、放熱効果がさらに優れる
ので好ましい。
(発明の効果) 本発明になる半導体装置は、誘電率、熱伝導率。
放熱効果および機械的強度に優れ、蓋を接合する際の接
着性においても問題がないなどの効果を奏する半導体装
置である。
【図面の簡単な説明】
第1図、第2図、第3図、第4図および第5図は本発明
の一実施例における半導体装置の製造作業状態を示す断
面図、第6図は本発明の他の一実施例になる半導体装置
に用いられる蓋の断面図である。 符号の説明 1・・・アルミニウム板 2・・・7レキシプル配線板
3・・・導電回路    4・・・ネールへラドピン5
・・・接続ハツト   6・・・シリコーンゴム7・・
・半導体素子   8・・・蓋 9・・・シリコーンゴム 10・・・突起11・・・貫
通孔(B)   12・・・ランド13・・・ソルダレ
ジスト14・・・貫通孔(A)15・・・折曲部   
  16・・・蓋′ニー゛ 代理人 弁理士 若 林 邦 彦   )$3 区 手続補正書(自発) 昭和 61年 8月128 1、事件の表示 昭和61年特許願第108160号 2、発明の名称 半導体装置 3、補正をする者 事f士との関係      特許出願人名 称 [44
51日立化成工業株式会社tan東京346−3111
(大代32)氏  名  (71!15)弁理 士  
若   林   邦   彦   7.。 5、補正の対象 図面の第3図 6補正の内容

Claims (1)

    【特許請求の範囲】
  1. 1、上面にランド、導電回路および接続パッドが形成さ
    れたフレキシブル配線板の下面に金属板が配設され、フ
    レキシブル配線板のランドの部分に設けられた貫通孔(
    A)とは導通し、貫通孔(A)に対応する位置の金属板
    に設けられた貫通孔(B)とは絶縁状態となるように、
    前記貫通孔(A)および貫通孔(B)内にピンを挿入固
    着し、また接続パッドの上面には半導体素子が搭載され
    、かつランド、ピンおよび導電回路と接することなく、
    これらと半導体素子とを覆い封止するための蓋を金属板
    の外周部分に接合してなる半導体装置。
JP10816086A 1986-05-12 1986-05-12 半導体装置 Expired - Lifetime JPH0727987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10816086A JPH0727987B2 (ja) 1986-05-12 1986-05-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10816086A JPH0727987B2 (ja) 1986-05-12 1986-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JPS62264646A true JPS62264646A (ja) 1987-11-17
JPH0727987B2 JPH0727987B2 (ja) 1995-03-29

Family

ID=14477480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10816086A Expired - Lifetime JPH0727987B2 (ja) 1986-05-12 1986-05-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH0727987B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100982A (ja) * 1998-09-18 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100982A (ja) * 1998-09-18 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ

Also Published As

Publication number Publication date
JPH0727987B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US5602059A (en) Semiconductor device and method for manufacturing same
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
EP0948814A1 (en) Chip scale ball grid array for integrated circuit package
JP2000340687A (ja) 半導体素子収納用パッケージ
JPS62264646A (ja) 半導体装置
JPS61287194A (ja) 電子素子用チツプキヤリア
JPS6317547A (ja) 半導体装置
KR20000028805A (ko) 하이브리드 모듈
JP2000183253A (ja) 半導体素子収納用パッケージ
JPS62214645A (ja) 半導体装置
JPH0243345B2 (ja)
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JPS61208226A (ja) 半導体素子搭載用配線板
JP3036484B2 (ja) 半導体装置とその製造方法
JP2532400Y2 (ja) ハイブリットic
JP2000252376A (ja) 集積回路チップ搭載基板ユニットフレーム
JP2500664B2 (ja) 半導体装置
JPS62221136A (ja) 半導体素子搭載用配線板
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法
JPH0442989A (ja) 電子部品搭載用基板及びその製造方法
JPH10326849A (ja) Bga型半導体装置の製造方法
JPS62242340A (ja) 半導体素子搭載用配線板