JPS63222450A - 半導体装置およびその製造法 - Google Patents
半導体装置およびその製造法Info
- Publication number
- JPS63222450A JPS63222450A JP5615587A JP5615587A JPS63222450A JP S63222450 A JPS63222450 A JP S63222450A JP 5615587 A JP5615587 A JP 5615587A JP 5615587 A JP5615587 A JP 5615587A JP S63222450 A JPS63222450 A JP S63222450A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- fixed
- semiconductor element
- flexible
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 9
- 239000000057 synthetic resin Substances 0.000 claims abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 229920001342 Bakelite® Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000004637 bakelite Substances 0.000 description 3
- 229920002379 silicone rubber Polymers 0.000 description 3
- 239000004945 silicone rubber Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004859 Copal Substances 0.000 description 1
- 241000782205 Guibourtia conjugata Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体素子を搭載した半導体装置およびその製
造法に関する。
造法に関する。
(従来の技術)
従来、半導体素子はパッケージを介して搭載する方法が
一般的である。パッケージとしては、デュアル・インラ
イン・パッケージ(以下DIPとする)、フラットパッ
ケージ、チップキャリア。
一般的である。パッケージとしては、デュアル・インラ
イン・パッケージ(以下DIPとする)、フラットパッ
ケージ、チップキャリア。
プラグインパッケージ等がある。
(発明が解決しようとする問題点)
これらのパッケージのうちプラグインパッケージは高集
積化された半導体素子の搭載に適している。
積化された半導体素子の搭載に適している。
しかしこのパッケージは素材にセラミックスを使用しな
ければならないため高価であり、また誘電率が高いとい
う欠点がある。他のDIP、フラントパッケージ、チッ
プキアリア等のパッケージは。
ければならないため高価であり、また誘電率が高いとい
う欠点がある。他のDIP、フラントパッケージ、チッ
プキアリア等のパッケージは。
セラミックス以外にセラミックスに比較し価格の安い樹
脂などが使用可能であるが、樹脂はセラミックスに比較
し放散性が悪く、消費電力が多くなるという欠点を有す
る。またDIP、フラットパッケージ、チンプキアリア
等のパッケージは9通常側面にピンを設ける構造のパッ
ケージであるため、半導体素子の高集積化に伴いピンの
数が約70本を越えるとパッケージの面積を大きくしな
ければならず、高密度実装には不適であるという欠点が
ある。
脂などが使用可能であるが、樹脂はセラミックスに比較
し放散性が悪く、消費電力が多くなるという欠点を有す
る。またDIP、フラットパッケージ、チンプキアリア
等のパッケージは9通常側面にピンを設ける構造のパッ
ケージであるため、半導体素子の高集積化に伴いピンの
数が約70本を越えるとパッケージの面積を大きくしな
ければならず、高密度実装には不適であるという欠点が
ある。
本発明は上記の欠点に鑑み、パッケージを改良して上記
のような欠点のない半導体装置およびその製造法を提供
することを目的とするものである。
のような欠点のない半導体装置およびその製造法を提供
することを目的とするものである。
(問題点を解決するための手段)
本発明は基板のほぼ中央部に設けられた貫通孔に半導体
素子を搭載した金属体が固着され、かつ基板の表面には
フレキシブル基板のほぼ中央部に設けられた大賞通孔、
大貫通孔の周辺のフレキシブル基板の表面に形成された
配線回路および配線回路と導通する部分に設けられた小
貫通孔、小貫通内に挿入固着されたピンからなるフレキ
シブル配線板が固着され、また半導体素子と配線回路と
をワイヤーで接続し、ピンの先端を残し、他の部分を合
成樹脂で被覆してなる半導体装置並びに基板のほぼ中央
部に貫通孔を形成し、この貫通孔に半導体素子を搭載し
た金属体を固着した後、前記基板の表面にフレキシブル
基板のほぼ中央部に大賞通孔、大貫通孔の周辺に配線回
路および配線回路と導通する部分に小貫通孔を形成し、
かつ小貫通孔にピンを挿入して固着したフレキシブル配
線板を固着し、さらに半導体素子と配線回路とをワイヤ
ーで接続し、ピンの先端を残し、他の部分を合成樹脂で
被覆する半導体装置の製造法に関する。
素子を搭載した金属体が固着され、かつ基板の表面には
フレキシブル基板のほぼ中央部に設けられた大賞通孔、
大貫通孔の周辺のフレキシブル基板の表面に形成された
配線回路および配線回路と導通する部分に設けられた小
貫通孔、小貫通内に挿入固着されたピンからなるフレキ
シブル配線板が固着され、また半導体素子と配線回路と
をワイヤーで接続し、ピンの先端を残し、他の部分を合
成樹脂で被覆してなる半導体装置並びに基板のほぼ中央
部に貫通孔を形成し、この貫通孔に半導体素子を搭載し
た金属体を固着した後、前記基板の表面にフレキシブル
基板のほぼ中央部に大賞通孔、大貫通孔の周辺に配線回
路および配線回路と導通する部分に小貫通孔を形成し、
かつ小貫通孔にピンを挿入して固着したフレキシブル配
線板を固着し、さらに半導体素子と配線回路とをワイヤ
ーで接続し、ピンの先端を残し、他の部分を合成樹脂で
被覆する半導体装置の製造法に関する。
本発明におけるフレキシブル配線板とは、ポリイミドフ
ィルム、ポリエステルフィルム、ポリアミドフィルム等
のフレキシブル基板に、小貫通孔。
ィルム、ポリエステルフィルム、ポリアミドフィルム等
のフレキシブル基板に、小貫通孔。
大賀通孔、配線回路および小貫通孔内に挿入固着された
ピンとからなるものを示す。
ピンとからなるものを示す。
本発明において用いられる金属体は、特に制限はないが
、銅、アルミニウム等の熱伝導性に優れた金属を用いる
ことが好ましい。また金属体の形についても制限はない
が2円柱状のものを用いることが好ましく、また基板の
貫通孔の断面形状を1字形とし、これに合わせて金属体
の断面形状も1字形とすれば基板との接着面積が大きく
なり。
、銅、アルミニウム等の熱伝導性に優れた金属を用いる
ことが好ましい。また金属体の形についても制限はない
が2円柱状のものを用いることが好ましく、また基板の
貫通孔の断面形状を1字形とし、これに合わせて金属体
の断面形状も1字形とすれば基板との接着面積が大きく
なり。
さらに好ましい。
金属体と基板との固着は樹脂を用いて固着することが好
ましい。適用される樹脂としては、シリコン樹脂、ポリ
イミド樹脂、エポキシ樹脂環、耐熱性に優れた熱硬化性
樹脂が用途、使用条件に応じ選択され用いられる。
ましい。適用される樹脂としては、シリコン樹脂、ポリ
イミド樹脂、エポキシ樹脂環、耐熱性に優れた熱硬化性
樹脂が用途、使用条件に応じ選択され用いられる。
金属体を基板に固着したとき、金属体の高さは基板より
0.1〜0.6an*好ましくは0.3〜0.5閤低く
すれば半導体素子と7レキシプル配線板忙形成した配線
回路とをワイヤーで接続する工程がより容易になるので
好ましい。
0.1〜0.6an*好ましくは0.3〜0.5閤低く
すれば半導体素子と7レキシプル配線板忙形成した配線
回路とをワイヤーで接続する工程がより容易になるので
好ましい。
ピンとフレキシブル基板との固着は、半田、銀ろう等を
用いて固着することが好ましい。
用いて固着することが好ましい。
ピンを固着したフレキシブル配線板と金属体を固着した
基板との固着は、ワイヤーボンディング性、耐熱性など
に優れたシリコン樹脂、エポキシ樹脂等を用いて固着す
ることが好ましい。
基板との固着は、ワイヤーボンディング性、耐熱性など
に優れたシリコン樹脂、エポキシ樹脂等を用いて固着す
ることが好ましい。
ピンは、特殊な材質は必要とせず、コパール。
42合金、52合金等が用いられ、その長さは被覆する
合成樹脂の上面より突出させるため、挿入固着するフレ
キシブル配線板と被覆する合成樹脂とを合わせた厚さよ
シ長いものを用いることが好ましく、突出長さは1mm
以上あることが好ましい。
合成樹脂の上面より突出させるため、挿入固着するフレ
キシブル配線板と被覆する合成樹脂とを合わせた厚さよ
シ長いものを用いることが好ましく、突出長さは1mm
以上あることが好ましい。
半導体素子と7レキシプル配線板に形成した配線回路と
の接続は、超音波ワイヤーボンディング。
の接続は、超音波ワイヤーボンディング。
熱圧着ワイヤーボンディング等の方法で行なうことが好
ましい。
ましい。
基板に用いられる材料は、シリコン樹脂、ポリイミド樹
脂、エポキシ樹脂等、耐熱性に優れた熱硬化性樹脂を用
いてもよく、ガラスエポキシ基板。
脂、エポキシ樹脂等、耐熱性に優れた熱硬化性樹脂を用
いてもよく、ガラスエポキシ基板。
フェノール基板、ポリイミド基板等のプリント配線板材
料を用いてもよく、用途、fi!用条件に応じ適した材
料が用いちれる。
料を用いてもよく、用途、fi!用条件に応じ適した材
料が用いちれる。
被覆する合成樹脂としては、エポキシ樹脂、シリコン樹
脂等、半導体素子と樹脂との熱膨張係数の差が小さい樹
脂を用いることが好ましい。
脂等、半導体素子と樹脂との熱膨張係数の差が小さい樹
脂を用いることが好ましい。
(作用)
本発明になる半導体装置は、金属体に半導体素子を搭載
するので熱伝導率および放熱効果が優れる。
するので熱伝導率および放熱効果が優れる。
また、フレキシブル配線板にポリイミドフィルム、ポリ
エステルフィルム、ポリアミドフィルム等を用いるため
、誘電率がセラミック配線板に比較して低く、ガラスエ
ポキシ配線板とほぼ同一のものが得られる。
エステルフィルム、ポリアミドフィルム等を用いるため
、誘電率がセラミック配線板に比較して低く、ガラスエ
ポキシ配線板とほぼ同一のものが得られる。
(実施例)
以下本発明の詳細な説明する。
実施例1
直径が10閣の円柱状の鋼材を第1図に示すように上部
の寸法が8X8mm、下部の寸法が5X5■および高さ
が7=に切削加工して断面形状が1字形の銅体1を得、
ついで銅体1の上面に第2図に示すように半導体素子3
を金−シリコン共晶法により接合した。
の寸法が8X8mm、下部の寸法が5X5■および高さ
が7=に切削加工して断面形状が1字形の銅体1を得、
ついで銅体1の上面に第2図に示すように半導体素子3
を金−シリコン共晶法により接合した。
一方エボキシ樹脂(住友ベークライト製、商品名EME
−5000)を成形して第3図の(a)および(b)に
示すようにほぼ中央部に断面形状が1字形の貫通孔4を
設け、かつ寸法が25X25mmで厚さが4mmの基板
2を得た。この後第4図に示すように。
−5000)を成形して第3図の(a)および(b)に
示すようにほぼ中央部に断面形状が1字形の貫通孔4を
設け、かつ寸法が25X25mmで厚さが4mmの基板
2を得た。この後第4図に示すように。
前記で得た銅体1を基板2に設けた貫通孔4内に挿入し
2両者をシリコーンゴム(信越化学工業表。
2両者をシリコーンゴム(信越化学工業表。
商品名KE45W)で固着した。
一方寸法20X20−で厚さ0.254mmのポリイミ
ドフィルムの片面に厚さ18μmの銅箔を張り合わせ、
銅箔の上面にレジスト膜を形成し、エツチング、レジス
ト膜の剥離を行ない、第5図に示すような配線回路6お
よび中央部(寸法7×7MR)を除い九部分に直径0.
6 mmのランド7を形成し、ついで各ランド7の部分
に直径0.5 anの小貫通孔8を20個および中央部
(寸法7 X 7 mm )に大貫通孔9を打ち抜き加
工法により形成してフレキシブル配線板10を得た。な
お第5図において5はボリイ、ミドフィルム製の7レキ
シプル基板である。
ドフィルムの片面に厚さ18μmの銅箔を張り合わせ、
銅箔の上面にレジスト膜を形成し、エツチング、レジス
ト膜の剥離を行ない、第5図に示すような配線回路6お
よび中央部(寸法7×7MR)を除い九部分に直径0.
6 mmのランド7を形成し、ついで各ランド7の部分
に直径0.5 anの小貫通孔8を20個および中央部
(寸法7 X 7 mm )に大貫通孔9を打ち抜き加
工法により形成してフレキシブル配線板10を得た。な
お第5図において5はボリイ、ミドフィルム製の7レキ
シプル基板である。
次に第6図に示すように直径が0.48−で一方の端部
に近い部分につば部14を形成した長さ6閣の52合金
のピン11をフレキシブル基板5に形成した小貫通孔8
に挿入し、他の一方の端部を上面に露出させた後ランド
7とピン11のつば部14とをSn :pb=s 3
: 37の半田で固着した。
に近い部分につば部14を形成した長さ6閣の52合金
のピン11をフレキシブル基板5に形成した小貫通孔8
に挿入し、他の一方の端部を上面に露出させた後ランド
7とピン11のつば部14とをSn :pb=s 3
: 37の半田で固着した。
ついでピン11f:固着した7レキシプル配線板10と
銅体1を固着した基板2とを、シリコーンゴム(信越化
学工業製、商品名KE45W)で固着し。
銅体1を固着した基板2とを、シリコーンゴム(信越化
学工業製、商品名KE45W)で固着し。
その後半導体素子3と配線回路6とを直径38μmのワ
イヤー13を使用して接続した。次に、第7図に示すよ
うにフレキシブル配線板10.半導体素子3およびワイ
ヤー13をエポキシ樹脂(住友ベークライト製、商品名
EME−5000)12で封止し、第7図に示す半導体
装置を得た。
イヤー13を使用して接続した。次に、第7図に示すよ
うにフレキシブル配線板10.半導体素子3およびワイ
ヤー13をエポキシ樹脂(住友ベークライト製、商品名
EME−5000)12で封止し、第7図に示す半導体
装置を得た。
得られた半導体装置について熱伝導率を測定したところ
、半導体素子を搭載した部分の熱伝導率は0.6 ca
l /cm ・秒・℃であった。
、半導体素子を搭載した部分の熱伝導率は0.6 ca
l /cm ・秒・℃であった。
また誘電率を測定したところ、5.2でセラミックスを
用いたパッケージに比較し、1/2〜1/3と小さかっ
た。なお熱伝導率、誘電率の測定は。
用いたパッケージに比較し、1/2〜1/3と小さかっ
た。なお熱伝導率、誘電率の測定は。
JIS C2141に準じて行なった。
実施例2
エポキシ樹脂(住友ベークライト製、商品名EME−5
000’)を成形し、そのほぼ中央部に断面形状が1字
形の貫通孔を設け、かつ寸法が30×3011[lI[
lで厚さが4mmの基板を得た。この後実施例1で得た
銅体を基板に設けた貫通孔内に挿入し。
000’)を成形し、そのほぼ中央部に断面形状が1字
形の貫通孔を設け、かつ寸法が30×3011[lI[
lで厚さが4mmの基板を得た。この後実施例1で得た
銅体を基板に設けた貫通孔内に挿入し。
両者をシリコーンゴム(信越化学工業製、商品名KE4
5W)で固着した。
5W)で固着した。
一方寸法20X20−で厚さ0.254mmのポリイミ
ドフィルムの片面に厚さ18μmの銅箔を張り合わせ、
銅箔の上面にレジスト膜を形成し。
ドフィルムの片面に厚さ18μmの銅箔を張り合わせ、
銅箔の上面にレジスト膜を形成し。
エツチング、レジスト膜の剥離を行ない、配線回路およ
び中央部(寸法9×9ff+[[l)′5r除いた部分
に直径0.6mのランドを形成し、ついで各ランドの部
分に直径0.5 mmの小貫通孔を120個および中央
部(寸法9X9mm)に大貫通孔を打ち抜き加工法によ
り形成し7レキシプル配線板を得た。
び中央部(寸法9×9ff+[[l)′5r除いた部分
に直径0.6mのランドを形成し、ついで各ランドの部
分に直径0.5 mmの小貫通孔を120個および中央
部(寸法9X9mm)に大貫通孔を打ち抜き加工法によ
り形成し7レキシプル配線板を得た。
以下実施例1と同様の材料を使用し、かつ実施例1と同
様の方法でランドとピンとを固着し、さらにフレキシブ
ル配線板と銅体とを固着した後。
様の方法でランドとピンとを固着し、さらにフレキシブ
ル配線板と銅体とを固着した後。
半導体素子と配線回路とを直径38μmのワイヤーを使
用して接続した。次にフレキシブル配線板。
用して接続した。次にフレキシブル配線板。
半導体素子およびワイヤをエポキシ樹脂(日立化成工業
製、商品名スタンドライトCEL707BK)で封止し
て半導体装置を得た。
製、商品名スタンドライトCEL707BK)で封止し
て半導体装置を得た。
得られた半導体装置について実施例1と同様の方法で熱
伝導率および誘電率を測定したところ。
伝導率および誘電率を測定したところ。
熱伝導率は0.65 cal/cm・秒・℃であった。
また誘電率は5.2でセラミックスを用い念パッケージ
に比較し、1/2〜1/3と小さく2価格もセラミック
スを用いたパッケージに比較し、115〜1/6と安価
に製造することができた。
に比較し、1/2〜1/3と小さく2価格もセラミック
スを用いたパッケージに比較し、115〜1/6と安価
に製造することができた。
さらに従来公知の方法で製造したピンの数が120本の
樹脂製のDIPと本発明の半導体装置との実装面積を比
較した結果、樹脂製のDIPの実装面積が4050an
”であるのに対し9本発明の半導体装置は900w&で
あり、樹脂製のDIPの実装面積に比較し約1/4〜1
15小さくするととができた。
樹脂製のDIPと本発明の半導体装置との実装面積を比
較した結果、樹脂製のDIPの実装面積が4050an
”であるのに対し9本発明の半導体装置は900w&で
あり、樹脂製のDIPの実装面積に比較し約1/4〜1
15小さくするととができた。
(発明の効果)
本発明になる半導体装置は、熱伝導率、誘電率。
放熱効果に優れ、多ピン化に適しており、従来のセラミ
ックスを用いたパンケージに比較し、安価に製造できる
などの効果を奏する半導体装置である。
ックスを用いたパンケージに比較し、安価に製造できる
などの効果を奏する半導体装置である。
第1図は本発明の一実施例になる半導体装置に用いられ
る銅体の断面図、第2図は銅体の上面に半導体素子を固
着した状態を示す断面図、第3図の(a)は基板の平面
図、(b)はその断面図、第4図は基板に設けた貫通孔
に第2図に示す銅体を固着した状態を示す断面図、第5
図はフレキシブル配線板の平面図、第6図および第7図
は本発明の一実施例における半導体装置の製造作業状態
を示す断面図である。 符号の説明 1・・・銅体 2・・・基板3・・・半導
体素子 4・・・貫通孔5・・・フレキシブル基
板 6・・・配線回路7・・・ランド 8・
・・小貫通孔9・・・大貫通孔 10・・・フレキシブル配線板 11・・・ピン 12・・・エポキシ樹脂1
3・・・ワイヤー 14・・・つば部、こ、7T
ゝ1.。 代理人 弁理士 若 林 邦 彦 ′)′こノ 第2図 茅3図 第6囚 第7図
る銅体の断面図、第2図は銅体の上面に半導体素子を固
着した状態を示す断面図、第3図の(a)は基板の平面
図、(b)はその断面図、第4図は基板に設けた貫通孔
に第2図に示す銅体を固着した状態を示す断面図、第5
図はフレキシブル配線板の平面図、第6図および第7図
は本発明の一実施例における半導体装置の製造作業状態
を示す断面図である。 符号の説明 1・・・銅体 2・・・基板3・・・半導
体素子 4・・・貫通孔5・・・フレキシブル基
板 6・・・配線回路7・・・ランド 8・
・・小貫通孔9・・・大貫通孔 10・・・フレキシブル配線板 11・・・ピン 12・・・エポキシ樹脂1
3・・・ワイヤー 14・・・つば部、こ、7T
ゝ1.。 代理人 弁理士 若 林 邦 彦 ′)′こノ 第2図 茅3図 第6囚 第7図
Claims (1)
- 【特許請求の範囲】 1、基板のほぼ中央部に設けられた貫通孔に半導体素子
を搭載した金属体が固着され、かつ基板の表面にはフレ
キシブル基板のほぼ中央部に設けられた大貫通孔、大貫
通の周辺のフレキシブル基板の表面に形成された配線回
路および配線回路と導通する部分に設けられた小貫通孔
、小貫通孔内に挿入固着されたピンからなるフレキシブ
ル配線板が固着され、また半導体素子と配線回路とをワ
イヤーで接続し、ピンの先端を残し、他の部分を合成樹
脂で被覆してなる半導体装置。 2、基板のほぼ中央部に貫通孔を形成し、この貫通孔に
半導体素子を搭載した金属体を固着した後、前記基板の
表面にフレキシブル基板のほぼ中央部に大貫通孔、大貫
通孔の周辺に配線回路および配線回路と導通する部分に
小貫通孔を形成し、かつ小貫通孔にピンを挿入して固着
したフレキシブル配線板を固着し、さらに半導体素子と
配線回路とをワイヤーで接続し、ピンの先端を残し、他
の部分を合成樹脂で被覆することを特徴とする半導体装
置の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5615587A JPS63222450A (ja) | 1987-03-11 | 1987-03-11 | 半導体装置およびその製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5615587A JPS63222450A (ja) | 1987-03-11 | 1987-03-11 | 半導体装置およびその製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63222450A true JPS63222450A (ja) | 1988-09-16 |
Family
ID=13019202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5615587A Pending JPS63222450A (ja) | 1987-03-11 | 1987-03-11 | 半導体装置およびその製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63222450A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
US5444025A (en) * | 1991-10-23 | 1995-08-22 | Fujitsu Limited | Process for encapsulating a semiconductor package having a heat sink using a jig |
US5629561A (en) * | 1994-12-16 | 1997-05-13 | Anam Industrial Co., Ltd. | Semiconductor package with integral heat dissipator |
US7199465B2 (en) * | 2004-04-26 | 2007-04-03 | Samsung Electronics Co., Ltd. | Wire bonding system and method of use |
-
1987
- 1987-03-11 JP JP5615587A patent/JPS63222450A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
US5345106A (en) * | 1990-06-01 | 1994-09-06 | Robert Bosch Gmbh | Electronic circuit component with heat sink mounted on a lead frame |
US5444025A (en) * | 1991-10-23 | 1995-08-22 | Fujitsu Limited | Process for encapsulating a semiconductor package having a heat sink using a jig |
US5659200A (en) * | 1991-10-23 | 1997-08-19 | Fujitsu, Ltd. | Semiconductor device having radiator structure |
US5629561A (en) * | 1994-12-16 | 1997-05-13 | Anam Industrial Co., Ltd. | Semiconductor package with integral heat dissipator |
US7199465B2 (en) * | 2004-04-26 | 2007-04-03 | Samsung Electronics Co., Ltd. | Wire bonding system and method of use |
US7425466B2 (en) | 2004-04-26 | 2008-09-16 | Samsung Electronics Co., Ltd | Wire bonding system and method of use |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
US7071030B2 (en) | Method of making a flexible substrate with a filler material | |
US7253518B2 (en) | Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same | |
KR960012397A (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
JP2003204015A (ja) | 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 | |
JPH08186151A (ja) | 半導体装置及びその製造方法 | |
JPS63222450A (ja) | 半導体装置およびその製造法 | |
KR19990062915A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
US20060103032A1 (en) | Die attach material for TBGA or flexible circuitry | |
JPS61137349A (ja) | 半導体装置 | |
JP3331146B2 (ja) | Bga型半導体装置の製造方法 | |
JP2000174168A (ja) | 半導体装置 | |
JPS62214645A (ja) | 半導体装置 | |
KR19980056452U (ko) | 고미세형 집적회로의 방열 장치 | |
KR200159861Y1 (ko) | 반도체 패키지 | |
KR19980068016A (ko) | 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
KR100207901B1 (ko) | 멀티칩 장착용 고방열 패키지의 제조 방법 | |
JPH0823049A (ja) | 半導体パッケージ | |
JPS6317547A (ja) | 半導体装置 | |
JP2003282808A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH0113219B2 (ja) |