JP2000174168A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000174168A JP2000174168A JP34437698A JP34437698A JP2000174168A JP 2000174168 A JP2000174168 A JP 2000174168A JP 34437698 A JP34437698 A JP 34437698A JP 34437698 A JP34437698 A JP 34437698A JP 2000174168 A JP2000174168 A JP 2000174168A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- resin layer
- substrate
- flexible sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂上面を斜めに切り落とすことにより、樹
脂収縮による実装高さの変化がない半導体装置を提供す
る。 【解決手段】 フレキシブルシートからなる基板１０に
半導体チップ１１を固着し、基板１０表面の配線層１４
と電極パッド１８とをワイヤ１９で接続し、基板１０上
部に樹脂層１２を形成して半導体装置１１を封止する。
樹脂層１２の上面は、平坦な平坦面１２ａと、傾斜した
傾斜面１２ｂとで構成する。平坦面１２ａの端と半導体
チップ１１の端とは一致し、且つワイヤ１９の最も高い
位置２０も概略一致する。平坦面１２ｂによって、半導
体チップ１１周辺部分の樹脂の量を減じると共に、あら
かじめ周端部における樹脂層１２の膜厚を減じておく。
脂収縮による実装高さの変化がない半導体装置を提供す
る。 【解決手段】 フレキシブルシートからなる基板１０に
半導体チップ１１を固着し、基板１０表面の配線層１４
と電極パッド１８とをワイヤ１９で接続し、基板１０上
部に樹脂層１２を形成して半導体装置１１を封止する。
樹脂層１２の上面は、平坦な平坦面１２ａと、傾斜した
傾斜面１２ｂとで構成する。平坦面１２ａの端と半導体
チップ１１の端とは一致し、且つワイヤ１９の最も高い
位置２０も概略一致する。平坦面１２ｂによって、半導
体チップ１１周辺部分の樹脂の量を減じると共に、あら
かじめ周端部における樹脂層１２の膜厚を減じておく。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を
採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）に関するものである。
し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を
採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】近年、ＩＣパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
【０００３】図４は、ポリイミド系のフレキシブルシー
トを基板１として採用するもので、この基板１の上に
は、接着剤を介して銅箔パターン（図示せず）が貼り合
わされている。この銅箔パターンの一部には、半導体チ
ップ２が固着され、この半導体チップを取り囲む周囲の
基板１表面には銅箔パターンによってボンディング用パ
ッドが形成されている。このボンディング用パッドはこ
れと一体形成される配線を介して接続用パッドに接続さ
れ、該接続用パッドの下には基板１にあけられた貫通穴
を介して半田ボール３が固着されている。基板１の上部
は、半導体チップ２の周囲を封止樹脂層４によって被覆
されている。
トを基板１として採用するもので、この基板１の上に
は、接着剤を介して銅箔パターン（図示せず）が貼り合
わされている。この銅箔パターンの一部には、半導体チ
ップ２が固着され、この半導体チップを取り囲む周囲の
基板１表面には銅箔パターンによってボンディング用パ
ッドが形成されている。このボンディング用パッドはこ
れと一体形成される配線を介して接続用パッドに接続さ
れ、該接続用パッドの下には基板１にあけられた貫通穴
を介して半田ボール３が固着されている。基板１の上部
は、半導体チップ２の周囲を封止樹脂層４によって被覆
されている。
【０００４】
【発明が解決しようとする課題】図４において、樹脂層
４は熱硬化性樹脂を用いたトランスファーモールド工程
によって成形される。この工程は樹脂を硬化するための
１７０〜２１０℃の熱処理を伴い、この温度は樹脂層４
のガラス転移点（１１０℃）を越えることから、超えた
温度範囲での線膨張係数が３０ｐｐｍ／℃にも達する。
その為、半導体チップ２のシリコンの線膨張係数（３ｐ
ｐｍ／℃）との差によって、前記処理温度から常温に冷
却するまでの温度差により樹脂層４に図面矢印のような
収縮力が働く。
４は熱硬化性樹脂を用いたトランスファーモールド工程
によって成形される。この工程は樹脂を硬化するための
１７０〜２１０℃の熱処理を伴い、この温度は樹脂層４
のガラス転移点（１１０℃）を越えることから、超えた
温度範囲での線膨張係数が３０ｐｐｍ／℃にも達する。
その為、半導体チップ２のシリコンの線膨張係数（３ｐ
ｐｍ／℃）との差によって、前記処理温度から常温に冷
却するまでの温度差により樹脂層４に図面矢印のような
収縮力が働く。
【０００５】このような収縮力により、樹脂層４を成形
後、常温まで冷却すると、基板１の端部が持ち上がり、
外形寸法に変化をもたらす。例えば、宇部興産社製ユー
ピレックス−Ｓ（商品名）という膜厚１５μｍのポリイ
ミド系シートを２０ｍｍ×２０ｍｍの大きさに形成し、
この上にチップサイズが１１ｍｍ×１１ｍｍの半導体チ
ップを固着し、樹脂層４として日立化成社製ＣＥＬ９２
００（商品名）という熱硬化性樹脂を膜厚６００μｍで
被着したときは、基板１端部の持ち上がり量（図４：符
号ｔ１）が大体１００μ〜１２０μｍに達することが判
ってきた。
後、常温まで冷却すると、基板１の端部が持ち上がり、
外形寸法に変化をもたらす。例えば、宇部興産社製ユー
ピレックス−Ｓ（商品名）という膜厚１５μｍのポリイ
ミド系シートを２０ｍｍ×２０ｍｍの大きさに形成し、
この上にチップサイズが１１ｍｍ×１１ｍｍの半導体チ
ップを固着し、樹脂層４として日立化成社製ＣＥＬ９２
００（商品名）という熱硬化性樹脂を膜厚６００μｍで
被着したときは、基板１端部の持ち上がり量（図４：符
号ｔ１）が大体１００μ〜１２０μｍに達することが判
ってきた。
【０００６】この様に基板１端部での持ち上がりがある
と、基板１の水平が維持できなくなり、半田ボール３を
用いて実装基板に実装する際に予期せぬトラブルを生じ
ることがある。
と、基板１の水平が維持できなくなり、半田ボール３を
用いて実装基板に実装する際に予期せぬトラブルを生じ
ることがある。
【０００７】また、樹脂層４の膜厚６００μｍに対して
１００μｍもの持ち上がりがあると、樹脂層４の端部の
高さが高くなり、半導体装置をプリント基板上に実装し
たときの実装高さ（図４：符号ｔ２）が高くなる。現在
の軽薄短小化の方向にあっては、この様な高さｔ２の増
大は許されるものではなく、時として規格外になるとい
う危険性をはらんでいる。尚、持ち上がり量ｔ１は、半
導体チップ２下部の基板１裏面表面を基準として測定し
ている。
１００μｍもの持ち上がりがあると、樹脂層４の端部の
高さが高くなり、半導体装置をプリント基板上に実装し
たときの実装高さ（図４：符号ｔ２）が高くなる。現在
の軽薄短小化の方向にあっては、この様な高さｔ２の増
大は許されるものではなく、時として規格外になるとい
う危険性をはらんでいる。尚、持ち上がり量ｔ１は、半
導体チップ２下部の基板１裏面表面を基準として測定し
ている。
【０００８】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、前記半導体チップ上部の樹脂層の膜厚に対し
て、前記半導体チップから前記基板までの前記半導体チ
ップを取り囲む領域の樹脂層の膜厚が減じられているこ
とを特徴とするものである。
鑑みてなされ、フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、前記半導体チップ上部の樹脂層の膜厚に対し
て、前記半導体チップから前記基板までの前記半導体チ
ップを取り囲む領域の樹脂層の膜厚が減じられているこ
とを特徴とするものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を、図
１〜図３を参照しながら詳細に説明する。
１〜図３を参照しながら詳細に説明する。
【００１０】図１は、本発明による半導体装置を示す断
面図であり、図２はその斜視図である。この装置は、基
板１０の上に半導体チップ１１を固着し、固着した半導
体チップ１１の周囲を樹脂層１２で被覆し、基板１０の
裏面側にボールバンプ１３を形成したものである。
面図であり、図２はその斜視図である。この装置は、基
板１０の上に半導体チップ１１を固着し、固着した半導
体チップ１１の周囲を樹脂層１２で被覆し、基板１０の
裏面側にボールバンプ１３を形成したものである。
【００１１】基板１０は、膜厚１５μｍのポリイミド樹
脂系フレキシブルシートからなり、その表面にはエポキ
シ系やアクリル系の接着剤によって金属パターンが貼り
つけられている。金属パターンは、銅箔１２μｍからな
り、その上に電解メッキ法によってＮｉメッキ層１μ
ｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所
望のパターンに描画したものである。
脂系フレキシブルシートからなり、その表面にはエポキ
シ系やアクリル系の接着剤によって金属パターンが貼り
つけられている。金属パターンは、銅箔１２μｍからな
り、その上に電解メッキ法によってＮｉメッキ層１μ
ｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所
望のパターンに描画したものである。
【００１２】金属パターンは、外部接続を行うための配
線部１４と、半導体チップ１１を固着するためのランド
部１５とを形成する。配線部１５の特定箇所の下には、
フレシキブルシートを貫通するスルーホールが設けられ
ており、スルーホール内部に露出する配線部１５の裏面
側に、半田ボール１３が接続されている。スルーホール
は半導体チップ１１の電極数に相当する数だけ設けられ
ている。ランド部１４には、絶縁ペーストなどの接着剤
１６によって半導体チップ１１が固定される。ランド部
１５は半導体チップ１１のチップサイズに比べて小さな
面積で形成されており、半導体チップ１１の外周部分は
配線部１４の上を被覆し、両者は絶縁層１７によって電
気的絶縁が保たれている。
線部１４と、半導体チップ１１を固着するためのランド
部１５とを形成する。配線部１５の特定箇所の下には、
フレシキブルシートを貫通するスルーホールが設けられ
ており、スルーホール内部に露出する配線部１５の裏面
側に、半田ボール１３が接続されている。スルーホール
は半導体チップ１１の電極数に相当する数だけ設けられ
ている。ランド部１４には、絶縁ペーストなどの接着剤
１６によって半導体チップ１１が固定される。ランド部
１５は半導体チップ１１のチップサイズに比べて小さな
面積で形成されており、半導体チップ１１の外周部分は
配線部１４の上を被覆し、両者は絶縁層１７によって電
気的絶縁が保たれている。
【００１３】半導体チップ１１と配線部１４とは、半導
体チップ１１の表面に形成した電極パッド１８と配線部
１４とをワイヤ１９でワイヤボンディングすることによ
り電気接続される。ワイヤ１９は、そのループ高さの最
も高い位置２０が、半導体チップ１１の外周端部の上部
に位置するような軌跡を描いている。そして、基板１０
の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体
チップ１１を封止すると共にパッケージ外形を成形す
る。封止にはトランスファーモールド手法を用い、基板
１０の裏面側は露出する。
体チップ１１の表面に形成した電極パッド１８と配線部
１４とをワイヤ１９でワイヤボンディングすることによ
り電気接続される。ワイヤ１９は、そのループ高さの最
も高い位置２０が、半導体チップ１１の外周端部の上部
に位置するような軌跡を描いている。そして、基板１０
の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体
チップ１１を封止すると共にパッケージ外形を成形す
る。封止にはトランスファーモールド手法を用い、基板
１０の裏面側は露出する。
【００１４】該トランスファーモールド工程において、
樹脂層１２の上面は、周縁の角部を切り落とすような形
状に成形して、平坦面１２ａと傾斜面１２ｂとを形成す
る。平坦面１２ａは、基板１０の表面と平行な面で構成
されており、半導体チップ１１のチップサイズと同等の
面積で形成されている。そして、パッケージを上方から
目視したときに、平坦面１２ａの端２１と半導体チップ
１１の端２２とは概略一致するか、又は平坦面１２ａの
方が少し大きく形成されている。すなわち、半導体チッ
プ１１のチップ面積が１１ｍｍ×１１ｍｍであれば、平
坦面１２ａも大略１１ｍｍ×１１ｍｍの大きさで形成さ
れ、半導体チップ１１を投影するようにその直上に形成
する。半導体チップ端２２と平坦面の端２１との距離
は、半導体チップ１１のチップサイズの２０％以内に納
めるのが望ましい。
樹脂層１２の上面は、周縁の角部を切り落とすような形
状に成形して、平坦面１２ａと傾斜面１２ｂとを形成す
る。平坦面１２ａは、基板１０の表面と平行な面で構成
されており、半導体チップ１１のチップサイズと同等の
面積で形成されている。そして、パッケージを上方から
目視したときに、平坦面１２ａの端２１と半導体チップ
１１の端２２とは概略一致するか、又は平坦面１２ａの
方が少し大きく形成されている。すなわち、半導体チッ
プ１１のチップ面積が１１ｍｍ×１１ｍｍであれば、平
坦面１２ａも大略１１ｍｍ×１１ｍｍの大きさで形成さ
れ、半導体チップ１１を投影するようにその直上に形成
する。半導体チップ端２２と平坦面の端２１との距離
は、半導体チップ１１のチップサイズの２０％以内に納
めるのが望ましい。
【００１５】平坦面１２ａからパッケージ側面までは、
所望の傾斜角度θで傾斜した平坦面からなる傾斜面１２
ｂで構成される。傾斜角度θは０．１℃〜１℃前後のも
のであり、この様な傾斜を設けることによって、パッケ
ージ外周端部における平坦面１２ａからの高さの差ｔ３
を１００μｍ程度に形成する。
所望の傾斜角度θで傾斜した平坦面からなる傾斜面１２
ｂで構成される。傾斜角度θは０．１℃〜１℃前後のも
のであり、この様な傾斜を設けることによって、パッケ
ージ外周端部における平坦面１２ａからの高さの差ｔ３
を１００μｍ程度に形成する。
【００１６】この様に樹脂層１２の上面に傾斜面１２ｂ
を形成することにより、半導体チップ１１の周辺部に存
在する樹脂の量を減少することができる。湾曲を発生さ
せる樹脂の収縮力は樹脂の量に比例するので、樹脂の量
を少なくすることによって収縮力を緩和し、湾曲の度合
いを減少することができる。この時、ワイヤ１９の最も
高い位置２０を半導体チップ１１の端部２２の上方と
し、且つ平坦面１２ａの端２１も半導体チップ１１の端
部２２に一致させることによって、チップ全体の高さｔ
４を増大することなく樹脂の量だけを減じることができ
る。例えば、先に課題の欄で述べた一例と同じ構成で、
高さの差ｔ３を１００μｍとしたときの本願による製品
は、基板１０端部での持ち上がり量ｔ１を５０μ程度に
抑えることが可能になった。尚、樹脂量を減少させる手
法として、傾斜面１２ｂを設けることのほか、段差をつ
けるようにして周辺部分の樹脂厚を低減する事でも可能
である。
を形成することにより、半導体チップ１１の周辺部に存
在する樹脂の量を減少することができる。湾曲を発生さ
せる樹脂の収縮力は樹脂の量に比例するので、樹脂の量
を少なくすることによって収縮力を緩和し、湾曲の度合
いを減少することができる。この時、ワイヤ１９の最も
高い位置２０を半導体チップ１１の端部２２の上方と
し、且つ平坦面１２ａの端２１も半導体チップ１１の端
部２２に一致させることによって、チップ全体の高さｔ
４を増大することなく樹脂の量だけを減じることができ
る。例えば、先に課題の欄で述べた一例と同じ構成で、
高さの差ｔ３を１００μｍとしたときの本願による製品
は、基板１０端部での持ち上がり量ｔ１を５０μ程度に
抑えることが可能になった。尚、樹脂量を減少させる手
法として、傾斜面１２ｂを設けることのほか、段差をつ
けるようにして周辺部分の樹脂厚を低減する事でも可能
である。
【００１７】加えて、持ち上がり量ｔ１を抑制すると同
時に、傾斜面１２ｂを形成したことによって、半導体装
置を実装したときにその実装高さの変化が少ないという
利点をも生むことになる。
時に、傾斜面１２ｂを形成したことによって、半導体装
置を実装したときにその実装高さの変化が少ないという
利点をも生むことになる。
【００１８】図３を参照して、半導体チップ１１周囲の
樹脂層１２が持ち上がり量ｔ１で持ち上がったときに、
傾斜面１２ｂを設けることによって実装高さｔ２が増大
することを防止できる。すなわち、傾斜面１２ｂによっ
てパッケージの周端部の樹脂層１２があらかじめ１００
μｍ程度削られているので、基板１０周端部が持ち上が
り量ｔ１＝５０μｍ程度持ち上がったところで、実装高
さｔ２を増大することがないのである。従来のパッケー
ジ外形を点線（符号３０）で示した。従って、あらかじ
め持ち上がり量ｔ１を実験その他の手法によって把握
し、把握した値より大きい値だけ高さの差ｔ３を設けれ
ば、実装高さｔ４の増大を完全に防止できるのである。
尚、半導体チップ１１の上部の樹脂層１２においても同
様の樹脂収縮によって変形が生じるものの、周端部にお
ける持ち上がり量ｔ１に比較すれば１０分の１以下の変
形ですむ。
樹脂層１２が持ち上がり量ｔ１で持ち上がったときに、
傾斜面１２ｂを設けることによって実装高さｔ２が増大
することを防止できる。すなわち、傾斜面１２ｂによっ
てパッケージの周端部の樹脂層１２があらかじめ１００
μｍ程度削られているので、基板１０周端部が持ち上が
り量ｔ１＝５０μｍ程度持ち上がったところで、実装高
さｔ２を増大することがないのである。従来のパッケー
ジ外形を点線（符号３０）で示した。従って、あらかじ
め持ち上がり量ｔ１を実験その他の手法によって把握
し、把握した値より大きい値だけ高さの差ｔ３を設けれ
ば、実装高さｔ４の増大を完全に防止できるのである。
尚、半導体チップ１１の上部の樹脂層１２においても同
様の樹脂収縮によって変形が生じるものの、周端部にお
ける持ち上がり量ｔ１に比較すれば１０分の１以下の変
形ですむ。
【００１９】
【発明の効果】以上に説明した通り、本発明によれば、
樹脂層１２の角部を切り落とすような形状で傾斜面１２
ｂを設けることにより、基板１０周端部での持ち上がり
量ｔ１を大幅に減じることができる利点を有する。従っ
て、外形寸法の変形が少なく、実装時における実装高さ
の変化がない半導体装置を提供できる利点を有する。
樹脂層１２の角部を切り落とすような形状で傾斜面１２
ｂを設けることにより、基板１０周端部での持ち上がり
量ｔ１を大幅に減じることができる利点を有する。従っ
て、外形寸法の変形が少なく、実装時における実装高さ
の変化がない半導体装置を提供できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための断面図である。
【図４】従来の半導体装置を説明するための断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武 俊之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 三田 清志 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA01 BA04 BA05 CA21 DA08
Claims (7)
- 【請求項１】 フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、 前記半導体チップ上部の樹脂層の膜厚に対して、前記半
導体チップから前記基板までの前記半導体チップを取り
囲む領域の樹脂層の膜厚が減じられていることを特徴と
する半導体装置。 - 【請求項２】 前記フレキシブルシートの裏面側に外部
接続端子としてのボールバンプを具備することを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、 前記樹脂層の上面が、前記半導体チップの表面と略平行
に延在する平坦面と、角部が切り落とされるように、前
記第１の面から連続し所望の角度で傾斜する傾斜面とか
らなることを特徴とする半導体装置。 - 【請求項４】 前記平坦面と傾斜面との境界部が、前記
半導体チップの端部に相当する位置にあることを特徴と
する請求項３記載の半導体装置。 - 【請求項５】 前記フレキシブルシートと前記樹脂層と
の熱膨張率の差から予想されるフレキシブルテープの湾
曲量に対し、前記傾斜面によって樹脂層の高さが減じら
れる量が大であることを特徴とする請求項３記載の半導
体装置。 - 【請求項６】 前記減じられる量が、５０〜２００μｍ
であることを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記フレキシブルシートの裏面側に外部
接続端子としてのボールバンプを具備することを特徴と
する請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34437698A JP3548022B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34437698A JP3548022B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174168A true JP2000174168A (ja) | 2000-06-23 |
| JP3548022B2 JP3548022B2 (ja) | 2004-07-28 |
Family
ID=18368771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34437698A Expired - Fee Related JP3548022B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548022B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128455A (ja) * | 2004-10-29 | 2006-05-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8089004B2 (en) | 2007-09-28 | 2012-01-03 | Renesas Electronics Corporation | Semiconductor device including wiring excellent in impedance matching, and method for designing the same |
| US8810016B2 (en) | 2005-06-06 | 2014-08-19 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| TWI628773B (zh) * | 2017-05-17 | 2018-07-01 | 南亞科技股份有限公司 | 半導體結構、半導體元件及其形成方法 |
-
1998
- 1998-12-03 JP JP34437698A patent/JP3548022B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128455A (ja) * | 2004-10-29 | 2006-05-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4651359B2 (ja) * | 2004-10-29 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8810016B2 (en) | 2005-06-06 | 2014-08-19 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| US9520374B2 (en) | 2005-06-06 | 2016-12-13 | Rohm Co., Ltd. | Semiconductor device, substrate and semiconductor device manufacturing method |
| US8089004B2 (en) | 2007-09-28 | 2012-01-03 | Renesas Electronics Corporation | Semiconductor device including wiring excellent in impedance matching, and method for designing the same |
| TWI628773B (zh) * | 2017-05-17 | 2018-07-01 | 南亞科技股份有限公司 | 半導體結構、半導體元件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3548022B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| JP4058642B2 (ja) | 半導体装置 | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| US7071030B2 (en) | Method of making a flexible substrate with a filler material | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6316288B1 (en) | Semiconductor device and methods of manufacturing film camera tape | |
| US20070194456A1 (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US20020096750A1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JP2001257291A (ja) | 回路装置 | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3548022B2 (ja) | 半導体装置 | |
| JP2001068512A (ja) | スティフナ付きｔａｂテープおよびｂｇａパッケージ | |
| JP3548023B2 (ja) | 半導体装置 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2000174170A (ja) | 半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JPH08330355A (ja) | 半導体装置 | |
| JP3789688B2 (ja) | 混成集積回路装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3855941B2 (ja) | 凸型ヒートシンク付き半導体装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001274290A (ja) | 回路装置 | |
| JP2003282808A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS63222450A (ja) | 半導体装置およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |