JPS61239652A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61239652A
JPS61239652A JP60080964A JP8096485A JPS61239652A JP S61239652 A JPS61239652 A JP S61239652A JP 60080964 A JP60080964 A JP 60080964A JP 8096485 A JP8096485 A JP 8096485A JP S61239652 A JPS61239652 A JP S61239652A
Authority
JP
Japan
Prior art keywords
hole
substrate
heat transfer
small
transfer plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60080964A
Other languages
English (en)
Other versions
JPH0243345B2 (ja
Inventor
Hideji Kuwashima
秀次 桑島
Mamoru Kamiyama
上山　守
Naoki Nakano
中野　直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP60080964A priority Critical patent/JPS61239652A/ja
Publication of JPS61239652A publication Critical patent/JPS61239652A/ja
Publication of JPH0243345B2 publication Critical patent/JPH0243345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の属す暮技術分野） 本発明は半導体装置に関する。
（従来技術とその問題点） 従来、半導体素子をプリント配線板上に搭載するＫは、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量による信号波形
のくずれはセラミックよシ少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどであシ入出力の端子数が多いものはピンクリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
これらの改良として特願昭５９−１３３９１６号に示さ
れる半導体素子搭載用配線板があるが。
しかしこのものは金属板の露出している部分が少ないた
め放熱効果が十分でなく、またパッケージ化した場合、
気密封止の際の接着性に問題が生じる。
（発明の目的） 本発明はこれらの欠点のない半導体装置を提供すること
を目的とするものである。
（問題点を解決するための手段） 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板を用いた半導体装置の構造を下記
の如く半導体素子を搭載する部分を除いた部分に導通回
路及びピンを挿入固着するだめの小貫通孔を形成し、こ
の小貫通孔内に導電層を形成した基板に大貫通孔を形成
し、ついでこの大貫通孔内に、上面に半導体素子が搭載
される平坦部を有し導通回路及び導電層と絶縁された伝
熱板を設け、かつ前記導電層を貫通して所定のピンを固
着し、伝熱板に半導体素子を搭載し、半導体素子、ピン
などと接することなくこれらを覆い［気密封止す、たつ
よ蓋を基板。外ッ部分えは伝熱板の外周部分に接合した
構造としたととろ、誘電率が５程度で、耐熱性及び熱伝
導率がガラスエポキシ配線板に比べ高く、高発熱密度の
素子も搭載可能であることが確認された。また放熱効果
も優れ、パッケージ化した場合、気密封止の際の接着性
においても問題が生じないことを確認した。
本発明は基板に設けられた導電層を有する小貫通孔内に
ピンを挿入固着し、基板に設けられた大貫通孔内に、上
面に半導体素子が搭載される平坦部を有し基板に形成さ
れた導通回路及び小貫通孔内の導電層と絶縁された伝熱
板を設け、かつピン。
半導体素子及び導通回路と半導体素子とを導通させるワ
イヤーと接することなくこれらを覆い気密封止するだめ
の蓋を基板の外周部分又は伝熱板の外周部分に接合して
設けてなる半導体装置に関する。
本発明における基板とは、ガラスエポキシ積層板などの
プリント配線板材料の半導体素子を搭載する部分を除い
た部分に導通回路及び小貫通孔を形成し、かつ小貫通孔
内に導電層を形成したものを示す。
本発明において使用される伝熱板は、銅、アルミニウム
など熱伝導性に優れたものが好ましいが。
搭載する半導体素子の大きさにより、熱膨張係数の不一
致に起因する不都合が発生する場合にはコパール、４２
合金など半導体素子と熱膨張係数が近似する金属材料を
使用するととが好ましい。またその伝熱板の厚さは特に
制限はないが、放熱の効果を考慮して０．５−以下のも
のを用いることが好ましく：、０．１２５〜０．２５柵
のものを用いるとさらに好ましい。また大きさについて
は、基板より約３〜１０ｍｍ大きいものを用いれば蓋と
の気密封止及び放熱性に優れるので好ましい。
本発明において大貫通孔内に伝熱板を設けるには伝熱板
に突起を形成し、この突起を大貫通孔内に挿入するとと
が好ましい。突起の形状は上面が平坦であれば特に制限
はなく、その突起の形成箇所は伝熱板のほぼ中央部とす
ることが好ましい。
なお平坦度はその上面に半導体素子が実装できる程度の
平坦度が必要である。突起を形成する手段は特に制限は
ないが９例えば金型を用いた絞り加工が伝熱板と半導体
素子接合の信頼性及び生産性につ騒て優れるので好まし
い。また絞り加工によれば次のような利点がある。
本発明に用いられる半導体素子搭載用配線板は。
ピンを多数取付けるためピンにかかった歪忙よって配線
板がわずかに変形する場合がある。例えば１０ｍｍ当り
１０μｍ程度の反りが起こりうる。ところが９例えば半
田柱で半導体素子を配線板表面に接合させる方法で半導
体素子をディストリビューション配線板、マザーチップ
等に接合させたものは、２〜３μｍの歪によって半田接
合部の破断が発生する。したがって伝熱板のｔｌぼ中央
部に形成する突起部分の変形は極力避けなければならな
い。絞シ加工で突起部分を加工した場合は２周辺部が変
形しても突起部分の表面の変形は殆んど起こらない。
基板の素材としては１紙、ガラス繊維からなる織布、不
織布などにエポキシ、フェノール等の樹脂組成物を含浸
、積層成形硬化せしめた紙エポキシ積層板１紙フェノー
ル積層板、ガラスエポキシ積層板等のプリント配線板材
料が用途に応じて使６一 用される。
基板の裏面と伝熱板との固着は樹脂を用いて固着するこ
とが好ましい。適用される樹脂としてはエポキシ樹脂、
ポリイミド樹脂等の熱硬化性樹脂。
耐熱性熱可塑性樹脂などが用途、使用条件において選択
され用いられる。
もし基板の裏面側の大貫通孔と最も内側に配列されたピ
ンとの距離が十分にある場合には、大貫通孔をとシ囲む
銅パターンを導通回路と接触しないようにして設け、こ
の銅パターンと伝熱板とを手出等のろう材を介してろう
接合してもよい。この場合銅パターンの幅は０．５〜２
ＩＩＩｎｌアれば十分である。また必要に応じて銅パタ
ーンのろう付けと。
接着剤による接合とを併用しても差しつかえない。
伝熱板の固着する箇所は、突起部分で固着してもよく、
突起以外の部分で固着してもよく、また突起部分と他の
部分とを併用して固着してもよい。
１　　　　　　蓋は、ピン、半導体素子などの導通部分
と接していなければ基板の外周部分で接合してもよく。
伝熱板の外周部分で接合してもよい。蓋の材質は銅、銅
合金等熱伝導性に優れたものが用いられ特に制限はない
が、伝熱板の外周部分に接合する場合は、伝熱板と同じ
材質のものを用いることが好ましい。また接合するため
の材料としては、ろう材を用いて接合してもよく、シリ
コン樹脂、ポリイミド樹脂、エポキシ樹脂等耐熱性に優
れた熱硬化性樹脂を用いて接合してもよく用途、使用条
件に応じ適した接合材料が用いられる。
ピンは、特殊な材質は必要とせずコバール、４２合金、
５２合金等が用いられ、その長さは挿入して固定する基
板よシ突出させるため基板よシ長いものを用いることが
好ましく、突出長さは１ｍｍ以上あることが好ましい。
このピンは導電層を貫通して挿入固着されるため伝熱板
とは絶縁された状態となる。
導通回路及び導電層を形成する材料としては。
特に限定するものではないが２価格、熱伝導性などの点
で銅を用いることが好ましい。導通回路及び導電層は２
例えば基板の表面に銅箔を張り合わせたり、めっき処理
などの手段で形成する。
さらに本発明では必要に応じ小貫通孔の端面の周辺にラ
ンドが形成される。ランドを形成する場合は、伝熱板と
電気的に接しないように伝熱板とは０．０５　ｍｍ以上
のクリアリンスを設けなければならないが２位置ずれな
どを考慮して０．２〜０．３　ｍｍの幅にクリアリンス
を設ければ伝熱板との接触を防止することができる。
上記の他に本発明では伝熱板の突起部分の裏面に必要に
応じて放熱用スタッド、フィン等が取９つけられる。
（実施例） 以下実施例によυ本発明を説明する。
実施例１ 寸法３０Ｘ３０ｍｍで厚さ１．０ｍｍのガラス不織布コ
ンポジット積層板（新神戸電機製、商品名ＣＥＭ−３）
の両面に厚さ１８μｍの銅箔を張シ合わせ。
ついでその中央部（寸法Ｂ　ｘ　ｓ　ｍｍ　）を除いた
部分に第１図に示すようＫ　２．５４　ｗ間隔で超硬ド
リルで直径０．６ｍの小貫通孔１を７２個設けた。この
後エツチドフォイル法により両表面と小貫通孔１内にｌ
Ｏ＋２μｍの厚さに銅めっきを施し、小貫通孔１内に導
電層２を形成し、ついで表面にレジスト膜の形成、エツ
チング、レジスト膜の剥離を行ない上面に所定の導通回
路３．前記中央部の端から１−の位置にワイヤーボンデ
ィング部内側端部１３を中央部の端から２．５ｔｍｎ（
Ｄ位置にその外側　　　　　　　□端部１４を形成した
。積層板の下面の小貫通孔１　　　　　　　、の外周に
エツチングにより幅０．３鵬のランド４を形成して導通
回路３．導電層２及びランド４を導通させた基板５を得
た。
次に上記基板５の中央部を金型で８×８１ｍ１１寸法に
打ち抜いて大貫通孔を形成した。
一方２寸法４０Ｘ４０ＩｎＩｎで厚さ０．２５　ｍｍの
４２合金板の中央部に高さ０．４ｍｍ、加工部の曲率半
径が０．５ｍｍＲで寸法７Ｘ７ｗｕｎの突起を絞り加工
で形成した。ついで基板５に固着した場合、基板５に設
けた小貫通孔１と対応する位置に直径１．６睡の孔を打
ち抜いて伝熱板を得た。この後ワット浴で伝熱板の表面
にニッケルめっきを２μｍの厚さに施した。
＝１０− 次に第２図に示すように伝熱板７の突起８を前記基板５
の大貫通孔６内に挿入し、他の部分がランド４と接触し
ないように伝熱板７と基板５とを液状のシリコーンゴム
（信越化学工業製、商品名ＫＥ４５Ｗ）で接着した。な
お液状のシリコーンゴムは絞シ加工した中央部の上面を
除き、基板裏面と接着する面上に０．２±０．１　ｍｍ
の厚さに塗布した。ついで小貫通孔１内に直径が０．５
８ｍｍで一方の端部をくぎの顆状に加工した長さ６ｏＩ
ｍの５２合金のネールへラドピン９を挿入し、他の一方
の端部（端子）を下面に露出させた後Ｓｎ　：ｐｂ−＝
６３：３７の半田によりネールヘッドピン９を固着し。
かつ小貫通孔１内を気密封止して半導体素子搭載用配線
板を得た。
一方９寸法が６．５　Ｘ　６．５Ｉｎ［ｌＩで厚さが０
．２５ｍｍのシリコン単結晶の片面に所望の配線パター
ンを形成したマザーチップを得た。次に第３図に示すよ
ｊ　　　　　　うにこのマザーチップ１０上に寸法が３
Ｘ４ｍｍの半導体素子１１を搭載し、双方を直径１２０
μｍ。
高さ１００μｍのＳｎ　：ｐｂ＝ｓ　：　９５半田柱で
接合して複合半導体素子を得た。この後複合半導体素子
を伝熱板７の突起８上に前記と同じ液状のシリコーンゴ
ムを用い′Ｃ接着した。ついでマザーチップ１０−Ｆ及
び前記の半導体素子搭載用配線板上のワイヤーボンディ
ング端部間を直径が５０μｍの珪累をＩＭ量チ含むアル
ミニウムワイヤー１２を用い超音波接合した。この後寸
法５０×５０１ｎ［１１で厚さ０．５　ｍｍの銅板の中
央部に高さ０．３ｍｍ、加工部の曲率半径が０．５　ｍ
で寸法３２Ｘ３２ｍｍの突起を絞り加工で形成し、外周
を寸法３８Ｘ３８ｍｍの寸法に切断して蓋を得た。つい
でワット浴で蓋の表面にニッケルめっきを２μｍの厚さ
に施した。
次に蓋を前述の伝熱板の外周部分にＳｎ　：　ｐｂ　−
６３：　３７の半田を用いて接合して蓋内を気密封止し
第４図に示す半導体装置を得た。なお第４図においで１
沙は蓋である。得られた半導体装置について誘電率及び
熱伝導率を測定したところ、誘電率は５．１でガラスエ
ポキシ配線板とほぼ同一で。
半導体素子を搭載した部分の熱伝導率は０．０４ｃａｌ
／ｃｍ・秒・℃で半導体素子から発生する熱を下面及び
側面に放熱することができた。なお誘電率及び熱伝導率
の測定はＪＩＳ　Ｃ２１４１に準じて行なった。
また半導体素子搭載用配線板から露出した７２本のネー
ルへラドピン９を無負荷挿入用ソケット（図示せず）に
挿入後レバーを操作してネールへラドピン９をソケット
内ではさみ込んで固定した。
ネールへラドピン９をはさみ込んだときネールへラドピ
ン９に歪が発生するが、とのネールヘッドピン９をはさ
み込む操作を１００回繰シ返し行なってもマザーチップ
１０と半導体素子１１とを接合している半田柱には亀裂
などの破断は発生しなかった。
さらに気密封止して得た半導体装置をプレツシ！ ヤクツカー試験機で、１２１／℃、２気圧（ゲージ圧）
の条件で気密封止試験を行なったが蓋内のアルミニウム
ワイヤーの腐食は見られなかった。
実施例２ 伝熱板の材料として厚さ０．２５４ｍｍのコバール板を
用いた以外は実施例１と同様の方法及び工程＝１３− を経て半導体素子搭載用配線板を得た。
以下実施例１と同様の方法で複合半導体素子を伝熱板の
突起上に接着し、またワイヤーボンディング間をアルミ
ニウムワイヤーを用いて超音波接合した。ついで実施例
１と同じ蓋を実施例１と同様の方法で伝熱板の外周部分
に接合して蓋内を気密封止し半導体装置を得た。得られ
た半導体装置について実施例１と同様の方法で誘電率及
び熱伝導率を測定したところ、誘電率は５．２でガラス
エポキシ配線板とほぼ同一で、半導体素子を搭載した部
分の熱伝導率は０．０５　ｃａｌ　／　Ｃｍ・秒・℃で
半導体素子から発生する熱を下面及び側面に放熱するこ
とができた。
また実施例１と同様の方法でネールへラドピンに歪を１
００回繰り返し加えてもマザーチップと半導体素子とを
接合している半田柱には亀裂などの破断は発生しなかっ
た。
実施例１と同様の方法で気密封止に関する試験を行なっ
たが蓋内のアルミニウムワイヤーの腐食は見られなかっ
た。
比較例１ 外径寸法４０Ｘ４０＋ｎｍで厚さ０２５ｍ口１の４２合
金板を用い中央部に突起を形成せず、基板に固着した場
合、基板に設けた小貫通孔と対応する位置に直径１．６
　ｍｍの孔を打ち抜いて伝熱板を得、大貫通孔内へ挿入
工程を除いた以外は実施例１と同様の方法及び工程を径
で半導体素子搭載用配線板を得た。
以下実施例１で得た複合半導体素子を実施例１と同じ液
状のシリコンゴムを用いて基板の大貫通孔の底部に露出
している部分に接着し、実施例１と同様の方法でワイヤ
ーボンディング間をアルミニウムワイヤーを用いて超音
波接合した。この後実施例１と同様の方法で誘電率及び
熱伝導率を測定したところ。
誘電率は５．２でガラスエポキシ配線板とほぼ同一で。
半導体素子を搭載した部分の熱伝導率は０．０４ｃａｌ
／ｃｍ・秒・℃で半導体素子から発生する熱を下面及；
　　　　　び側面に放熱することができた。しかし実施
例１と同様の方法でネールへラドピンに歪を繰り返し加
えたところ４回繰り返しただけでマザーチップと半導体
素子とを接合している半田柱に亀裂が入り電気的な導通
が確保できなかった。
なお比較例１では蓋を接合する前に欠点が生じたので、
蓋を伝熱板の外周部分に接合する作業は行なわなかった
。
（発明の効果） 本発明になる半導体装置は、誘電率、熱伝導率及び放熱
効果に優ね、蓋を接合する気密封止の際の接着性におい
ても問題がないなどの効果を奏する半導体装置である。
【図面の簡単な説明】
第１図、第２図、第３図及び第４図は本発明の実施例に
おける半導体装置の製造作業状態を示す断面図である。 符号の説明 １・・・小貫通孔　　　　２・・・導電層３・・・導通
回路　　　　４・・・ランド５・・・基板　　　　　　
６・・・大貫通孔７・・・伝熱板　　　　　８・・・突
起９°゛°ネールへラドピン１０・・・マザーチップ１
１・・・半導体素子　　　１２・・・アルミニウムワイ
ヤー１３・・・ワイヤーボンディング部内側端部１４・
・・ワイヤーボンディング部外側端部１５・・・ｌ Ｌ／）１ 手続補正書（自発） 昭和　６１年　４ ６７．゛ （１，ニー

Claims (1)

    【特許請求の範囲】
  1. １、基板に設けられた導電層を有する小貫通孔内にピン
    を挿入固着し、基板に設けられた大貫通孔内に、上面に
    半導体素子が搭載される平坦部を有し、基板に形成され
    た導通回路及び小貫通孔内の導電層と絶縁された伝熱板
    を設け、かつピン、半導体素子及び導通回路と半導体素
    子とを導通させるワイヤーと接することなくこれらを覆
    い気密封止するための蓋を基板の外周部分又は伝熱板の
    外周部分に接合して設けてなる半導体装置。
JP60080964A 1985-04-16 1985-04-16 半導体装置 Granted JPS61239652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60080964A JPS61239652A (ja) 1985-04-16 1985-04-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60080964A JPS61239652A (ja) 1985-04-16 1985-04-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS61239652A true JPS61239652A (ja) 1986-10-24
JPH0243345B2 JPH0243345B2 (ja) 1990-09-28

Family

ID=13733198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60080964A Granted JPS61239652A (ja) 1985-04-16 1985-04-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS61239652A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361248A (en) * 1992-06-01 1994-11-01 Eastman Kodak Company Direct overwrite magneto-optical storage medium not requiring an initialization magnet

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350674A (en) * 1976-10-20 1978-05-09 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5350674A (en) * 1976-10-20 1978-05-09 Hitachi Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361248A (en) * 1992-06-01 1994-11-01 Eastman Kodak Company Direct overwrite magneto-optical storage medium not requiring an initialization magnet

Also Published As

Publication number Publication date
JPH0243345B2 (ja) 1990-09-28

Similar Documents

Publication Publication Date Title
US5602059A (en) Semiconductor device and method for manufacturing same
KR100537972B1 (ko) 집적 회로 패키지용 칩 스케일 볼 그리드 어레이
US5990545A (en) Chip scale ball grid array for integrated circuit package
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JP2003522401A (ja) 積層型集積回路パッケージ
JP2003068931A (ja) 半導体パッケージ及びその製造方法
KR20020090917A (ko) 반도체 패키지 및 그 제조 방법
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
EP1035577A1 (en) Wiring substrate, method of manufacture thereof, and semiconductor device
JPS61239652A (ja) 半導体装置
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP3293202B2 (ja) 半導体装置及びその製造方法
JP2000252391A (ja) 半導体素子実装配線基板およびその実装構造
JP2000183253A (ja) 半導体素子収納用パッケージ
JPS62214645A (ja) 半導体装置
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JPS6317547A (ja) 半導体装置
JPH05259223A (ja) フィルムキャリアテープ
JPS61208226A (ja) 半導体素子搭載用配線板
JPS62264646A (ja) 半導体装置
JPS63160368A (ja) 半導体素子搭載用配線板
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法