JP4249366B2 - 金属ベース回路基板と電子モジュールの製造方法 - Google Patents
金属ベース回路基板と電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP4249366B2 JP4249366B2 JP2000060034A JP2000060034A JP4249366B2 JP 4249366 B2 JP4249366 B2 JP 4249366B2 JP 2000060034 A JP2000060034 A JP 2000060034A JP 2000060034 A JP2000060034 A JP 2000060034A JP 4249366 B2 JP4249366 B2 JP 4249366B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- metal plate
- circuit board
- insulating layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、冷蔵庫等の家庭電化製品用途のインバータに好適な樹脂モールドされた電子モジュールに関し、特に、この用途に好適な、安価で放熱性に優れる樹脂モールド用回路基板に関する。
【0002】
【従来の技術】
近年、半導体搭載用の回路基板では高密度実装化および高性能化が要求され、また、半導体素子の小型化、高性能化、更に配線の微細化、高密度化にともない、半導体素子から発生した熱を如何に放散するかということが問題となっている。
【0003】
これに加えて、コストダウンの要求も強く、従来アルミナDBC基板で使用していたハイパワー分野の製品においても、材料及びアッセンブリのコストが優位な金属ベース回路基板での製品化が検討されいる。
【0004】
さらに、冷蔵庫等家庭電化製品用途に用いられる低コストインバータ用途の電子モジュールについては、主として、長期信頼性の向上とコストダウンのために、樹脂トランスファーモールド化が急ピッチで進んでいる。
【0005】
図2は、従来公知の樹脂モールドされた電子モジュールの一例を示したものであり、その構造において、トランスファー成形の技術的制約から、2種類の樹脂が用いられている。即ち、先端部が折り曲げられたリードフレーム2からなる回路上に半導体素子7を搭載し、ワイヤーボンディング5を行って回路結線した後、第1の樹脂3でトランスファーモールドした後、更に、アルミニウム等からなる金属板1とともに第2の樹脂4でトランスファーモールドすることで樹脂モールドされた電子モジュールが得られている。
【0006】
このため、リードフレームとアルミニウム板との間の樹脂厚さを薄くする事が難しく、放熱性が不十分であり、ハイパワーモジュール用途に適用する際に制限を受けるという問題がある。また、トランスファーモールドを2回以上行う必要があり、多大な工数を必要とし、プロセス的にコストがかかっているという問題がある。
【0007】
【発明が解決しようとする課題】
本発明は、かかる従来技術における問題点に鑑みてなされたものであって、熱放散性に優れた電子モジュールを安価に安定して提供することを目的としている。
【0008】
【課題を解決するための手段】
本発明は、(1)所望の位置にスリットを4個設けた金属板の一主面に絶縁層を介してリードフレームを、該リードフレームを構成する端子となる部分が前記4個のスリットの少なくとも一部を覆うように、積層し回路基板母板とする工程、(2)前記回路基板母板の4個のスリット部で分断し、リードフレームより回路を形成して、個々の回路基板とする工程とを含むことを特徴とする金属ベース回路基板の製造方法であり、好ましくは、前記4個のスリットの絶縁層に対しない側の周縁部に段差がある金属板を用いることを特徴とする前記の金属ベース回路基板の製造方法である。
【0009】
また、本発明は、前記の金属ベース回路基板の製造方法で得た金属ベース回路基板を用い、(3)リードフレーム上に電気部品を搭載し、回路間をワイヤーボンディングする工程、(4)金属板裏面とリードフレームの端子となる部分とを除いた部分を樹脂モールドする工程、(5)露出しているリードフレーム端子部を、金属板の表裏いずれか一方向に折り曲げる工程、とを順次経ることを特徴とする電子モジュールの製造方法である。
【0010】
【発明の実施の形態】
以下、図を用いて本発明について詳細に説明する。
図1は、本発明の金属ベース回路基板の製造方法の一例を説明する図である。
【0011】
本発明に於ける第1の工程は、所望の位置にスリットを設けた金属板の一主面に絶縁層を介してリードフレームを、該リードフレームを構成する端子となる部分が前記スリットの少なくとも一部を覆うように、積層し回路基板母板とする工程である。即ち、図1(a)に例示するとおりに、金属板1にプレス法等の従来公知の方法で金属板1の所望の位置にスリットを設けた後、該金属板の一主面上に無機充填材を含有する樹脂からなる層を塗布してBステージ状態とした後(図1(b)参照)に、リードフレームを、該リードフレームを構成している端子となる部分が前記スリットの少なくとも一部を覆うように配置、積層し、加圧加熱操作を加えて前記樹脂を硬化し、一体化して、回路基板母板(図1(c)参照)とする工程である。尚、図1(d)は回路基板母板を真上から見た図である。本工程に代えて、予め絶縁層を設けた金属板を後加工してスリットを設けることも考えられるが、スリット加工において前記絶縁層にクラックが発生する或いは絶縁層と金属板との密着が悪くなるなどの問題が発生しやすい。本発明に於いては、前記の工程順序を採用することで、他の順序で行うときに発生しやすい前記問題の発生を防止することができる。
【0012】
そして、本発明の第2の工程は、前記回路基板母板を用い、スリット部で分断し(図1(e)参照)、リードフレームより回路を形成して、個々の回路基板とする工程である。分断に際しては、従来公知の金型を用いるプレス法やカッターを用いる方法等を採用できるが、このうちプレス法は、切断屑の発生が無く、清浄な製品が得やすいことから好ましい。そして、前記第1の工程と前記第2の工程を組み合わせるときに、外部の電気部品との接続に用いられる端子となる部分を含む回路を有する回路基板(樹脂モールド用の、いわゆる、リードフレーム付き回路基板)を多量に、生産性高く得ることができる。
【0013】
なお、本発明に於いて、図1(b)、(c)に例示する通りに、金属板1に設けるリードフレームのスリットの絶縁層に対しない側の周縁部に、段差を設けていることが好ましい。その理由は、最終的に電子パッケージとした際に、モールドされる樹脂3と金属板1との接合が極めて良く密着でき、樹脂と金属板との界面部から湿気等が侵入することを防ぐ効果が期待されるからである。
【0014】
本発明の回路基板に用いる金属板1としては、良熱伝導性を持つアルミニウム及びアルミニウム合金、銅及び銅合金、鉄及び鉄合金等、あるいは銅/鉄−ニッケル系合金/銅、アルミニウム/鉄−ニッケル系合金/アルミニウム等の複合材料等が使用可能である。また、金属板1の厚みとしては、特に制限はないが0.5mm〜3.0mmが一般に用いられる。また、金属板1のリードフレームが設けられていない側の面に酸化物膜を設けるとき、他部材との接触で傷が付きにくいし、着色して放熱を助長できることなどの利点があり、一層好ましい。
【0015】
前記金属板1上に設ける絶縁層8は、金属板1とリードフレーム2とを接着しながらも電気絶縁性と熱伝導性に富むものが選択されるが、例えば、各種セラミックス、無機粉体を含有する樹脂絶縁層、ガラス繊維を含有する樹脂絶縁層、及び耐熱性樹脂絶縁層が挙げられる。その厚みは20〜200μmが一般的である。
【0016】
絶縁層8の塗布方法としては、Bステージ状態の絶縁シートをプレス圧着する方法、或いはスクリーン印刷法で塗布した後Bステージ状態に硬化する方法等が挙げられる。トランスファーモールド法では、リードフレーム2と金属板1との間隔が熱抵抗を低減する目的で狭いことが望まれ、このため絶縁層8を構成する樹脂組成物の流動性が十分でなくボイド等の欠陥が発生し易くなり、電気的な信頼性も懸念される。前記の塗布方法によればこれらの問題を発生することなく絶縁層8を設けることができるので好ましい。
【0017】
また、絶縁層8に含有される前記の無機粉体としては、アルミナ、ベリリヤ、窒化ホウ素、マグネシア、シリカ、窒化ケイ素、窒化アルミ等が好ましく用いられ、樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、各種エンジニアプラスチックが好ましく用いられる。
【0018】
また、本発明は、前記の製造方法で得られた回路基板を用い、(3)リードフレーム上に電気部品を搭載し、回路間をワイヤーボンディングする工程、(4)金属板裏面とリードフレームの端子となる部分とを除いた部分を樹脂モールドする工程、(5)露出しているリードフレーム端子部を、金属板の表裏いずれか一方向に折り曲げる工程、とを順次経ることを特徴とする電子パッケージの製造方法である。前記の製造方法で得られた回路基板は、その構造故に、上記の工程を順次経るのみで電子パッケージを容易に、安定して得ることができる。特に、樹脂モールドにトランスファーモールド法を適用する際に、従来公知技術で用いられているような金型内形状が複雑なものを用いる必要が無く、生産性が一層高められる効果がある。
【0019】
本発明の製造方法で得られる電子パッケージは、図1(c)に例示したとおりに、金属板1上に絶縁層8を介してリードフレーム2を張り合わせた構造を有していて、リードフレーム2上には、半導体素子6等の各種の電子、電気部品が必要に応じていろいろに組み合わされて搭載され、また必要に応じて、前記の半導体素子や回路はワイヤーボンディング5されている。そして、上述したとおりに、回路基板を一度のトランスファーモールド法にて樹脂モールドされ、従って1種の樹脂3により封止されている。また、リードフレームのワイヤーボンディングされる位置の表面はワイヤーボンディング性を高める目的でNiメッキ等の表面処理がされていることが望ましい。なお、本発明の電子パッケージは、上記構成を有しているので、電子部品からの熱放散性に優れ、電気信頼性に優れる特徴を有している。
【0020】
リードフレーム2の材質は、銅とアルミニウムとの複合箔、銅合金又は鉄/ニッケル合金が一般的に用いられる。又、リードフレームの加工方法は金型による打ち抜きでも、エッチングで作製したものでもよく、リードフレーム上にはNiめっき、Ni+Auめっき、はんだめっきなどの金属めっきが施されていてもかまわない。
【0021】
以下、実施例に基づき、本発明を詳細に説明する。
【0022】
【実施例】
〔実施例〕
所望の位置に20mm×50mmのスリットを4個有し、片面がアルマイト処理された、100mm×100mm×3mmのアルミニウム板を用意し、そのアルマイト処理されていない面側の前記スリットの周縁部に幅1mmの段差を設けた。
【0023】
前記アルミニウム板のアルマイト処理されていない面上に、アルミナを充填したエポキシ樹脂を硬化後の厚さが125μmとなるように塗布し、Bステージ状態に硬化した後に、リードフレームを真空プレスにて圧着した。このとき、リードフレームの電子パッケージにしたときに端子部となる部分は、前記金属板に明けられたスリットの一部を覆うように搭載した。また、リードフレームには予め10mm×15mmのパッド部を形成しておいた。
【0024】
樹脂部分が硬化した後、金型を用いたプレス法により、前記金属板をスリット部分を利用して分割し、個々の金属ベース回路基板を得た。得られた回路基板の熱抵抗は、前述のパッドを利用して、以下の方法により測定した。その結果、熱抵抗は0.9℃/Wであった。
【0025】
<熱抵抗の測定方法>
パッド部の上にTO−220タイプトランジスター(株式会社東芝製)をはんだ付けし、金属板裏面側を冷却しながら、トランジスターに通電して、トランジスタのコレクター損失(消費電力)と、トランジスター側と金属板面側との温度差を測定し、前記消費電力と温度差とより熱抵抗を算出する(この方法は、デンカHITTプレートカタログに記載されている金属ベース基板を本回路基板で置き換えたものに相当する)。
【0026】
前記回路基板上に、ベアーチップ型の半導体素子をアッセンブリし、半導体素子とリードフレームとはアルミニウムワイヤーを用いてボンディングし回路化した。その後、樹脂成形金型を使用してシリカが90質量%充填されたクレゾールノボラック樹脂を用いてトンラスファーモールド法にて樹脂封埋を行い、電子パッケージ(インバータモジュール)を作製した。この電子パッケージは放熱性が良好であり、実用上何ら問題なく動作した。また、この電子パッケージ1000個製造するに要した実働時間は、延べ10時間を要した。
【0027】
〔比較例〕
リードフレーム上に、実施例と同一のTO−220タイプトランジスターを搭載し、シリカを90質量%充填したクレゾールノボラックエポキシ樹脂を用いてトランスファーモールド法で前記リードフレームを包埋した。その後、段差加工を施したアルミニウム板上に、前記の樹脂包埋したリードフレームを、樹脂が充填される最小の距離(0.3mm)の空間距離を保ちながら配置し、窒化珪素フィラーを80質量%充填したクレゾールノボラック樹脂を用いて、トランスファーモールドして包埋することで、従来公知の構造を有する評価サンプルを作製した。実施例と同じ方法で測定した結果、熱抵抗は2.0℃/Wであった。また、この電子パッケージ1000個製造するに要した実働時間は、延べ30時間であった。
【0028】
【発明の効果】
本発明の製造方法で得られる回路基板は、予めリードフレームを金属板上に絶縁層を介して配設した構造を有しているので、一回の樹脂モールド操作により、従来よりも熱放散性に優れる電子パッケージを容易に生産性良く得ることができるという特徴を有しており、産業上非常に有用である。
【0029】
本発明の製造法で得られる電子パッケージは、予めリードフレームを金属板上に絶縁層を介して配設してなる構造の回路基板を用いて、一度のトランスファー成形によって樹脂封止されているので、電子部品から金属板への熱放散が従来公知のものより優れ、例えば冷蔵庫等の家庭電化製品を始めとする、広範囲の用途分野に適用可能であり、産業上非常に有用である。
【図面の簡単な説明】
【図1】本発明の金属ベース回路基板の製造方法の一例を示す図。
【図2】従来公知の電子パッケージの製造方法を示す図。
【符号の説明】
1 金属板
2 リードフレーム
3 樹脂
4 樹脂
5 ボンディングワイヤー
6 半導体素子
7 メッキ等の表面処理部
8 絶縁層
9 スリット
10 回路基板母板
Claims (4)
- (1)所望の位置にスリットを4個設けた金属板の一主面に絶縁層を介してリードフレームを、該リードフレームを構成し端子となる部分が前記4個のスリットの少なくとも一部を覆うように、積層して回路基板母板とする工程、(2)前記回路基板母板の4個のスリット部で分断し、リードフレームより回路を形成して、個々の回路基板とする工程とを含むことを特徴とする金属ベース回路基板の製造方法。
- 前記金属板に絶縁層を介してリードフレームを積層する工程は、前記金属板上に絶縁層を塗布した後Bステージ状に硬化する工程と、前記絶縁層上にリードフレームを積層させて加圧加熱操作を加えて前記絶縁層をさらに硬化させる工程とを含むことを特徴とする請求項1記載の金属ベース回路基板の製造方法。
- 前記4個のスリットの絶縁層に対しない側の周縁部に段差がある金属板を用いることを特徴とする請求項1または2記載の金属ベース回路基板の製造方法。
- 請求項1乃至3いずれかに記載の金属ベース回路基板の製造方法で得た金属ベース回路基板を用い、(3)リードフレーム上に電気部品を搭載し、回路間をワイヤーボンディングする工程、(4)金属板裏面とリードフレームの端子になる部分とを除いた部分を樹脂モールドする工程、(5)露出しているリードフレームの端子となる部分を、金属板の表裏いずれか一方向に折り曲げる工程、とを順次経ることを特徴とする電子モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060034A JP4249366B2 (ja) | 2000-03-06 | 2000-03-06 | 金属ベース回路基板と電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000060034A JP4249366B2 (ja) | 2000-03-06 | 2000-03-06 | 金属ベース回路基板と電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001250880A JP2001250880A (ja) | 2001-09-14 |
JP4249366B2 true JP4249366B2 (ja) | 2009-04-02 |
Family
ID=18580410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000060034A Expired - Fee Related JP4249366B2 (ja) | 2000-03-06 | 2000-03-06 | 金属ベース回路基板と電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4249366B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3846699B2 (ja) * | 2001-10-10 | 2006-11-15 | 富士電機ホールディングス株式会社 | 半導体パワーモジュールおよびその製造方法 |
JP2007194425A (ja) * | 2006-01-19 | 2007-08-02 | Nitto Denko Corp | タブレット状半導体封止材料およびその製法ならびにそれを用いた半導体装置 |
-
2000
- 2000-03-06 JP JP2000060034A patent/JP4249366B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001250880A (ja) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49912E1 (en) | Semiconductor device | |
KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
KR100370231B1 (ko) | 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지 | |
US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
US20100134979A1 (en) | Power semiconductor apparatus | |
JP2009536458A (ja) | 半導体モジュール及びその製造方法 | |
US20090243079A1 (en) | Semiconductor device package | |
JP4220641B2 (ja) | 樹脂モールド用回路基板と電子パッケージ | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
CN114649271A (zh) | 半导体封装件及形成半导体封装件的方法 | |
JP4249366B2 (ja) | 金属ベース回路基板と電子モジュールの製造方法 | |
JP2013258354A (ja) | モールドパッケージおよびその製造方法 | |
CN216145615U (zh) | 半导体电路 | |
JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
CN112447615A (zh) | 半导体器件封装组件及其制造方法 | |
WO2022195865A1 (ja) | 四面冷却パワーモジュール | |
JP2013135161A (ja) | 半導体装置およびその製造方法 | |
KR20120117483A (ko) | 전력 반도체 패키지 및 그 제조방법 | |
WO2022162871A1 (ja) | 両面冷却パワーモジュール | |
JP2002151619A (ja) | 回路基板の製造方法 | |
JP2002335056A (ja) | 金属ベース基板及びその製造方法 | |
JP2024504838A (ja) | 金属基板構造体、半導体パワーモジュール用の金属基板構造体の製造方法、および半導体パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |