JP2023011374A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023011374A
JP2023011374A JP2021115201A JP2021115201A JP2023011374A JP 2023011374 A JP2023011374 A JP 2023011374A JP 2021115201 A JP2021115201 A JP 2021115201A JP 2021115201 A JP2021115201 A JP 2021115201A JP 2023011374 A JP2023011374 A JP 2023011374A
Authority
JP
Japan
Prior art keywords
terminal
conductor
sealing resin
insulating substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021115201A
Other languages
English (en)
Inventor
宗一郎 梅田
Soichiro UMEDA
淳志 久徳
Atsushi Hisatoku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2021115201A priority Critical patent/JP2023011374A/ja
Priority to CN202210785976.9A priority patent/CN115621206A/zh
Priority to US17/857,227 priority patent/US20230011041A1/en
Priority to DE102022116910.3A priority patent/DE102022116910A1/de
Publication of JP2023011374A publication Critical patent/JP2023011374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】端子へのねじ締結による接続が可能な構成において、装置の薄厚化を図る。【解決手段】半導体装置１０は、絶縁基板１２と、絶縁基板１２上に形成された第１導体部１４及び第２導体部１６と、第１導体部１６上に配置された半導体素子２０と、半導体素子２０のソース電極２２に接続された平板状の第１端子３０と、第１導体部１４に接続された平板状の第２端子４０と、絶縁基板１２、第１導体部１４、第２導体部１６及び半導体素子２０を封止する封止樹脂と、を備え、第１端子３０及び第２端子４０はそれぞれ、封止樹脂の内部に配置されたインナー端子部３０Ａ、４０Ａと、封止樹脂の外部に露出した状態で配置されたアウター端子部３０Ｂ、４０Ｂとを有し、第１端子３０及び第２端子４０のアウター端子部３０Ｂ、４０Ｂにそれぞれ雌ねじ部４８が設けられている。【選択図】図２

Description

本発明は、半導体装置に関する。
下記特許文献１に開示された半導体装置は、半導体チップが実装された基板と、基板上の配線パターンに接続されたピン端子と、ピン端子を支持するとともに半導体チップの電極とピン端子とを電気的に接続するリードフレームとを備えている。
特許第６８５０９３８号公報
上記の先行技術では、ピン端子が外部接続端子とされているが、特に大電流用の半導体装置では、外部接続端子への接続方法としてねじ締結が採用される場合がある。そのような半導体装置では、例えば封止樹脂の成型時に、ねじ締結用のナットを嵌め込むための穴（六角形の穴など）が封止樹脂に形成され、該穴形状にナットが嵌め込まれるため、ナットの分だけ半導体装置の厚みが厚くなるという問題がある。
本発明は上記課題を考慮し、端子へのねじ締結による接続が可能な構成において、装置の薄厚化を図ることができる半導体装置を得ることを目的とする。
本発明に係る半導体装置は、絶縁基板と、前記絶縁基板上に形成された第１導体部及び第２導体部と、前記第１導体部上に配置された半導体素子と、前記半導体素子の第１電極に接続された平板状の第１端子と、前記第１導体部に接続された平板状の第２端子と、前記絶縁基板、前記第１導体部、前記第２導体部及び前記半導体素子を封止する封止樹脂と、を備え、前記第１端子及び前記第２端子はそれぞれ、前記封止樹脂の内部に配置されたインナー端子部と、前記封止樹脂の外部に露出した状態で配置されたアウター端子部とを有し、前記第１端子及び前記第２端子の前記アウター端子部にそれぞれ雌ねじ部が設けられている。
本発明によれば、絶縁基板上に第１導体部及び第２導体部が形成され、第１導体部上に半導体素子が配置されている。半導体素子の第１電極には、平板状の第１端子が接続され、第１導体部には、平板状の第２端子が接続されている。絶縁基板、第１導体部、第２導体部及び半導体素子は、封止樹脂により封止されている。第１端子及び第２端子はそれぞれ、封止樹脂の内部に配置されたインナー端子部と、封止樹脂の外部に露出した状態で配置されたアウター端子部とを有する。第１端子及び第２端子のアウター端子部には、それぞれ雌ねじ部が設けられているので、第１端子及び第２端子へのねじ締結による接続が可能である。しかも、ねじ締結用のナットを封止樹脂に埋め込む必要がないため、装置の薄厚化を図ることができる。
実施形態に係る半導体装置を示す斜視図である。 実施形態に係る半導体装置において封止樹脂の図示を省略した状態を示す斜視図である。 実施形態に係る半導体装置において封止樹脂の図示を省略した状態を示す平面図である。 絶縁基板及びその周辺部材の構成を示す平面図である。 絶縁基板を示す平面図である。 第１端子を示す斜視図である。 第２端子を示す斜視図である。 雌ねじ部材を示す斜視図である。 雌ねじ部材を示す断面図である。 第１端子が有する屈曲部及び先端接続部とその周辺部材の構成を示す斜視図である。 先端接続部と絶縁基板の第３導体部とが導電性接合材で接合された状態を示す図１０に対応した斜視図である。 第１端子が有する屈曲部及び先端接続部を示す斜視図である。 接続部材を示す斜視図である。 接続部材とその周辺部材の構成を示す斜視図である。 支持部材の貫通孔に対するピン端子の圧入状態を示す平面図である。 ピン端子を示す斜視図である。 ピン端子、支持部材及び絶縁基板の一部を示す側面図である。 実施形態に係る半導体装置の製造途中の状態を示す第１平面図である。 実施形態に係る半導体装置の製造途中の状態を示す第２平面図である。 実施形態に係る半導体装置の製造途中の状態を示す第３平面図である。 第２端子の第１変形例を示す斜視図である。 第２端子の第２変形例を示す斜視図である。 接続部材の第１変形例を示す斜視図である。 接続部材の第２変形例を示す斜視図である。 ピン端子の第１変形例を示す斜視図である。 ピン端子の第１変形例における支持部材への挿通状態を示す平面図である。 ピン端子の第２変形例を示す斜視図である。 ピン端子の第２変形例における支持部材への挿通状態を示す平面図である。 ピン端子の第３変形例を示す斜視図である。 ピン端子の第３変形例における支持部材への挿通状態を示す側面図である。
以下、図１～図３０を参照して本発明の一実施形態に係る半導体装置１０について説明する。本実施形態では、説明の便宜上、各図中に適宜記す前後、左右及び上下の矢印で示す方向を、前後方向、左右方向及び上下方向と定義して構成要素の位置や向き等を説明する。また、各図中においては、図面を見易くするため、一部の符号を省略している場合がある。
図１に示されるように、本実施形態に係る半導体装置１０は、前後方向に長尺で且つ上下方向に扁平な略直方体状をなしている。この半導体装置１０は、図１～図５に示されるように、絶縁基板１２と、絶縁基板１２上に形成された第１導体部１４、第２導体部１６及び第３導体部１８と、第１導体部１４上に配置された半導体素子２０と、半導体素子２０のソース電極（第１電極）２２に接続された平板状の第１端子３０と、第１導体部１４に接続された平板状の第２端子４０と、半導体素子２０のゲート電極（制御電極）２４と第２導体部１６とを電気的に接続する接続部材５０と、第２導体部１６及び第３導体部１８に対して所定間隔をあけて配置された平板状の二つの支持部材５２と、二つの支持部材５２にそれぞれ挿通された状態で支持され、第２導体部１６及び第３導体部１８にそれぞれ接続された二つの棒状のピン端子５６と、絶縁基板１２、第１導体部１４、第２導体部１６、第３導体部１８、半導体素子２０、接続部材５０及び二つの支持部材５２を封止する封止樹脂６０と、を備えている。
絶縁基板１２は、下面（裏面）に放熱用の金属板が形成されたＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ基板）のセラミックス基板である。この絶縁基板１２は、プリント基板等であってもよい。この絶縁基板１２は、矩形の平板状に形成されており、半導体装置１０の上下方向を板厚方向として半導体装置１０の前後方向中央部に配置されている。絶縁基板１２の上面（表面）には、第１導体部１４と第２導体部１６と第３導体部１８とが導体パターン（ここでは銅パターン）として形成されている。第１導体部１４は、絶縁基板１２の中央部に形成されており、第２導体部１６及び第３導体部１８は、絶縁基板１２の左右の縁部に形成されている。第１導体部１４と第２導体部１６と第３導体部１８とは、互いに絶縁されている。
図４及び図５に示されるように、第１導体部１４上には、半導体素子２０が配置されている。半導体素子２０は、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体素子２０は、一方の面（絶縁基板１２側の面（下面））に形成された第２電極である図示しないドレイン電極と、他方の面（絶縁基板１２とは反対側の面（上面））に形成された第１電極であるソース電極２２と、制御電極であるゲート電極２４とを有している。
半導体素子２０のドレイン電極は、第１導体部１４に対して導電性接合材を介して接合されている。半導体素子２０のソース電極２２の上方には、導電性を有する平板材（ここでは銅板）によって構成された導体板２６（図４参照）が配置されている。導体板２６は、ソース電極２２に対して導電性接合材を介して接合されている。なお、本実施形態では、導電性接合材としてはんだを用いている。はんだは、鉛フリーはんだでもよい。また、導電性接合材は、はんだに限らず、導電性および接着性を有する合金又は金属、或いは銀ペーストや銀ナノ粒子を有する導電性接着剤であってもよい。
第１端子３０は、図１～図３及び図６に示されるように平板状に構成されており、半導体装置１０の前部に配置される。第１端子３０は「端子部材」に相当する。第１端子３０は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものである。第１端子３０は、封止樹脂６０（図１参照）の内部に配置されるインナー端子部３０Ａと、封止樹脂６０の外部に露出した状態で配置されるアウター端子部３０Ｂとを一体に有している。
アウター端子部３０Ｂは、半導体装置１０の上下方向を板厚方向とする略矩形の平板状をなしている。インナー端子部３０Ａは、アウター端子部３０Ｂの後端部から下方側へ延出された垂下部３０Ａ１と、垂下部３０Ａ１の後端部から後方側へ延出された接合部３０Ａ２とを有している。接合部３０Ａ２は、導体板２６の上方に配置され、導電性接合材であるはんだを介して導体板２６と接合される。これにより、第１端子３０が導体板２６およびはんだを介してソース電極２２と電気的に接続される。
第２端子４０は、図１～図３及び図７に示されるように平板状に構成されており、半導体装置１０の後部に配置される。第２端子４０は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものである。第２端子４０は、封止樹脂６０（図１参照）の内部に配置されるインナー端子部４０Ａと、封止樹脂６０の外部に露出した状態で配置されるアウター端子部４０Ｂとを一体に有している。
アウター端子部４０Ｂは、半導体装置１０の上下方向を板厚方向とする略矩形の平板状をなしている。インナー端子部４０Ａは、アウター端子部４０Ｂの前端部から下方側へ延出されている。インナー端子部４０Ａの下端部には、前方側へ屈曲した接合部４０Ａ１が形成されている。接合部４０Ａ１は、絶縁基板１２上の第１導体部１４の後端部側に導電性接合材を介して接合される。これにより、第２端子４０は、導電性接合材及び第１導体部１４を介して半導体素子２０のドレイン電極と電気的に接続される。
第１端子３０のアウター端子部３０Ｂの中央部、及び、第２端子４０のアウター端子部４０Ｂの中央部にはそれぞれ、アウター端子部３０Ｂ，４０Ｂを板厚方向に貫通した円形の挿入孔３６，４２が形成されている。これらの挿入孔３６，４２にはそれぞれ、雌ねじ部材４６（図８及び図９参照）が挿入されて固定される。雌ねじ部材４６は、袋状の雌ねじナットであり、上方側へ向けて開口した有底円筒状をなしている。雌ねじ部材４６の内周には、雌ねじ部４８が形成されている。
アウター端子部３０Ｂ、４０Ｂの各挿入孔３６，４２にはそれぞれ、雌ねじ部材４６の開口側の端部（一端部）が挿入（ここでは圧入）される。雌ねじ部材４６の開口側の外周面には、鍔状のフランジ部４６Ａが形成されており、当該フランジ部４６Ａがアウター端子部３０Ｂ，４０Ｂの下面に突き当てられる。雌ねじ部材４６の他端部側は、封止樹脂６０内に封止される。なお、雌ねじ部材４６の一端部が挿入孔３６，４２に圧入されて第１端子３０及び第２端子４０に固定される構成に限らず、接着等の手段で第１端子３０及び第２端子４０に固定される構成にしてもよい。また、第１端子３０及び第２端子４０に雌ねじ部材４６が固定される構成に限るものではない。すなわち、例えばアウター端子部３０Ｂ，４０Ｂにバーリング加工を施して円筒状の立ち上がり部を形成し、当該立ち上がり部の内周に雌ねじ部４８を形成する構成にしてもよい。
上記の雌ねじ部材４６が第１端子３０及び第２端子４０に固定されることにより、第１端子３０及び第２端子４０に雌ねじ部が設けられている。これにより、外部配線に取り付けられた圧着端子やバスバー等を、第１端子３０及び第２端子４０に対してねじ締結により接続できるように構成されている。
図１に示すように、第１端子３０のアウター端子部３０Ｂの前端部は、封止樹脂６０の前端部から前方側へ突出した突出部３０Ｂ１となっている。第２端子４０のアウター端子部４０Ｂの後端部は、封止樹脂６０の後端部から後方側へ突出した突出部４０Ｂ１となっている。これらの突出部３０Ｂ１，４０Ｂ１を利用するにより、アウター端子部３０Ｂ,４０Ｂの上面（雌ねじ部が設けられてる面）を、封止樹脂６０を成形するための成形金型（上金型）に接触させ、逆面から成形金型（下金型）で突出部３０Ｂ１，４０Ｂ１を押し付けて上金型に密着させることで、アウター端子部３０Ｂ,４０Ｂの上面（雌ねじ部が設けられてる面）を露出面として形成することが可能になる。
アウター端子部３０Ｂの前端部側の左右両側、及び、アウター端子部４０Ｂの後端部側の左右両側にはそれぞれ、左右方向の外側が開放された切欠部３８，４４が形成されている。これらの切欠部３８，４４は、第１端子３０及び第２端子４０の位置決め用として機能する。また、これらの切欠部３８，４４には、封止樹脂６０が入り込むようになっている。これにより、第１端子３０及び第２端子４０へのねじ締結時に加わる荷重に対する強度が向上している。なお、切欠部３８，４４の代わりに貫通孔が形成される構成にしてもよい。
図６、図１０及び図１１に示されるように、第１端子３０のインナー端子部３０Ａの後端部側における左端部からは、左方側へ向けて接地用延出部３９が延出されている。接地用延出部３９の先端側は、第３導体部１８の上方に配置される。接地用延出部３９の先端側には、第３導体部１８側（すなわち絶縁基板１２側；下方側）に向かって屈曲した屈曲部３９Ａが形成されている。この屈曲部３９Ａは、前後方向に沿った曲率中心線ＣＣ（図１２参照）を曲げ中心として屈曲している。
屈曲部３９Ａの先端（下端）には、第３導体部１８に接続される先端接続部３９Ｂが設けられている。先端接続部３９Ｂは、左右方向から見て下方側へ向けて凸をなす円弧状に形成されており、下面が曲面状に形成されている。この先端接続部３９Ｂの曲面が、接続対象部である第３導体部１８に対して線接触している。この先端接続部３９Ｂは、図１１に示されるように、導電性接合材であるはんだＢＭにより第３導体部１８と接合される。上記構成の第１端子３０では、先端接続部３９Ｂの曲面形状は、第１端子３０を構成する平板材がプレス加工で打ち抜かれる際に成形される。そして、その後の曲げ加工により屈曲部３９Ａが形成される。
この先端接続部３９Ｂにおいて第３導体部１８と線接触した箇所（図１２の二点鎖線ＬＣ参照）は、曲率中心線ＣＣと直交する方向に延在している。なお、先端接続部３９Ｂが接続対象部に対して線接触する構成に限らず、点接触又は面接触する構成にしてもよい。また、先端接続部３９Ｂが第３導体部１８（接続対象部）と直接接触する構成に限らず、先端接続部３９Ｂと接続対象部との間に導電性接合材が介在され、導電性接合材を介して先端接続部３９Ｂと接続対象部とが接続される構成にしてもよい。また、接続対象部は、絶縁基板１２上の導体部に限らず、半導体素子の電極等であってもよい。
図４に示されるように、絶縁基板１２上には接続部材５０が配置されている。接続部材５０は、半導体素子２０のゲート電極２４と第２導体部１６とを電気的に接続している。図１３及び図１４に示されるように、接続部材５０は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものであり、長尺状に形成されている。接続部材５０を構成する平板材は、第１端子３０及び第２端子４０を構成する平板材よりも板厚が薄く設定されている。
接続部材５０の長手方向中央部は、絶縁基板１２と平行に延在する長尺板状の水平部５０Ａである。水平部５０Ａの長手方向一端部からは、水平部５０Ａの長手方向一方側かつ下方側（絶縁基板１２側）へ向けて斜めに導体接続部５０Ｂが延出されている。導体接続部５０Ｂの先端部は、絶縁基板１２と略平行になるように屈曲されており、第２導体部１６上に配置される。導体接続部５０Ｂの先端部は、導電性接合材であるはんだＢＭ（図１４参照）によって第２導体部１６と接合される。水平部５０Ａの長手方向他端部からは、水平部５０Ａの長手方向他方側かつ下方側（絶縁基板１２側）へ向けて斜めにゲート接続部５０Ｃが延出されている。ゲート接続部５０Ｃは水平部５０Ａ及び導体接続部５０Ｂよりも細幅に形成されている。ゲート接続部５０Ｃの先端部は、上方側へ向けて円弧状に曲がっており、ゲート電極２４上に配置される。ゲート接続部５０Ｃの先端部は、導電性接合材であるはんだＢＭ（図１４参照）によってゲート電極２４と接合される。
図２～図４に示されるように、絶縁基板１２の前端部側の左側の上方及び後端部側の右側の上方にはそれぞれ平板状の支持部材５２が配置されている。一方の支持部材５２は、第２導体部１６に対して上方に所定間隔をあけて配置されており、他方の支持部材５２は、第３導体部１８に対して上方に所定間隔をあけて配置されている。これらの支持部材５２は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものであり、略矩形の平板状に形成されている。これらの支持部材５２は、絶縁基板１２に対して平行に配置されている。これらの支持部材５２を構成する平板材は、第１端子３０及び第２端子４０を構成する平板材よりも板厚が薄く設定されており、接続部材５０を構成する平板材よりも板厚が厚く設定されている。
図１５に示されるように、支持部材５２の中央部には、多角形状（ここでは略四角形状）の貫通孔５４が形成されている。この貫通孔５４の四つの角部（四隅）の内周面は、曲面状に形成されており、貫通孔５４の貫通方向である上下方向から見て円弧状をなしている。この貫通孔５４には、ピン端子５６が挿通（ここでは圧入）されて支持される。図１６に示されるように、ピン端子５６は、導電性を有する材料（ここでは金属）により長尺な棒状（ここでは円柱状）に形成されている。なお、支持部材５２の貫通孔５４の形状は上記に限らず適宜変更可能である。すなわち、貫通孔５４は、三角形状、五角形状又は六角形状等の多角形状であればよい。また、本実施形態では、貫通孔５４の四つ角部の内周面が曲面状に形成されることで、ピン端子５６の圧入による上記四つ角部への応力集中を緩和するようにしているが、貫通孔５４の角部の内周面が曲面状に形成されない構成にしてもよい。
ピン端子５６の長手方向一端部側（下端部側）には、鍔状のフランジ部５６Ａが形成されている。ピン端子５６の長手方向一端部は、支持部材５２の貫通孔５４に対して上方側すなわち絶縁基板１２の第２導体部１６又は第３導体部１８とは反対側から挿入（ここでは圧入）される。これにより、ピン端子５６の下端部側における外周面の四箇所が、貫通孔５４の内周面に対して線接触している。ピン端子５６のフランジ部５６Ａの下面は、貫通孔５４の縁部に対して上方側から対向した対向面５７となり、支持部材５２の上面に対して導電性接合材であるはんだＢＭを介して接合される。上記の「対向」には、フランジ部５６Ａが貫通孔５４の縁部と接触している場合の他、フランジ部５６ＡがはんだＢＭを介して貫通孔５４の縁部と接続されている場合を含む。
図１５に示されるように、ピン端子５６の外周と貫通孔５４の内周との間には、はんだＢＭ（図４では図示省略）が充填されている。この充填について補足すると、本実施形態では、支持部材５２の貫通孔５４にピン端子５６が圧入された後に、支持部材５２およびピン端子５６が加熱され、支持部材５２の上面に設けられたはんだＢＭの層が溶解される。溶解されたはんだＢＭは、支持部材５２の上面とフランジ部５６Ａの対向面５７との間にぬれ広がると共に、フランジ部５６Ａによってピン端子５６の外周と貫通孔５４の内周との間に流し込まれ、その後に凝固する。これにより、ピン端子５６と支持部材５２とのはんだＢＭを介した接触面積が拡大される。
ピン端子５６の下端は、図１７に示されるように、絶縁基板１２の第２導体部１６又は第３導体部１８の上面に突き当てられており、はんだＢＭにより第２導体部１６又は第３導体部１８と接合される。これにより、ピン端子５６が第２導体部１６又は第３導体部１８に対して電気的に接続される。第２導体部１６に接続されたピン端子５６は、ゲート電極２４への制御信号の入力用とされる。第３導体部１８に接続されたピン端子５６は、接地用とされており、ソース電極２２が第１端子３０、第３導体部１８及びピン端子５６を介して接地される構成になっている。
上記構成の半導体装置１０では、図１に示されるように、絶縁基板１２、第１導体部１４、第２導体部１６、第３導体部１８、半導体素子２０、接続部材５０、支持部材５２及びピン端子５６の下端部側（基端部側）が封止樹脂６０により封止されている。第１端子３０及び第２端子４０のアウター端子部３０Ｂは、封止樹脂６０の上面に設けられ、封止樹脂６０の外部に露出している。ピン端子５６の上端部側（長手方向他端側；先端部側）は、封止樹脂６０の外部に突出して設けられている。
図２～図５に示されるように、絶縁基板１２上には、第１～第３の導体部１４、１６、１８の他、導体パターン（銅パターン）からなる二つの吊り部材接合部１９が設けられている。二つの吊り部材接合部１９は、絶縁基板１２の前端部側の右側及び後端部の左側に形成されている。これらの吊り部材接合部１９には、それぞれ吊り部材である吊りピン６２が導電性接合材を用いて接合されている。吊りピン６２は、支持部材５２と同じ厚みの板材によって構成されており、左右方向を長手とする長尺状をなしている。
吊りピン６２及び支持部材５２は、図１８及び図１９に示されるリードフレームＬＦの一部からなるものである。すなわち、半導体装置１０の製造時には、図１８に示されるように、第１端子３０、第２端子４０、接続部材５０及びピン端子５６が接合された絶縁基板１２が、ピン端子５６を介してリードフレームＬＦに支持される。図１８に示される状態では、四つの支持部材５２及び二つの吊りピン６２がそれぞれリードフレームＬＦと繋がっている。その状態で次の工程に搬送される。次の工程では、図１９に示されるように、二つの支持部材５２がリードフレームＬＦから切断されるが、二つの吊りピン６２はリードフレームＬＦと繋がったままとされる。その状態で次の工程に搬送される。次の工程では、図２０に示されるように、封止樹脂６０が成形される。封止樹脂６０の成形後、二つの吊りピン６２がリードフレームＬＦから切断され、図１に示される半導体装置１０が完成する。このようにして製造される半導体装置１０では、吊りピン６２の端面が封止樹脂６０の外部に露出する（図１参照）。
次に、本実施形態の作用及び効果について説明する。上記構成の半導体装置１０では、絶縁基板１２上に第１導体部１４及び第２導体部１６が形成され、第１導体部１４上に半導体素子２０が配置されている。半導体素子２０のドレイン電極は、第１導体部１４に接続されている。半導体素子２０のソース電極２２には、平板状の第１端子３０が接続され、第１導体部１４には、平板状の第２端子４０が接続されている。半導体素子２０のゲート電極２４と第２導体部１６とは、接続部材５０によって電気的に接続されている。第２導体部１６に対して所定間隔をあけて平板状の支持部材５２が配置され、第２導体部１６に接続された棒状のピン端子５６が支持部材５２に挿通された状態で支持されている。絶縁基板１２、第１導体部１４、第２導体部１６、半導体素子２０、接続部材５０及び支持部材５２は、封止樹脂６０により封止されている。
第１端子３０および第２端子４０と、ピン端子５６を支持する支持部材５２とは、別部材とされている。これにより、第１端子３０および第２端子４０と支持部材５２とを板厚が異なる平板材で製造することができる。よって、大電流に対応して第１端子３０および第２端子４０の板厚を厚くした場合でも、支持部材５２の板厚を薄くすることができるので、半導体装置１０の全体構成が大型化することを抑制でき、半導体装置１０の小型化が可能となる。また、支持部材５２の材料となるリードフレームＬＦの板厚を増加させる必要がないため、当該板厚の増加に伴ってリードフレームＬＦへの微細な加工が困難になることを回避できる。その結果、例えば支持部材５２の貫通孔５４を高精度に形成することができるので、ピン端子５６を貫通孔５４に精度良く圧入して支持することが可能となる。
第１端子３０及び第２端子４０はそれぞれ、封止樹脂６０の内部に配置されたインナー端子部３０Ａ，４０Ａと、封止樹脂６０の外部に露出した状態で配置されたアウター端子部３０Ｂ，４０Ｂとを有する。第１端子３０及び第２端子４０のアウター端子部３０Ｂ，４０Ｂには、それぞれ雌ねじ部４８が設けられているので、第１端子３０及び第２端子４０へのねじ締結による接続が可能である。また、ねじ締結用のナットを封止樹脂６０に埋め込む必要がないため、半導体装置１０の薄厚化を図ることができる。その結果、例えば半導体装置１０の放熱性能を向上させることができる。また例えば、第１端子及び第２端子を延長し、当該延長部を用いてねじ締結用ナットを封止樹脂６０に保持する構成と比較して、配線抵抗が小さくなり、低インダクタンス化を図ることが可能となる。
上記のアウター端子部３０Ｂ，４０Ｂはそれぞれ、板厚方向に貫通した挿入孔３６，４２を有しており、雌ねじ部４８は、アウター端子部３０Ｂ，４０Ｂの挿入孔３６，４２に挿入されて固定された雌ねじ部材４６に形成されている。これにより、例えばアウター端子部３０Ｂ，４０Ｂにバーリング加工が施されて円筒状の立ち上がり部が形成され、当該立ち上がり部の内周に雌ねじ部４８が形成される構成と比較して、雌ねじ部４８の強度を高くすることができる。
上記の雌ねじ部材４６は、一端部が挿入孔３６，４２に挿入されており、他端部側が封止樹脂６０内に封止されている。これにより、雌ねじ部材４６が封止樹脂６０に対して固定されるので、第１端子３０及び第２端子４０へのねじ締結時に加わる荷重に対する強度が向上する。
更に、アウター端子部３０Ｂの前端部側の左右両側、及び、アウター端子部４０Ｂの後端部側の左右両側にはそれぞれ、左右方向の外側が開放された切欠部３８，４４が形成されている。これらの切欠部３８，４４には、封止樹脂６０が入り込んでいる。これにより、第１端子３０及び第２端子４０へのねじ締結時に加わる荷重に対する強度が一層向上する。
また、第１端子３０は、第３導体部１８に向かって屈曲した屈曲部３９Ａと、屈曲部３９Ａの先端部に設けられた先端接続部３９Ｂとを有している。この先端接続部３９ＢがはんだＢＭにより第３導体部１８に接続されている。この先端接続部３９Ｂの形状は、第１端子３０を構成する平板材がプレス加工で打ち抜かれる際に成形されるので、当該平板材の板厚や、屈曲部３９Ａの曲げ半径によらず、先端接続部３９Ｂの形状を安定させることができる。その結果、はんだＢＭを介した先端接続部３９Ｂと第３導体部１８との接合強度を安定させることができる。
上記の先端接続部３９Ｂは、曲面状に形成されており、第３導体部１８と線接触する。これにより、はんだＢＭのフィレットが安定的に形成され易くなる。また、はんだＢＭの熱収縮による応力が集中し易い先端接続部３９Ｂの最外周部において、はんだの厚みを確保し易くなるので、応力を緩和することができる。また、上記のように屈曲部３９Ａの先端部に設けられた先端接続部３９Ｂが第３導体部１８と接合されるため、上記の平板材の板厚や屈曲部３９Ａの曲げ半径によらず、接合に必要な面積を一定にすることができる。これにより、第１端子３０の占有面積が大きくならないようにすることができ、製品のサイズアップを回避することができる。
なお、第１端子３０の接地用延出部３９において、屈曲部３９Ａよりも先端側の部分を、絶縁基板１２と平行になるように曲げ、当該曲げ部を第３導体部１８（接続対象部）と接続させることもできる。しかしながら、そのような構成において、第１端子３０（端子部材）の板厚が厚くなると、曲げ部の曲げ半径が大きくなる。その結果、曲げ部の曲げ半径を一定に形成することが難しくなり、はんだフィレットが安定して形成され難くなるという問題が生じる。また、上記のような曲げ部を接続対象部と接合するために必要な占有面積が大きくなるため、半導体装置１０の全体構成が大型化するという問題も生じる。この点、本実施形態によれば、上記のような問題を解消することができる。
また、上記の先端接続部３９Ｂにおいて第３導体部１８と線接触する箇所ＬＣ（図１２参照）は、屈曲部３９Ａの曲げ中心である曲率中心線ＣＣと直交する方向に延在している。このように構成されているので、第１端子３０を構成する平板材をプレス加工で打ち抜いて先端接続部３９Ｂを形成した後、曲げ加工により屈曲部３９Ａを屈曲させればよく、少ない工数で先端接続部３９Ｂ及び屈曲部３９Ａを形成することができる。これにより、例えば第１端子３０の製造コストを低くすることができる。
また、本実施形態によれば、絶縁基板１２の第１導体部１４上に半導体素子２０が配置されると共に、絶縁基板１２の第２導体部１６及び第３導体部１８に対して所定間隔をあけて平板状の支持部材５２が配置されている。支持部材５２には、円柱状のピン端子５６が挿通された状態で支持されており、ピン端子５６が第２導体部１６及び第３導体部１８に接続されている。支持部材５２は、板厚方向に貫通した貫通孔５４を有しており、この貫通孔５４にピン端子５６が挿通されている。この貫通孔５４は、多角形状（ここでは四角形状）をなしているので、貫通孔５４が丸孔である場合と比較して、ピン端子５６と貫通孔５４との接触面積が小さくなる。このため、貫通孔５４が丸孔である場合と比較して、ピン端子５６を貫通孔５４に対して安定した精度で挿入（圧入）して支持可能となる。
また、ピン端子５６と支持部材５２とを接合したはんだＢＭが、ピン端子５６の外周と貫通孔５４の内周との間に充填されている。これにより、ピン端子５６と支持部材５２とのはんだＢＭを介した接触面積が拡大されているので、ピン端子５６と支持部材５２との間の電気抵抗が小さくなる。さらに、ピン端子５６は、貫通孔５４の縁部に対して第２導体部１６又は第３導体部１８とは反対側から対向した対向面５７（図１６参照）を有しており、当該対向面５７がはんだＢＭにより貫通孔５４の縁部に接合されている。これによっても、ピン端子５６と支持部材５２とのはんだＢＭを介した接触面積が拡大されているので、ピン端子５６と支持部材５２との間の電気抵抗が一層小さくなる。また、貫通孔５４の四つ角部の内周面は、曲面状に形成されている。これにより、貫通孔５４へのピン端子５６の圧入による上記四つ角部への応力集中を緩和することができる。
＜各種変形例＞
次に、図２１～図３０を参照して、上記実施形態の各種変形例について説明する。図２１には、第２端子４０の第１変形例が斜視図にて示されている。第２端子４０の第１変形例は「端子部材」に相当する。この第２端子４０の第１変形例では、インナー端子部４０Ａは、絶縁基板１２の第１導体部１４（接続対象部）に向かって屈曲した屈曲部４０Ａ１と、屈曲部４０Ａ１の先端部（下端部）に設けられた先端接続部４０Ａ２とを有している。先端接続部４０Ａ２の下端は、略Ｖ字形状をなしている。先端接続部４０Ａ２の下端は、第１導体部１４に対して線接触する。この先端接続部４０Ａ２と第１導体部１４とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図２２には、第２端子４０の第２変形例が斜視図にて示されている。第２端子４０の第２変形例は「端子部材」に相当するものであり、第２端子４０の第１変形例と同様に、屈曲部４０Ａ１と先端接続部４０Ａ２とを有している。先端接続部４０Ａ２の下端は、波形状をなしており、絶縁基板１２の第１導体部１４に対して複数箇所で線接触している。この先端接続部４０Ａ２と第１導体部１４とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図２３には、接続部材５０の第１変形例が斜視図にて示されている。接続部材５０の第１変形例は「端子部材」に相当する。この接続部材５０の第１変形例では、ゲート接続部５０Ｃは、半導体素子２０のゲート電極２４（接続対象部）に向かって屈曲した屈曲部５０Ｃ１と、屈曲部５０Ｃ１の先端部（下端部）に設けられた先端接続部５０Ｃ２とを有している。先端接続部５０Ｃ２の下端は、略Ｖ字形状をなしており、ゲート電極２４に対して線接触している。この先端接続部５０Ｃ２とゲート電極２４とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図２４には、接続部材５０の第２変形例が斜視図にて示されている。接続部材５０の第２変形例は「端子部材」に相当するものであり、接続部材５０の第１変形例と同様に、屈曲部５０Ｃ１と先端接続部５０Ｃ２とを有している。この接続部材５０の第２変形例では、導体接続部５０Ｂは、絶縁基板１２の第２導体部１６に向かって屈曲した屈曲部５０Ｂ１と、屈曲部５０Ｂ１の先端部（下端部）に設けられた先端接続部５０Ｂ２とを有している。先端接続部５０Ｂ２の下端は、波形状をなしており、第２導体部１６に対して複数箇所で線接触している。この先端接続部５０Ｂ２と第２導体部１６とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図２５には、ピン端子５６の第１変形例が斜視図にて示されている。ピン端子５６の第１変形例は、フランジ部５６Ａを有していない。このピン端子５６の第１変形例が挿通される支持部材５２は、図２６に示されるように、貫通孔５４の縁部の上面側に面取り部５５が形成されている。この支持部材５２の貫通孔５４にピン端子５６が圧入された後、支持部材５２およびピン端子５６が加熱され、支持部材５２の上面に設けられたはんだの層が溶解される。溶解されたはんだは、面取り部５５に案内されてピン端子５６の外周と貫通孔５４の内周との間に流れ込み、その後に凝固する。これにより、ピン端子５６と支持部材５２とのはんだＢＭを介した接触面積が拡大される。
図２７には、ピン端子５６の第２変形例が斜視図にて示されている。ピン端子５６の第２変形例は、ピン端子５６の第１変形例と同様にフランジ部５６Ａを有しておらず、下端部の外周に複数（ここでは四つ）の溝部５６Ｂを有している。四つの溝部５６Ｂは、ピン端子５６の軸線方向（上下方向）に延在している。このピン端子５６は、図２８に示されるように、四つの溝部５６Ｂが支持部材５２の貫通孔５４の四つ角部と対向するように貫通孔５２に圧入される。このピン端子５６が支持部材５２の貫通孔５４に圧入された後、支持部材５２およびピン端子５６が加熱され、支持部材５２の上面に設けられたはんだの層が溶解される。溶解されたはんだは、複数の溝部５６Ｂに案内されてピン端子５６の外周と貫通孔５４の内周との間に流れ込み、その後に凝固する。また、絶縁基板１２の導体部上のはんだが、複数の溝部５６Ｂにおいて毛細管現象によって吸い上げてピン端子５６の外周と貫通孔５４の内周との間に流れ込み、その後に凝固する。これにより、ピン端子５６と支持部材５２とのはんだＢＭを介した接触面積が拡大される。
図２９には、ピン端子５６の第３変形例が斜視図にて示されている。ピン端子５６の第３変形例は、下端部以外が大径部５６Ｌとされ、下端部が小径部５６Ｓとされている。小径部５６Ｓは、大径部５６Ｌよりも小径に形成されており、支持部材５２の貫通孔５４に圧入される（図３０参照）。小径部５６Ｓと大径部５６Ｌとの間には、下方を向いた対向面５７が形成されており、当該対向面５７が貫通孔５４の縁部に対して上方側から対向する。このピン端子５６及び支持部材５２が加熱され、支持部材５２の上面に設けられたはんだＢＭの層が溶解されると、溶解されたはんだＢＭが支持部材５２の上面と対向面５７との間にぬれ広がると共に、対向面５７によってピン端子５６の外周と貫通孔５４の内周との間に流し込まれ、その後に凝固する。これにより、ピン端子５６と支持部材５２とのはんだＢＭを介した接触面積が拡大される。
なお、上記実施形態おいては、半導体素子２０がパワーＭＯＳＦＥＴである場合について説明したが、これに限るものではない。半導体素子は、ＩＧＢＴ、サイリスタ、ダイオード等の他の素子であってもよい。また、半導体素子の材料としては、シリコン、ＳｉＣ、ＧａＮ等の素材を用いることができる。
また、上記実施形態おける半導体素子２０は、一方側の面にソース電極２２を有し、他方側の面にドレイン電極を有する所謂縦型の半導体素子であったが、これに限るものではない。半導体素子は、一方側の面にソース電極及びドレイン電極を有する所謂横型の半導体素子であってもよい。
その他、本発明は、その要旨を逸脱しない範囲で種々変更して実施できる。また、本発明の権利範囲が上記実施形態に限定されないことは勿論である。
１０ 半導体装置
１２ 絶縁基板
１４ 第１導体部
１６ 第２導体部
２０ 半導体素子
２２ ソース電極（第１電極）
２４ ゲート電極（制御電極）
３０ 第１端子
４０ 第２端子
５０ 接続部材
５２ 支持部材
６０ 封止樹脂

Claims (5)

  1. 絶縁基板と、
    前記絶縁基板上に形成された第１導体部及び第２導体部と、
    前記第１導体部上に配置された半導体素子と、
    前記半導体素子の第１電極に接続された平板状の第１端子と、
    前記第１導体部に接続された平板状の第２端子と、
    前記絶縁基板、前記第１導体部、前記第２導体部及び前記半導体素子を封止する封止樹脂と、を備え、
    前記第１端子及び前記第２端子はそれぞれ、前記封止樹脂の内部に配置されたインナー端子部と、前記封止樹脂の外部に露出した状態で配置されたアウター端子部とを有し、
    前記第１端子及び前記第２端子の前記アウター端子部にそれぞれ雌ねじ部が設けられている半導体装置。
  2. 前記第１端子及び前記第２端子の前記アウター端子部はそれぞれ、板厚方向に貫通した挿入孔を有し、
    前記雌ねじ部は、前記挿入孔に挿入されて固定された雌ねじ部材に形成されている請求項１に記載の半導体装置。
  3. 前記雌ねじ部材の一端部が前記挿入孔に挿入されており、前記雌ねじ部材の他端部側が前記封止樹脂内に封止されている請求項２に記載の半導体装置。
  4. 前記第１端子及び前記第２端子の前記アウター端子部の端部はそれぞれ、前記封止樹脂の端部から突出している請求項１～３のいずれかに記載の半導体装置。
  5. 前記第１端子及び前記第２端子の前記アウター端子部はそれぞれ、板厚方向に貫通した貫通孔を有し、
    前記貫通孔に前記封止樹脂が入り込んでいる請求項１～４のいずれかに記載の半導体装置。
JP2021115201A 2021-07-12 2021-07-12 半導体装置 Pending JP2023011374A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021115201A JP2023011374A (ja) 2021-07-12 2021-07-12 半導体装置
CN202210785976.9A CN115621206A (zh) 2021-07-12 2022-07-04 半导体装置
US17/857,227 US20230011041A1 (en) 2021-07-12 2022-07-05 Semiconductor device
DE102022116910.3A DE102022116910A1 (de) 2021-07-12 2022-07-06 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021115201A JP2023011374A (ja) 2021-07-12 2021-07-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2023011374A true JP2023011374A (ja) 2023-01-24

Family

ID=84534133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021115201A Pending JP2023011374A (ja) 2021-07-12 2021-07-12 半導体装置

Country Status (4)

Country Link
US (1) US20230011041A1 (ja)
JP (1) JP2023011374A (ja)
CN (1) CN115621206A (ja)
DE (1) DE102022116910A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913009A (zh) 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料

Also Published As

Publication number Publication date
CN115621206A (zh) 2023-01-17
US20230011041A1 (en) 2023-01-12
DE102022116910A1 (de) 2023-01-12

Similar Documents

Publication Publication Date Title
US5198964A (en) Packaged semiconductor device and electronic device module including same
EP3226292A1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US20110042812A1 (en) Electronic device and method of manufacturing the same
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
US20100267206A1 (en) Semiconductor die package including heat sinks
JP5935374B2 (ja) 半導体モジュールの製造方法
US9666557B2 (en) Small footprint semiconductor package
CN112913009A (zh) 半导体装置以及引线框材料
US11171078B2 (en) Semiconductor device and method for manufacturing the same
KR20010110154A (ko) 리드 프레임, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자기기
US20200381327A1 (en) Semiconductor device
JP7173487B2 (ja) 半導体装置
JP2023011374A (ja) 半導体装置
JP2023011373A (ja) 半導体装置
JP2023011372A (ja) 半導体装置
JP2023011371A (ja) 端子部材及び半導体装置
US9252086B2 (en) Connector and resin-sealed semiconductor device
US11978683B2 (en) Semiconductor apparatus
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
US11929306B2 (en) Semiconductor device comprising first and second lead frames
JP2007042738A (ja) 半導体装置
JPH06204385A (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
US10903147B2 (en) Semiconductor device
WO2023089810A1 (ja) 半導体装置
JP5261025B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法