JP2023011371A - 端子部材及び半導体装置 - Google Patents
端子部材及び半導体装置 Download PDFInfo
- Publication number
- JP2023011371A JP2023011371A JP2021115198A JP2021115198A JP2023011371A JP 2023011371 A JP2023011371 A JP 2023011371A JP 2021115198 A JP2021115198 A JP 2021115198A JP 2021115198 A JP2021115198 A JP 2021115198A JP 2023011371 A JP2023011371 A JP 2023011371A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- conductor
- tip
- connection
- bent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims description 105
- 239000000758 substrate Substances 0.000 claims description 50
- 238000007789 sealing Methods 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 30
- 229920005989 resin Polymers 0.000 claims description 30
- 238000005452 bending Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 abstract description 42
- 238000012986 modification Methods 0.000 description 26
- 230000004048 modification Effects 0.000 description 26
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 239000000725 suspension Substances 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000000465 moulding Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
- H01L2224/4101—Structure
- H01L2224/4103—Connectors having different sizes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】接続対象部との接合強度を安定させ且つ占有面積が大きくならないようにする。【解決手段】接続対象物に接続される端子部材は、接続対象物に向かって屈曲した屈曲部39Aと、屈曲部39Aの先端部に設けられた先端接続部39Bと、を備える。先端接続部39Bは、導電性接合材であるはんだBMを介して接続対象物に接続される。【選択図】図11
Description
本発明は、端子部材及び半導体装置に関する。
下記特許文献1に開示された半導体装置は、半導体チップが実装された基板と、基板上の配線パターンに接続されたピン端子と、ピン端子を支持するとともに半導体チップの電極とピン端子とを電気的に接続するリードフレームとを備えている。
上記の先行技術では、リードフレームの一部からなる端子部に曲げ部が形成され、当該曲げ部がはんだ等の導電性接合材を用いて基板上の配線パターンに接合される。このような構成において、リードフレームの板厚が厚くなると、曲げ部の曲げ半径が大きくなる。この曲げ半径の大きさにより、はんだフィレットの形状が影響を受けるため、端子部と配線パターン(接続対象部)との接合強度が安定しなくなるという課題があった。また、上記の板厚及び曲げ半径が大きくなると、端子部の占有面積が大きくなり、製品のサイズアップにつながるという課題があった。
本発明は上記課題を考慮し、接続対象部との接合強度を安定させることができ且つ占有面積が大きくならないようにすることができる端子部材及び該端子部材を備える半導体装置を得ることを目的とする。
本発明に係る端子部材は、接続対象部に接続される端子部材であって、前記接続対象部に向かって屈曲した屈曲部と、前記屈曲部の先端部に設けられた先端接続部と、を備え、前記先端接続部が導電性接合材を介して前記接続対象部に接続される。
本発明に係る半導体装置は、絶縁基板と、前記絶縁基板上に形成された導体部上に配置された半導体素子と、前記接続対象部としての前記導体部に前記先端接続部が接続された前記端子部材と、前記絶縁基板及び前記半導体素子を封止する封止樹脂と、を備える。
本発明によれば、接続対象部に接続される端子部材は、接続対象部に向かって屈曲した屈曲部と、屈曲部の先端部に設けられた先端接続部とを備える。この先端接続部が導電性接合材を介して接続対象部に接続されている。この先端接続部の形状は、例えば本端子部材を構成する平板材がプレス加工で打ち抜かれる際に成形されるので、当該平板材の板厚や、屈曲部の曲げ半径によらず、先端接続部の形状を安定させることができる。その結果、導電性接合材を介した先端接続部と接続対象部との接合強度を安定させることができる。屈曲部の先端部に設けられた先端接続部が接続対象部と接合されるため、上記の平板材の板厚や屈曲部の曲げ半径によらず、接合に必要な面積を一定にすることができる。これにより、端子部材の占有面積が大きくならないようにすることができる。
以下、図1~図30を参照して本発明の一実施形態に係る半導体装置10について説明する。本実施形態では、説明の便宜上、各図中に適宜記す前後、左右及び上下の矢印で示す方向を、前後方向、左右方向及び上下方向と定義して構成要素の位置や向き等を説明する。また、各図中においては、図面を見易くするため、一部の符号を省略している場合がある。
図1に示されるように、本実施形態に係る半導体装置10は、前後方向に長尺で且つ上下方向に扁平な略直方体状をなしている。この半導体装置10は、図1~図5に示されるように、絶縁基板12と、絶縁基板12上に形成された第1導体部14、第2導体部16及び第3導体部18と、第1導体部14上に配置された半導体素子20と、半導体素子20のソース電極(第1電極)22に接続された平板状の第1端子30と、第1導体部14に接続された平板状の第2端子40と、半導体素子20のゲート電極(制御電極)24と第2導体部16とを電気的に接続する接続部材50と、第2導体部16及び第3導体部18に対して所定間隔をあけて配置された平板状の二つの支持部材52と、二つの支持部材52にそれぞれ挿通された状態で支持され、第2導体部16及び第3導体部18にそれぞれ接続された二つの棒状のピン端子56と、絶縁基板12、第1導体部14、第2導体部16、第3導体部18、半導体素子20、接続部材50及び二つの支持部材52を封止する封止樹脂60と、を備えている。
絶縁基板12は、下面(裏面)に放熱用の金属板が形成されたDCB(Direct Copper Bonding基板)のセラミックス基板である。この絶縁基板12は、プリント基板等であってもよい。この絶縁基板12は、矩形の平板状に形成されており、半導体装置10の上下方向を板厚方向として半導体装置10の前後方向中央部に配置されている。絶縁基板12の上面(表面)には、第1導体部14と第2導体部16と第3導体部18とが導体パターン(ここでは銅パターン)として形成されている。第1導体部14は、絶縁基板12の中央部に形成されており、第2導体部16及び第3導体部18は、絶縁基板12の左右の縁部に形成されている。第1導体部14と第2導体部16と第3導体部18とは、互いに絶縁されている。
図4及び図5に示されるように、第1導体部14上には、半導体素子20が配置されている。半導体素子20は、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。半導体素子20は、一方の面(絶縁基板12側の面(下面))に形成された第2電極である図示しないドレイン電極と、他方の面(絶縁基板12とは反対側の面(上面))に形成された第1電極であるソース電極22と、制御電極であるゲート電極24とを有している。
半導体素子20のドレイン電極は、第1導体部14に対して導電性接合材を介して接合されている。半導体素子20のソース電極22の上方には、導電性を有する平板材(ここでは銅板)によって構成された導体板26(図4参照)が配置されている。導体板26は、ソース電極22に対して導電性接合材を介して接合されている。なお、本実施形態では、導電性接合材としてはんだを用いている。はんだは、鉛フリーはんだでもよい。また、導電性接合材は、はんだに限らず、導電性および接着性を有する合金又は金属、或いは銀ペーストや銀ナノ粒子を有する導電性接着剤であってもよい。
第1端子30は、図1~図3及び図6に示されるように平板状に構成されており、半導体装置10の前部に配置される。第1端子30は「端子部材」に相当する。第1端子30は、導電性を有する平板材(ここでは銅板)がプレス成形されて製造されたものである。第1端子30は、封止樹脂60(図1参照)の内部に配置されるインナー端子部30Aと、封止樹脂60の外部に露出した状態で配置されるアウター端子部30Bとを一体に有している。
アウター端子部30Bは、半導体装置10の上下方向を板厚方向とする略矩形の平板状をなしている。インナー端子部30Aは、アウター端子部30Bの後端部から下方側へ延出された垂下部30A1と、垂下部30A1の後端部から後方側へ延出された接合部30A2とを有している。接合部30A2は、導体板26の上方に配置され、導電性接合材であるはんだを介して導体板26と接合される。これにより、第1端子30が導体板26およびはんだを介してソース電極22と電気的に接続される。
第2端子40は、図1~図3及び図7に示されるように平板状に構成されており、半導体装置10の後部に配置される。第2端子40は、導電性を有する平板材(ここでは銅板)がプレス成形されて製造されたものである。第2端子40は、封止樹脂60(図1参照)の内部に配置されるインナー端子部40Aと、封止樹脂60の外部に露出した状態で配置されるアウター端子部40Bとを一体に有している。
アウター端子部40Bは、半導体装置10の上下方向を板厚方向とする略矩形の平板状をなしている。インナー端子部40Aは、アウター端子部40Bの前端部から下方側へ延出されている。インナー端子部40Aの下端部には、前方側へ屈曲した接合部40A1が形成されている。接合部40A1は、絶縁基板12上の第1導体部14の後端部側に導電性接合材を介して接合される。これにより、第2端子40は、導電性接合材及び第1導体部14を介して半導体素子20のドレイン電極と電気的に接続される。
第1端子30のアウター端子部30Bの中央部、及び、第2端子40のアウター端子部40Bの中央部にはそれぞれ、アウター端子部30B,40Bを板厚方向に貫通した円形の挿入孔36,42が形成されている。これらの挿入孔36,42にはそれぞれ、雌ねじ部材46(図8及び図9参照)が挿入されて固定される。雌ねじ部材46は、袋状の雌ねじナットであり、上方側へ向けて開口した有底円筒状をなしている。雌ねじ部材46の内周には、雌ねじ部48が形成されている。
アウター端子部30B、40Bの各挿入孔36,42にはそれぞれ、雌ねじ部材46の開口側の端部(一端部)が挿入(ここでは圧入)される。雌ねじ部材46の開口側の外周面には、鍔状のフランジ部46Aが形成されており、当該フランジ部46Aがアウター端子部30B,40Bの下面に突き当てられる。雌ねじ部材46の他端部側は、封止樹脂60内に封止される。なお、雌ねじ部材46の一端部が挿入孔36,42に圧入されて第1端子30及び第2端子40に固定される構成に限らず、接着等の手段で第1端子30及び第2端子40に固定される構成にしてもよい。また、第1端子30及び第2端子40に雌ねじ部材46が固定される構成に限るものではない。すなわち、例えばアウター端子部30B,40Bにバーリング加工を施して円筒状の立ち上がり部を形成し、当該立ち上がり部の内周に雌ねじ部48を形成する構成にしてもよい。
上記の雌ねじ部材46が第1端子30及び第2端子40に固定されることにより、第1端子30及び第2端子40に雌ねじ部が設けられている。これにより、外部配線に取り付けられた圧着端子やバスバー等を、第1端子30及び第2端子40に対してねじ締結により接続できるように構成されている。
図1に示すように、第1端子30のアウター端子部30Bの前端部は、封止樹脂60の前端部から前方側へ突出した突出部30B1となっている。第2端子40のアウター端子部40Bの後端部は、封止樹脂60の後端部から後方側へ突出した突出部40B1となっている。これらの突出部30B1,40B1を利用するにより、アウター端子部30B,40Bの上面(雌ねじ部が設けられてる面)を、封止樹脂60を成形するための成形金型(上金型)に接触させ、逆面から成形金型(下金型)で突出部30B1,40B1を押し付けて上金型に密着させることで、アウター端子部30B,40Bの上面(雌ねじ部が設けられてる面)を露出面として形成することが可能になる。
アウター端子部30Bの前端部側の左右両側、及び、アウター端子部40Bの後端部側の左右両側にはそれぞれ、左右方向の外側が開放された切欠部38,44が形成されている。これらの切欠部38,44は、第1端子30及び第2端子40の位置決め用として機能する。また、これらの切欠部38,44には、封止樹脂60が入り込むようになっている。これにより、第1端子30及び第2端子40へのねじ締結時に加わる荷重に対する強度が向上している。なお、切欠部38,44の代わりに貫通孔が形成される構成にしてもよい。
図6、図10及び図11に示されるように、第1端子30のインナー端子部30Aの後端部側における左端部からは、左方側へ向けて接地用延出部39が延出されている。接地用延出部39の先端側は、第3導体部18の上方に配置される。接地用延出部39の先端側には、第3導体部18側(すなわち絶縁基板12側;下方側)に向かって屈曲した屈曲部39Aが形成されている。この屈曲部39Aは、前後方向に沿った曲率中心線CC(図12参照)を曲げ中心として屈曲している。
屈曲部39Aの先端(下端)には、第3導体部18に接続される先端接続部39Bが設けられている。先端接続部39Bは、左右方向から見て下方側へ向けて凸をなす円弧状に形成されており、下面が曲面状に形成されている。この先端接続部39Bの曲面が、接続対象部である第3導体部18に対して線接触している。この先端接続部39Bは、図11に示されるように、導電性接合材であるはんだBMにより第3導体部18と接合される。上記構成の第1端子30では、先端接続部39Bの曲面形状は、第1端子30を構成する平板材がプレス加工で打ち抜かれる際に成形される。そして、その後の曲げ加工により屈曲部39Aが形成される。
この先端接続部39Bにおいて第3導体部18と線接触した箇所(図12の二点鎖線LC参照)は、曲率中心線CCと直交する方向に延在している。なお、先端接続部39Bが接続対象部に対して線接触する構成に限らず、点接触又は面接触する構成にしてもよい。また、先端接続部39Bが第3導体部18(接続対象部)と直接接触する構成に限らず、先端接続部39Bと接続対象部との間に導電性接合材が介在され、導電性接合材を介して先端接続部39Bと接続対象部とが接続される構成にしてもよい。また、接続対象部は、絶縁基板12上の導体部に限らず、半導体素子の電極等であってもよい。
図4に示されるように、絶縁基板12上には接続部材50が配置されている。接続部材50は、半導体素子20のゲート電極24と第2導体部16とを電気的に接続している。図13及び図14に示されるように、接続部材50は、導電性を有する平板材(ここでは銅板)がプレス成形されて製造されたものであり、長尺状に形成されている。接続部材50を構成する平板材は、第1端子30及び第2端子40を構成する平板材よりも板厚が薄く設定されている。
接続部材50の長手方向中央部は、絶縁基板12と平行に延在する長尺板状の水平部50Aである。水平部50Aの長手方向一端部からは、水平部50Aの長手方向一方側かつ下方側(絶縁基板12側)へ向けて斜めに導体接続部50Bが延出されている。導体接続部50Bの先端部は、絶縁基板12と略平行になるように屈曲されており、第2導体部16上に配置される。導体接続部50Bの先端部は、導電性接合材であるはんだBM(図14参照)によって第2導体部16と接合される。水平部50Aの長手方向他端部からは、水平部50Aの長手方向他方側かつ下方側(絶縁基板12側)へ向けて斜めにゲート接続部50Cが延出されている。ゲート接続部50Cは水平部50A及び導体接続部50Bよりも細幅に形成されている。ゲート接続部50Cの先端部は、上方側へ向けて円弧状に曲がっており、ゲート電極24上に配置される。ゲート接続部50Cの先端部は、導電性接合材であるはんだBM(図14参照)によってゲート電極24と接合される。
図2~図4に示されるように、絶縁基板12の前端部側の左側の上方及び後端部側の右側の上方にはそれぞれ平板状の支持部材52が配置されている。一方の支持部材52は、第2導体部16に対して上方に所定間隔をあけて配置されており、他方の支持部材52は、第3導体部18に対して上方に所定間隔をあけて配置されている。これらの支持部材52は、導電性を有する平板材(ここでは銅板)がプレス成形されて製造されたものであり、略矩形の平板状に形成されている。これらの支持部材52は、絶縁基板12に対して平行に配置されている。これらの支持部材52を構成する平板材は、第1端子30及び第2端子40を構成する平板材よりも板厚が薄く設定されており、接続部材50を構成する平板材よりも板厚が厚く設定されている。
図15に示されるように、支持部材52の中央部には、多角形状(ここでは略四角形状)の貫通孔54が形成されている。この貫通孔54の四つの角部(四隅)の内周面は、曲面状に形成されており、貫通孔54の貫通方向である上下方向から見て円弧状をなしている。この貫通孔54には、ピン端子56が挿通(ここでは圧入)されて支持される。図16に示されるように、ピン端子56は、導電性を有する材料(ここでは金属)により長尺な棒状(ここでは円柱状)に形成されている。なお、支持部材52の貫通孔54の形状は上記に限らず適宜変更可能である。すなわち、貫通孔54は、三角形状、五角形状又は六角形状等の多角形状であればよい。また、本実施形態では、貫通孔54の四つ角部の内周面が曲面状に形成されることで、ピン端子56の圧入による上記四つ角部への応力集中を緩和するようにしているが、貫通孔54の角部の内周面が曲面状に形成されない構成にしてもよい。
ピン端子56の長手方向一端部側(下端部側)には、鍔状のフランジ部56Aが形成されている。ピン端子56の長手方向一端部は、支持部材52の貫通孔54に対して上方側すなわち絶縁基板12の第2導体部16又は第3導体部18とは反対側から挿入(ここでは圧入)される。これにより、ピン端子56の下端部側における外周面の四箇所が、貫通孔54の内周面に対して線接触している。ピン端子56のフランジ部56Aの下面は、貫通孔54の縁部に対して上方側から対向した対向面57となり、支持部材52の上面に対して導電性接合材であるはんだBMを介して接合される。上記の「対向」には、フランジ部56Aが貫通孔54の縁部と接触している場合の他、フランジ部56AがはんだBMを介して貫通孔54の縁部と接続されている場合を含む。
図15に示されるように、ピン端子56の外周と貫通孔54の内周との間には、はんだBM(図4では図示省略)が充填されている。この充填について補足すると、本実施形態では、支持部材52の貫通孔54にピン端子56が圧入された後に、支持部材52およびピン端子56が加熱され、支持部材52の上面に設けられたはんだBMの層が溶解される。溶解されたはんだBMは、支持部材52の上面とフランジ部56Aの対向面57との間にぬれ広がると共に、フランジ部56Aによってピン端子56の外周と貫通孔54の内周との間に流し込まれ、その後に凝固する。これにより、ピン端子56と支持部材52とのはんだBMを介した接触面積が拡大される。
ピン端子56の下端は、図17に示されるように、絶縁基板12の第2導体部16又は第3導体部18の上面に突き当てられており、はんだBMにより第2導体部16又は第3導体部18と接合される。これにより、ピン端子56が第2導体部16又は第3導体部18に対して電気的に接続される。第2導体部16に接続されたピン端子56は、ゲート電極24への制御信号の入力用とされる。第3導体部18に接続されたピン端子56は、接地用とされており、ソース電極22が第1端子30、第3導体部18及びピン端子56を介して接地される構成になっている。
上記構成の半導体装置10では、図1に示されるように、絶縁基板12、第1導体部14、第2導体部16、第3導体部18、半導体素子20、接続部材50、支持部材52及びピン端子56の下端部側(基端部側)が封止樹脂60により封止されている。第1端子30及び第2端子40のアウター端子部30Bは、封止樹脂60の上面に設けられ、封止樹脂60の外部に露出している。ピン端子56の上端部側(長手方向他端側;先端部側)は、封止樹脂60の外部に突出して設けられている。
図2~図5に示されるように、絶縁基板12上には、第1~第3の導体部14、16、18の他、導体パターン(銅パターン)からなる二つの吊り部材接合部19が設けられている。二つの吊り部材接合部19は、絶縁基板12の前端部側の右側及び後端部の左側に形成されている。これらの吊り部材接合部19には、それぞれ吊り部材である吊りピン62が導電性接合材を用いて接合されている。吊りピン62は、支持部材52と同じ厚みの板材によって構成されており、左右方向を長手とする長尺状をなしている。
吊りピン62及び支持部材52は、図18及び図19に示されるリードフレームLFの一部からなるものである。すなわち、半導体装置10の製造時には、図18に示されるように、第1端子30、第2端子40、接続部材50及びピン端子56が接合された絶縁基板12が、ピン端子56を介してリードフレームLFに支持される。図18に示される状態では、四つの支持部材52及び二つの吊りピン62がそれぞれリードフレームLFと繋がっている。その状態で次の工程に搬送される。次の工程では、図19に示されるように、二つの支持部材52がリードフレームLFから切断されるが、二つの吊りピン62はリードフレームLFと繋がったままとされる。その状態で次の工程に搬送される。次の工程では、図20に示されるように、封止樹脂60が成形される。封止樹脂60の成形後、二つの吊りピン62がリードフレームLFから切断され、図1に示される半導体装置10が完成する。このようにして製造される半導体装置10では、吊りピン62の端面が封止樹脂60の外部に露出する(図1参照)。
次に、本実施形態の作用及び効果について説明する。上記構成の半導体装置10では、絶縁基板12上に第1導体部14及び第2導体部16が形成され、第1導体部14上に半導体素子20が配置されている。半導体素子20のドレイン電極は、第1導体部14に接続されている。半導体素子20のソース電極22には、平板状の第1端子30が接続され、第1導体部14には、平板状の第2端子40が接続されている。半導体素子20のゲート電極24と第2導体部16とは、接続部材50によって電気的に接続されている。第2導体部16に対して所定間隔をあけて平板状の支持部材52が配置され、第2導体部16に接続された棒状のピン端子56が支持部材52に挿通された状態で支持されている。絶縁基板12、第1導体部14、第2導体部16、半導体素子20、接続部材50及び支持部材52は、封止樹脂60により封止されている。
第1端子30および第2端子40と、ピン端子56を支持する支持部材52とは、別部材とされている。これにより、第1端子30および第2端子40と支持部材52とを板厚が異なる平板材で製造することができる。よって、大電流に対応して第1端子30および第2端子40の板厚を厚くした場合でも、支持部材52の板厚を薄くすることができるので、半導体装置10の全体構成が大型化することを抑制でき、半導体装置10の小型化が可能となる。また、支持部材52の材料となるリードフレームLFの板厚を増加させる必要がないため、当該板厚の増加に伴ってリードフレームLFへの微細な加工が困難になることを回避できる。その結果、例えば支持部材52の貫通孔54を高精度に形成することができるので、ピン端子56を貫通孔54に精度良く圧入して支持することが可能となる。
第1端子30及び第2端子40はそれぞれ、封止樹脂60の内部に配置されたインナー端子部30A,40Aと、封止樹脂60の外部に露出した状態で配置されたアウター端子部30B,40Bとを有する。第1端子30及び第2端子40のアウター端子部30B,40Bには、それぞれ雌ねじ部48が設けられているので、第1端子30及び第2端子40へのねじ締結による接続が可能である。また、ねじ締結用のナットを封止樹脂60に埋め込む必要がないため、半導体装置10の薄厚化を図ることができる。その結果、例えば半導体装置10の放熱性能を向上させることができる。また例えば、第1端子及び第2端子を延長し、当該延長部を用いてねじ締結用ナットを封止樹脂60に保持する構成と比較して、配線抵抗が小さくなり、低インダクタンス化を図ることが可能となる。
上記のアウター端子部30B,40Bはそれぞれ、板厚方向に貫通した挿入孔36,42を有しており、雌ねじ部48は、アウター端子部30B,40Bの挿入孔36,42に挿入されて固定された雌ねじ部材46に形成されている。これにより、例えばアウター端子部30B,40Bにバーリング加工が施されて円筒状の立ち上がり部が形成され、当該立ち上がり部の内周に雌ねじ部48が形成される構成と比較して、雌ねじ部48の強度を高くすることができる。
上記の雌ねじ部材46は、一端部が挿入孔36,42に挿入されており、他端部側が封止樹脂60内に封止されている。これにより、雌ねじ部材46が封止樹脂60に対して固定されるので、第1端子30及び第2端子40へのねじ締結時に加わる荷重に対する強度が向上する。
更に、アウター端子部30Bの前端部側の左右両側、及び、アウター端子部40Bの後端部側の左右両側にはそれぞれ、左右方向の外側が開放された切欠部38,44が形成されている。これらの切欠部38,44には、封止樹脂60が入り込んでいる。これにより、第1端子30及び第2端子40へのねじ締結時に加わる荷重に対する強度が一層向上する。
また、第1端子30は、第3導体部18に向かって屈曲した屈曲部39Aと、屈曲部39Aの先端部に設けられた先端接続部39Bとを有している。この先端接続部39BがはんだBMにより第3導体部18に接続されている。この先端接続部39Bの形状は、第1端子30を構成する平板材がプレス加工で打ち抜かれる際に成形されるので、当該平板材の板厚や、屈曲部39Aの曲げ半径によらず、先端接続部39Bの形状を安定させることができる。その結果、はんだBMを介した先端接続部39Bと第3導体部18との接合強度を安定させることができる。
上記の先端接続部39Bは、曲面状に形成されており、第3導体部18と線接触する。これにより、はんだBMのフィレットが安定的に形成され易くなる。また、はんだBMの熱収縮による応力が集中し易い先端接続部39Bの最外周部において、はんだの厚みを確保し易くなるので、応力を緩和することができる。また、上記のように屈曲部39Aの先端部に設けられた先端接続部39Bが第3導体部18と接合されるため、上記の平板材の板厚や屈曲部39Aの曲げ半径によらず、接合に必要な面積を一定にすることができる。これにより、第1端子30の占有面積が大きくならないようにすることができ、製品のサイズアップを回避することができる。
なお、第1端子30の接地用延出部39において、屈曲部39Aよりも先端側の部分を、絶縁基板12と平行になるように曲げ、当該曲げ部を第3導体部18(接続対象部)と接続させることもできる。しかしながら、そのような構成において、第1端子30(端子部材)の板厚が厚くなると、曲げ部の曲げ半径が大きくなる。その結果、曲げ部の曲げ半径を一定に形成することが難しくなり、はんだフィレットが安定して形成され難くなるという問題が生じる。また、上記のような曲げ部を接続対象部と接合するために必要な占有面積が大きくなるため、半導体装置10の全体構成が大型化するという問題も生じる。この点、本実施形態によれば、上記のような問題を解消することができる。
また、上記の先端接続部39Bにおいて第3導体部18と線接触する箇所LC(図12参照)は、屈曲部39Aの曲げ中心である曲率中心線CCと直交する方向に延在している。このように構成されているので、第1端子30を構成する平板材をプレス加工で打ち抜いて先端接続部39Bを形成した後、曲げ加工により屈曲部39Aを屈曲させればよく、少ない工数で先端接続部39B及び屈曲部39Aを形成することができる。これにより、例えば第1端子30の製造コストを低くすることができる。
また、本実施形態によれば、絶縁基板12の第1導体部14上に半導体素子20が配置されると共に、絶縁基板12の第2導体部16及び第3導体部18に対して所定間隔をあけて平板状の支持部材52が配置されている。支持部材52には、円柱状のピン端子56が挿通された状態で支持されており、ピン端子56が第2導体部16及び第3導体部18に接続されている。支持部材52は、板厚方向に貫通した貫通孔54を有しており、この貫通孔54にピン端子56が挿通されている。この貫通孔54は、多角形状(ここでは四角形状)をなしているので、貫通孔54が丸孔である場合と比較して、ピン端子56と貫通孔54との接触面積が小さくなる。このため、貫通孔54が丸孔である場合と比較して、ピン端子56を貫通孔54に対して安定した精度で挿入(圧入)して支持可能となる。
また、ピン端子56と支持部材52とを接合したはんだBMが、ピン端子56の外周と貫通孔54の内周との間に充填されている。これにより、ピン端子56と支持部材52とのはんだBMを介した接触面積が拡大されているので、ピン端子56と支持部材52との間の電気抵抗が小さくなる。さらに、ピン端子56は、貫通孔54の縁部に対して第2導体部16又は第3導体部18とは反対側から対向した対向面57(図16参照)を有しており、当該対向面57がはんだBMにより貫通孔54の縁部に接合されている。これによっても、ピン端子56と支持部材52とのはんだBMを介した接触面積が拡大されているので、ピン端子56と支持部材52との間の電気抵抗が一層小さくなる。また、貫通孔54の四つ角部の内周面は、曲面状に形成されている。これにより、貫通孔54へのピン端子56の圧入による上記四つ角部への応力集中を緩和することができる。
<各種変形例>
次に、図21~図30を参照して、上記実施形態の各種変形例について説明する。図21には、第2端子40の第1変形例が斜視図にて示されている。第2端子40の第1変形例は「端子部材」に相当する。この第2端子40の第1変形例では、インナー端子部40Aは、絶縁基板12の第1導体部14(接続対象部)に向かって屈曲した屈曲部40A1と、屈曲部40A1の先端部(下端部)に設けられた先端接続部40A2とを有している。先端接続部40A2の下端は、略V字形状をなしている。先端接続部40A2の下端は、第1導体部14に対して線接触する。この先端接続部40A2と第1導体部14とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
次に、図21~図30を参照して、上記実施形態の各種変形例について説明する。図21には、第2端子40の第1変形例が斜視図にて示されている。第2端子40の第1変形例は「端子部材」に相当する。この第2端子40の第1変形例では、インナー端子部40Aは、絶縁基板12の第1導体部14(接続対象部)に向かって屈曲した屈曲部40A1と、屈曲部40A1の先端部(下端部)に設けられた先端接続部40A2とを有している。先端接続部40A2の下端は、略V字形状をなしている。先端接続部40A2の下端は、第1導体部14に対して線接触する。この先端接続部40A2と第1導体部14とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図22には、第2端子40の第2変形例が斜視図にて示されている。第2端子40の第2変形例は「端子部材」に相当するものであり、第2端子40の第1変形例と同様に、屈曲部40A1と先端接続部40A2とを有している。先端接続部40A2の下端は、波形状をなしており、絶縁基板12の第1導体部14に対して複数箇所で線接触している。この先端接続部40A2と第1導体部14とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図23には、接続部材50の第1変形例が斜視図にて示されている。接続部材50の第1変形例は「端子部材」に相当する。この接続部材50の第1変形例では、ゲート接続部50Cは、半導体素子20のゲート電極24(接続対象部)に向かって屈曲した屈曲部50C1と、屈曲部50C1の先端部(下端部)に設けられた先端接続部50C2とを有している。先端接続部50C2の下端は、略V字形状をなしており、ゲート電極24に対して線接触している。この先端接続部50C2とゲート電極24とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図24には、接続部材50の第2変形例が斜視図にて示されている。接続部材50の第2変形例は「端子部材」に相当するものであり、接続部材50の第1変形例と同様に、屈曲部50C1と先端接続部50C2とを有している。この接続部材50の第2変形例では、導体接続部50Bは、絶縁基板12の第2導体部16に向かって屈曲した屈曲部50B1と、屈曲部50B1の先端部(下端部)に設けられた先端接続部50B2とを有している。先端接続部50B2の下端は、波形状をなしており、第2導体部16に対して複数箇所で線接触している。この先端接続部50B2と第2導体部16とをはんだで接合する場合、はんだフィレットが安定的に形成され易くなる。
図25には、ピン端子56の第1変形例が斜視図にて示されている。ピン端子56の第1変形例は、フランジ部56Aを有していない。このピン端子56の第1変形例が挿通される支持部材52は、図26に示されるように、貫通孔54の縁部の上面側に面取り部55が形成されている。この支持部材52の貫通孔54にピン端子56が圧入された後、支持部材52およびピン端子56が加熱され、支持部材52の上面に設けられたはんだの層が溶解される。溶解されたはんだは、面取り部55に案内されてピン端子56の外周と貫通孔54の内周との間に流れ込み、その後に凝固する。これにより、ピン端子56と支持部材52とのはんだBMを介した接触面積が拡大される。
図27には、ピン端子56の第2変形例が斜視図にて示されている。ピン端子56の第2変形例は、ピン端子56の第1変形例と同様にフランジ部56Aを有しておらず、下端部の外周に複数(ここでは四つ)の溝部56Bを有している。四つの溝部56Bは、ピン端子56の軸線方向(上下方向)に延在している。このピン端子56は、図28に示されるように、四つの溝部56Bが支持部材52の貫通孔54の四つ角部と対向するように貫通孔52に圧入される。このピン端子56が支持部材52の貫通孔54に圧入された後、支持部材52およびピン端子56が加熱され、支持部材52の上面に設けられたはんだの層が溶解される。溶解されたはんだは、複数の溝部56Bに案内されてピン端子56の外周と貫通孔54の内周との間に流れ込み、その後に凝固する。また、絶縁基板12の導体部上のはんだが、複数の溝部56Bにおいて毛細管現象によって吸い上げてピン端子56の外周と貫通孔54の内周との間に流れ込み、その後に凝固する。これにより、ピン端子56と支持部材52とのはんだBMを介した接触面積が拡大される。
図29には、ピン端子56の第3変形例が斜視図にて示されている。ピン端子56の第3変形例は、下端部以外が大径部56Lとされ、下端部が小径部56Sとされている。小径部56Sは、大径部56Lよりも小径に形成されており、支持部材52の貫通孔54に圧入される(図30参照)。小径部56Sと大径部56Lとの間には、下方を向いた対向面57が形成されており、当該対向面57が貫通孔54の縁部に対して上方側から対向する。このピン端子56及び支持部材52が加熱され、支持部材52の上面に設けられたはんだBMの層が溶解されると、溶解されたはんだBMが支持部材52の上面と対向面57との間にぬれ広がると共に、対向面57によってピン端子56の外周と貫通孔54の内周との間に流し込まれ、その後に凝固する。これにより、ピン端子56と支持部材52とのはんだBMを介した接触面積が拡大される。
なお、上記実施形態おいては、半導体素子20がパワーMOSFETである場合について説明したが、これに限るものではない。半導体素子は、IGBT、サイリスタ、ダイオード等の他の素子であってもよい。また、半導体素子の材料としては、シリコン、SiC、GaN等の素材を用いることができる。
また、上記実施形態おける半導体素子20は、一方側の面にソース電極22を有し、他方側の面にドレイン電極を有する所謂縦型の半導体素子であったが、これに限るものではない。半導体素子は、一方側の面にソース電極及びドレイン電極を有する所謂横型の半導体素子であってもよい。
その他、本発明は、その要旨を逸脱しない範囲で種々変更して実施できる。また、本発明の権利範囲が上記実施形態に限定されないことは勿論である。
10 半導体装置
12 絶縁基板
14 第1導体部
16 第2導体部
20 半導体素子
22 ソース電極(第1電極)
24 ゲート電極(制御電極)
30 第1端子
40 第2端子
50 接続部材
52 支持部材
60 封止樹脂
12 絶縁基板
14 第1導体部
16 第2導体部
20 半導体素子
22 ソース電極(第1電極)
24 ゲート電極(制御電極)
30 第1端子
40 第2端子
50 接続部材
52 支持部材
60 封止樹脂
Claims (4)
- 接続対象部に接続される端子部材であって、
前記接続対象部に向かって屈曲した屈曲部と、
前記屈曲部の先端部に設けられた先端接続部と、を備え、
前記先端接続部が導電性接合材を介して前記接続対象部に接続される端子部材。 - 前記先端接続部は、曲面状に形成されており、前記接続対象部と線接触する請求項1に記載の端子部材。
- 前記屈曲部は、曲率中心線を曲げ中心として屈曲しており、
前記先端接続部において前記導体部と線接触する箇所は、前記曲率中心線と直交する方向に延在する請求項2に記載の端子部材。 - 絶縁基板と、
前記絶縁基板上に形成された導体部上に配置された半導体素子と、
前記接続対象部としての前記導体部に前記先端接続部が接続された請求項1~3のいずれかに記載の端子部材と、
前記絶縁基板及び前記半導体素子を封止する封止樹脂と、を備える半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021115198A JP2023011371A (ja) | 2021-07-12 | 2021-07-12 | 端子部材及び半導体装置 |
US17/857,261 US20230007986A1 (en) | 2021-07-12 | 2022-07-05 | Terminal member and semiconductor device |
DE102022116911.1A DE102022116911A1 (de) | 2021-07-12 | 2022-07-06 | Anschlusselement und halbleitervorrichtung |
CN202210796981.XA CN115621237A (zh) | 2021-07-12 | 2022-07-06 | 端子部件以及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021115198A JP2023011371A (ja) | 2021-07-12 | 2021-07-12 | 端子部材及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023011371A true JP2023011371A (ja) | 2023-01-24 |
Family
ID=84533894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021115198A Pending JP2023011371A (ja) | 2021-07-12 | 2021-07-12 | 端子部材及び半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230007986A1 (ja) |
JP (1) | JP2023011371A (ja) |
CN (1) | CN115621237A (ja) |
DE (1) | DE102022116911A1 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020208741A1 (ja) | 2019-04-10 | 2020-10-15 | 新電元工業株式会社 | 半導体装置、及びリードフレーム材 |
-
2021
- 2021-07-12 JP JP2021115198A patent/JP2023011371A/ja active Pending
-
2022
- 2022-07-05 US US17/857,261 patent/US20230007986A1/en active Pending
- 2022-07-06 DE DE102022116911.1A patent/DE102022116911A1/de active Pending
- 2022-07-06 CN CN202210796981.XA patent/CN115621237A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102022116911A1 (de) | 2023-01-12 |
CN115621237A (zh) | 2023-01-17 |
US20230007986A1 (en) | 2023-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3226292A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
US20110042812A1 (en) | Electronic device and method of manufacturing the same | |
KR200482370Y1 (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
US9666557B2 (en) | Small footprint semiconductor package | |
CN112913009A (zh) | 半导体装置以及引线框材料 | |
JP2015056638A (ja) | 半導体装置およびその製造方法 | |
JP7173487B2 (ja) | 半導体装置 | |
JP2023011371A (ja) | 端子部材及び半導体装置 | |
JP2023011374A (ja) | 半導体装置 | |
JP2023011373A (ja) | 半導体装置 | |
JP2023011372A (ja) | 半導体装置 | |
CN111630644B (zh) | 半导体装置及其制造方法 | |
US9252086B2 (en) | Connector and resin-sealed semiconductor device | |
KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
CN113056813B (zh) | 半导体装置 | |
US11929306B2 (en) | Semiconductor device comprising first and second lead frames | |
US10903147B2 (en) | Semiconductor device | |
NL2021879B1 (en) | Electronic module | |
US10770400B2 (en) | Semiconductor module | |
JP2024048288A (ja) | 電子モジュール | |
JP5261025B2 (ja) | 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
JP2023179843A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006287263A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240619 |