CN111630644B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111630644B
CN111630644B CN201880087106.6A CN201880087106A CN111630644B CN 111630644 B CN111630644 B CN 111630644B CN 201880087106 A CN201880087106 A CN 201880087106A CN 111630644 B CN111630644 B CN 111630644B
Authority
CN
China
Prior art keywords
solder
electrode
semiconductor chip
semiconductor device
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880087106.6A
Other languages
English (en)
Other versions
CN111630644A (zh
Inventor
中川政雄
桑野亮司
篠竹洋平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111630644A publication Critical patent/CN111630644A/zh
Application granted granted Critical
Publication of CN111630644B publication Critical patent/CN111630644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明的半导体装置1包括：基板10，其具有半导体芯片配置面12；半导体芯片20，其被配置于半导体芯片配置面12上，且具有形成于与半导体芯片配置面12相向的面是相反侧的面上的主电极24及形成于与主电极24分离的位置上的控制电极26；以及引线30，其具有至少一部分是经由焊锡40而与主电极24相接合的电极连接片32，其中，从平面上看，电极连接片32具有向半导体芯片20侧突出的凸部38，凸部38位于电极连接片32上的与焊锡40接合的接合面37上的栅电极26侧的边缘部37与栅电极26之间、或位于电极连接片32上的与焊锡40接合的接合面36上的栅电极26侧的边缘部37相接的位置上。根据本发明的半导体装置1，能够提供可靠性不易下降的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
以往，有一种经由焊锡而接合有半导体芯片与引线的半导体装置已被普遍知晓(例如，参照专利文献1)。
如图8所示，专利文献1中记载的以往的半导体装置900包括：基板910，其具有半导体芯片配置面912；半导体芯片920，其被配置于半导体芯片配置面912上，且具有形成于与半导体芯片配置面912是相向的面上的集电极922、以及具有形成于与半导体芯片配置面912相向的面是相反侧的面上的发射极924(主电极)及形成于与发射极924分离的位置上的栅电极926(控制电极)；以及引线930，其具有电极连接片932，并且该电极连接片932经由焊锡940而与发射极924相接合。
根据专利文献1中记载的以往的半导体装置900，其电极连接片932是经由焊锡940而与发射极924相接合，即，由于是仅经由焊锡940(不经由导线等中间构件)来直接连接半导体芯片920与引线930，因此，半导体装置900适于具有较大的电流容量且使用大电流的电子设备(例如电源)。此外，在专利文献1中记载的以往的半导体装置900中，为了形成焊锡而使用糊状的焊锡材料。
【先行技术文献】
【专利文献1】特开2010-123686号公报
【专利文献2】特开2017-199809号公报
然而，在专利文献1中记载的以往的半导体装置中，当在制造过程中进行回流后，有时会由于糊状的焊锡材料中的助焊剂急剧地蒸发而导致焊锡材料或助焊剂飞散，从而会使焊锡(焊球SB)或助焊剂粘附在栅电极926的表面上(参照图9)。而在这种情况下，在之后的导线接合工序中，栅电极926与导线970之间的接合强度就会下降，从而就有可能产生半导体装置的可靠性下降的问题。
特别是在为了缓和作用于半导体芯片与引线之间的焊锡的应力(例如热应力)而必须要使该焊锡保持在一定厚度以上的情况下(例如，参照专利文献2)，由于从焊锡材料的侧面的上部(以半导体芯片为基准时的高度较高的部分)飞散的焊锡或助焊剂被送到一定距离以外的地方，因此上述问题会变得尤为显著。
所以，本发明为了解决上述问题，目的是提供一种可靠性不易下降的半导体装置。此外，本发明的目的还提供一种半导体装置的制造方法，来用于制造所述半导体装置。
发明内容
【1】本发明的半导体装置，其特征在于，包括：基板，其具有半导体芯片配置面；半导体芯片，其被配置于所述半导体芯片配置面上，且具有形成于与所述半导体芯片配置面相向的面是相反侧的面上的主电极及形成于与所述主电极分离的位置上的控制电极；以及引线，其具有至少一部分是经由焊锡而与所述主电极相接合的电极连接片，其中，从平面上看，所述电极连接片具有向所述半导体芯片侧突出的凸部，所述凸部位于所述电极连接片上的与所述焊锡接合的接合面上的控制电极侧的边缘部与所述控制电极之间、或位于所述电极连接片上的与所述焊锡接合的接合面上的控制电极侧的边缘部相接的位置上。
【2】在本发明的半导体装置中，最好是：所述凸部从平面上看被配置在所述半导体芯片所配置着的区域内。
【3】在本发明的半导体装置中，最好是：所述凸部与所述半导体芯片不接触。
【4】在本发明的半导体装置中，最好是：所述凸部按照在通过所述焊锡来接合所述主电极与所述电极连接片的接合工序中遮挡从所述焊锡的侧面飞散的焊球到达所述控制电极的配置结构，设置在所述电极连接片上。
【5】在本发明的半导体装置中，最好是：在从截面观看时，所述引线在所述凸部的部分处向所述半导体芯片侧折弯。
【6】在本发明的半导体装置中，最好是：在从所述电极连接片上的与所述半导体芯片配置面相向的面是相反侧的面观看时，在所述电极连接片上形成有与所述凸部相对应的凹部。
【7】在本发明的半导体装置中，最好是：从平面上看，所述电极连接片被配置为覆盖所述焊锡整体。
【8】本发明的半导体装置的制造方法用于制造上述【1】～【7】中的任意一项所述的半导体装置，其特征在于，包括：半导体芯片配置工序，在具有半导体芯片配置面的基板的所述半导体芯片配置面上配置半导体芯片，使得主电极以及形成于与所述主电极分离的位置上的控制电极位于与所述半导体芯片配置面相向的面是相反侧的面上；组装体形成工序，将具有形成了向一个面突出的凸部的电极连接片的引线按照：使所述主电极与所述电极连接片成为夹着焊锡材料的相向状态，并且从平面上看，使所述凸部是位于所述电极连接片上的与所述焊锡材料接合的接合面上的控制电极侧的边缘部与所述控制电极之间、或使所述凸部是位于所述电极连接片上的与所述焊锡材料接合的接合面上的控制电极侧的边缘部相接的位置上，并且是使所述凸部成为向所述半导体芯片侧突出的状态来进行配置后形成组装体；以及接合工序，在将所述焊锡材料熔融后通过使其固化来将所述主电极与所述电极连接片经由焊锡进行接合。
发明效果
根据本发明的半导体装置，由于从平面上看，电极连接片具有向半导体芯片侧突出的凸部，所述凸部位于电极连接片上的与焊锡接合的接合面上的栅电极侧的边缘部与栅电极之间、或位于电极连接片上的与焊锡接合的接合面上的栅电极侧的边缘部相接的位置上，因此，当在制造过程中通过接合工序来进行回流时，即使焊锡材料中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，飞散的焊锡或助焊剂也会碰上凸部，从而焊锡或助焊剂就会由于该凸部而不易粘附在控制电极的表面上。所以，在之后的导线接合工序中，控制电极与导线之间的接合强度就会变得不易下降，从而可靠性也会变得不易下降。
根据本发明的半导体装置，由于从平面上看，电极连接片具有向半导体芯片侧突出的凸部，所述凸部位于电极连接片上的与焊锡接合的接合面上的控制电极侧的边缘部与控制电极之间、或位于电极连接片上的与焊锡接合的接合面上的控制电极侧的边缘部相接的位置上，因此，即使是在因必须要使焊锡的厚度保持在一定厚度以上而导致从焊锡材料侧面上部飞散的焊锡或助焊剂容易被送到一定距离以外的地方时，从焊锡材料侧面上部飞散的焊锡或助焊剂中的大部分也将会碰上凸部。所以，由于焊锡或助焊剂会变得不易粘附在控制电极的表面上，因此，在之后的导线接合工序中，控制电极与导线之间的接合强度就会变得更不易下降，从而可靠性也会变得更不易下降。
根据本发明的半导体装置的制造方法，由于该制造方法包含：组装体形成工序，将具有形成了向一个面突出的凸部的电极连接片的引线按照：使主电极与电极连接片成为夹着焊锡材料的相向状态，并且从平面上看，使凸部是位于电极连接片上的与焊锡材料接合的接合面上的控制电极侧的边缘部与控制电极之间、或使凸部是位于电极连接片上的与焊锡材料接合的接合面上的控制电极侧的边缘部相接的位置上，并且是使凸部成为向半导体芯片侧突出的状态来进行配置后形成组装体；以及接合工序，在将焊锡材料熔融后通过使其固化来将主电极与电极连接片经由焊锡进行接合，因此，即使在接合工序中，焊锡材料中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，飞散的焊锡或助焊剂也会碰上凸部，从而焊锡或助焊剂就会由于该凸部而不易粘附在控制电极的表面上。所以，在之后的导线接合工序中，控制电极与导线之间的接合强度就会变得不易下降，从而就能够制造可靠性不易下降的半导体装置。
附图说明
图1是展示实施方式一涉及的半导体装置1的图。其中，图1(a)是半导体装置1的平面图，图1(b)是半导体装置1的截面图。
图2是实施方式一涉及的半导体装置1的主要部分放大图。其中，图2(a)是半导体装置1的主要部分放大截面图，图2(b)是半导体装置1的主要部分放大平面图。
图3是实施方式一涉及的半导体装置的制造方法的工序图。其中，图3(a)是展示基板准备工序S100的图，图3(b)是展示半导体芯片配置工序S200的图，图3(c)是展示焊锡材料配置工序S310的图。
图4是实施方式一涉及的半导体装置的制造方法的工序图。其中，图4(a)是展示引线框配置工序S320的图，图4(b)是展示导线接合工序S500的图，图4(c)是展示树脂封装工序S600的图。
图5是展示实施方式二涉及的半导体装置2的图。其中，图5(a)是半导体装置2的放大截面图，图5(b)是半导体装置2的主要部分放大平面图。
图6是变形例一涉及的半导体装置3的主要部分放大截面图。
图7是展示变形例二涉及的半导体装置4的图。其中，图7(a)是半导体装置2的立体图，图7(b)是图7(a)中的B-B截面图，图7(c)是图7(a)中的C-C截面图。
图8是展示以往的半导体装置900的截面图。在图8中，符号946表示焊锡，符号960、962表示端子，符号970表示导线，符号980表示树脂。
图9是展示以往的半导体装置900中的问题点的主要部分放大截面图。其中，符号941表示焊锡材料(糊状的焊锡材料)。
具体实施方式
以下，将根据图示的实施方式来说明本发明的半导体装置的制造方法。其中，各附图只是模式图，不一定严格反映出实际的尺寸大小。
【实施方式一】
1.实施方式一涉及的半导体装置1的构成
实施方式一涉及的半导体装置1为了缓和作用于半导体芯片与引线之间的焊锡的应力(例如热应力)而将焊锡的厚度设置在一定厚度以上。
如图1以及图2所示，实施方式涉及的半导体装置1包括：基板10；半导体芯片20；引线30、62、64；焊锡40、46；以及导线70，其中，除了引线30、62、64的外部连接端子以及散热性的金属板18的一部分以外，其余部件都被树脂80进行树脂封装。
基板10是具有半导体芯片配置面12的基板。虽然能够使用适当的基板(例如印刷基板)来作为基板10，但是在实施方式一中使用的是DCB(Direct Cоpper Bonding)基板，该DCB基板具有：绝缘性基板14；被形成在绝缘性基板14的一面且具有半导体芯片配置面12的电路16；以及被形成在绝缘性基板14的另一面的散热用金属板18。其中，散热用金属板18的一部分从树脂80露出。
半导体芯片20是IGBT(Insulated Gate Bipolar Transistor)，其被配置在半导体芯片配置面12上，并且具有：形成在一个面(与半导体芯片配置面12相向的面)上的集电极22、形成在另一个面(与半导体芯片配置面12相向的面是相反侧的面)上的发射极24(主电极)、以及形成在与发射极24分离的位置上的栅电极26(控制电极)。
集电极22经由焊锡46而与基板10的半导体芯片配置面12相接合，并且集电极22经由焊锡46、基板10(电路16)以及引线64而与外部相连接。
发射极24经由焊锡40而与引线30的电极连接片32相接合，并且发射极24经由焊锡40以及引线30(外部连接端子34)而与外部相连接。
引线30、62、64是平板状的金属构件，其是通过将引线框分开后形成的。引线30、62、64的截面积更大于导线，并且能够流通大电流。
引线30具有：一部分是经由焊锡40而与发射极24相接合的电极连接片32。具体来说，在引线30的一端部上具有一部分是经由焊锡40而与发射极24相接合的电极连接片32，在引线30的另一端部上具有用于与外部连接的外部连接端子34。此外，引线也可以具有：电极连接片32的整体是经由焊锡40而与发射极24相接合的电极连接片。例如是具有L形的电极连接片，并且电极连接片的焊锡材料侧的整个面可以与焊锡材料的上表面及侧面接触。
电极连接片32被配置为从平面上看覆盖焊锡40整体。从平面上看，电极连接片32具有向半导体芯片20侧突出的凸部38，所述凸部38位于电极连接片32上的与焊锡40接合的接合面36上的栅电极26侧的边缘部37与栅电极26之间。
凸部38按照在通过焊锡40接合发射极24与电极连接片32的接合工序中遮挡(防止)从焊锡40的侧面(后述的焊锡材料41的侧面)飞散的焊球(参照图9)到达栅电极26的配置结构，设置在电极连接片32上。
即，由于焊球在从焊锡材料的侧面飞散后是进行抛物运动(斜向投射或水平投射)，因此凸部就存在于：当焊锡或助焊剂飞散时，在焊球或助焊剂是以从焊锡材料41飞出的一般初始速度来通过栅电极表面上的一点与通过焊锡材料41侧面上的一点的抛物线(抛物运动的轨迹)上。反过来说，凸部38是按照：焊锡或助焊剂在飞散时是以从焊锡材料41飞出的一般初始速度来通过栅电极26表面上的一点与通过焊锡材料41侧面上的一点的抛物线的位置及构成来设置在电极连接片32上。
凸部38被设置在：在从接合工序中的焊锡40(焊锡材料41)的侧面的一部分(例如，在焊锡材料的侧面上离半导体芯片最远的位置)上观看时，隐藏栅电极26的位置上。
凸部38的宽度(与从焊锡材料41朝向栅电极26的方向正交的方向上的宽度)只要满足：从焊锡材料41的一部分(例如，在焊锡材料的侧面上离半导体芯片最远的位置)观看时能够隐藏栅电极26即可。
凸部38的配置位置及高度只要满足：其一部分存在于通过焊锡材料41与栅电极26之间的栅电极表面上的一点与通过焊锡材料41侧面上的一点的抛物线上即可。所以，在栅电极26与发射极24之间的间隔较短的情况下，就必须要使焊锡材料41的侧面与凸部38之间的间隔靠近，或者必须要提高凸部的高度，而在栅电极26与发射极24之间的间隔较长的情况下，凸部38的高度也可以更低于规定的高度。
凸部38从平面上看被配置在半导体芯片20所配置着的区域内。即，凸部38位于半导体芯片20的正上方。在从截面观看时，引线30在凸部38的部分处向半导体芯片20侧折弯。所以，在从电极连接片32上的与半导体芯片配置面12相向的面是相反侧的面观看时，与凸部38相对应的凹部被形成在电极连接片32上，并且在该凹部内也有树脂进入。凸部38与半导体芯片20不接触。
在实施方式一中，在将电极连接片32上的与半导体芯片配置面12相向的面作为基准、将凸部38的高度作为h、将半导体芯片20的发射极(主电极)的表面与电极连接片32的表面之间的间隔作为d后，满足：0.8d≦h≦0.95d的关系。所以，凸部38与半导体芯片20不接触。
引线62的一端部经由导线70而与栅电极26相连接，并且引线62的另一端部为外部连接用端子。引线64的一端部与连接着集电极22的电路16相连接，并且引线64的另一端部为外部连接用端子。
焊锡40、46是具有导电性及粘接性的合金或金属。焊锡40、46是通过对焊锡材料41、45进行加热来使其熔融后固化而成。
焊锡40接合发射极24与电极连接片32。焊锡40的厚度(焊锡厚度)更厚于焊锡46(基板10与半导体芯片20之间的焊锡)的厚度，其例如为大于等于300μm。焊锡40由含有助焊剂的糊状的焊锡材料(所说的焊锡膏)形成。
焊锡46接合集电极22与半导体芯片配置面12。
焊锡46由含有溶剂(例如助焊剂)的糊状的焊锡材料(例如所说的焊锡膏)形成，并且其通过印刷被配置在基板10的半导体芯片配置面12上，在回流后通过加热来接合基板10与半导体芯片20。此外，在位于基板10与半导体芯片20之间的焊锡46中，由于无需要像位于半导体芯片20与引线30之间的焊锡40那样需要缓和作用于焊锡的应力(例如热应力)，并且一旦变厚，导通损失就会变大，因此，位于基板10与半导体芯片20之间的焊锡46与位于半导体芯片20与引线30之间的焊锡40不同，其厚度最好是较薄。
能够使用合适的树脂来作为树脂80。
2.实施方式一涉及的半导体装置的制造方法
实施方式一涉及的半导体装置的制造方法包含：基板准备工序S100；半导体芯片配置工序S200；组装体形成工序S300；接合工序S400；导线接合工序S500；树脂封装工序S600；以及引线加工工序S700。
(1)基板准备工序S100
在基板准备工序S100中，准备基板10(参照图3(a))。具体来说，在规定的夹具(未图示)上定位配置基板10。
(2)半导体芯片配置工序S200
在半导体芯片配置工序S200中，在具有半导体芯片配置面12的基板10的半导体芯片配置面12上经由焊锡材料45来配置半导体芯片20，使得发射极24(主电极)以及形成于与发射极24分离的位置上的栅电极26(控制电极)位于与半导体芯片配置面12相向的面是相反侧的面上(参照图3(b))。具体来说，首先，在基板10的半导体芯片配置面12上配置(具体来说是印刷)糊状的焊锡材料45(例如所说的焊锡膏)。随后，在半导体芯片配置面12上配置半导体芯片20，使得半导体芯片配置面12与半导体芯片20的集电极22成为夹着焊锡材料45的相向状态。所以，在半导体芯片20上的与半导体芯片配置面12相向的一侧是相反侧的面上，配置有：发射极24、以及形成于与发射极24分离的位置上的栅电极26。
此外，在实施方式一中，虽然是对焊锡材料45进行印刷，但是也可以是以通过分配器来提供焊锡材料、通过由焊锡供给器等送出的焊锡丝来提供焊锡材料、通过流入熔融后的焊锡材料来提供焊锡材料等适当的方法来提供焊锡材料。焊锡膏是在焊锡粉中添加助焊剂后构成的具有适当的粘度的糊状。助焊剂是在高温(例如焊锡的熔融温度)下挥发的成分。作为助焊剂，使用以松香、改性松香、合成树脂等为主要成分的树脂系助焊剂，有时也会有进一步添加触变剂、活性剂以及活性剂用溶剂、分散稳定剂等的情况。
(3)组装体形成工序S300
组装体形成工序S300包含：焊锡材料配置工序S310以及引线框配置工序S320。
(3-1)焊锡材料配置工序S310
在焊锡材料配置工序S310中，在半导体芯片20的发射极24上配置焊锡材料41(参照图3(c))。使用含有助焊剂的糊状的焊锡材料(所说的焊锡膏)来作为焊锡材料44。此外，虽然有想到各种方法来作为提供糊状的焊锡材料的方法，但是由于在将糊状的焊锡材料提供至发射极24上时需要焊锡量的细微调整及供给部位的准确性，因此最好是通过分配器来提供糊状的焊锡材料。
(3-2)引线框配置工序S320
在引线框配置工序中，将具有经由焊锡而与主电极接合的电极连接片32的引线30(引线30所连结的引线框)按照：从平面上看，使电极连接片32的凸部38是位于电极连接片32上的与焊锡40接合的接合面上的栅电极26侧的边缘部37与栅电极26之间，且凸部38向半导体芯片20侧突出的方式(并且，不与半导体芯片20接触)，配置在半导体芯片20上(参照图4(a))。这时，引线框内的引线62、64(引线64参照图1)也被配置在规定的位置。
因此，就能够将具有形成了向一个面突出的凸部38的电极连接片32的引线30按照：使发射极24与电极连接片32成为夹着焊锡材料41的相向状态，并且从平面上看，使凸部38是位于电极连接片32上的与焊锡材料41接合的接合面上的栅电极26侧的边缘部与栅电极之间、或从截面上看时，使凸部38成为向半导体芯片20侧突出的状态来进行配置后形成组装体。
(4)接合工序(回流工序)S400
在接合工序(回流工序)S400中，将组装体50放入回流炉(未图示)进行加热，并在熔融焊锡材料41、45后将焊锡材料41、45固化来形成焊锡40、46，从而在经由焊锡46来接合基板10的半导体芯片配置面12与半导体芯片20的发射极24的同时，经由焊锡40来接合半导体芯片20的集电极22与引线30的电极连接片32。
在接合工序S400中，虽然有时会因焊锡材料41中的助焊剂急剧地蒸发而导致焊锡材料或助焊剂飞散，但是从平面上看，电极连接片32具有向半导体芯片20侧突出的凸部38，该凸部38位于电极连接片32上的与焊锡40接合的接合面上的栅电极26侧的边缘部37与栅电极26之间，因此，通过使焊球或飞散的助焊剂碰撞于凸部38，就能够防止焊锡或助焊剂粘附在栅电极26的表面上。此外，焊锡材料41的上表面能够通过电极连接片32来防止飞散的焊锡或助焊剂粘附于栅电极26。
(5)导线接合工序S500
接着，使用导线70来连接(参照图4(b))栅电极26与引线62(参照图1)。导线70可以使用合适的导线。
(6)树脂封装工序S600及引线加工工序S700
随后，除了引线30、62、64的外部端子及散热用金属板18以外，全部以树脂80来进行树脂封装(树脂封装工序S600，参照图4(c))，接着在从引线框分开引线30、62、64的同时，进行规定部位的折弯等加工(引线加工工序S700，未图示)。
由此就能够制造实施方式一涉及的半导体装置1。
3.实施方式一涉及的半导体装置1以及半导体装置的制造方法的效果
根据实施方式一涉及的半导体装置1，由于从平面上看，电极连接片32具有向半导体芯片20侧突出的凸部38，该凸部38位于电极连接片32上的与焊锡40接合的接合面上的栅电极26侧的边缘部37与栅电极26之间，因此，当在制造过程中通过接合工序来进行回流时，即使焊锡材料41中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，飞散的焊锡或助焊剂也会碰上凸部，从而焊锡或助焊剂就会由于该凸部38而不易粘附在栅电极26的表面上。所以，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得不易下降，从而可靠性也会变得不易下降。
此外，根据实施方式一涉及的半导体装置1，由于电极连接片32具有向半导体芯片20侧突出的凸部38，因此，即使是在因使焊锡40的厚度保持在一定厚度以上而导致从焊锡材料41侧面的上部(离半导体芯片最远的位置)飞散的焊锡或助焊剂容易被送到一定距离以外的地方时，从焊锡材料41的侧面上部飞散的焊锡或助焊剂中的大部分也将会碰上凸部38。所以，焊锡或助焊剂会变得不易粘附在栅电极26的表面上。因此，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得更不易下降，从而可靠性也会变得更不易下降。
此外，根据实施方式一涉及的半导体装置1，由于凸部38从平面上看被配置在半导体芯片20所配置着的区域内，因此，就能够在半导体芯片20上的发射极24与栅电极26之间准确地配置凸部38。
根据实施方式一涉及的半导体装置1，由于凸部38不与半导体芯片20接触，因此，就不会产生电流的流动有偏差等不良情况。
此外，由于实施方式一涉及的半导体装置1为了缓和作用于半导体芯片与引线之间的焊锡的应力(例如热应力)而要将焊锡的厚度保持在一定厚度以上，因此，即使是在半导体芯片20上的电极连接片32上形成向半导体芯片20侧突出的凸部，凸部38也不会与半导体芯片20接触。
根据实施方式一涉及的半导体装置1，由于凸部38按照在通过焊锡40接合发射极24与电极连接片32的接合工序中遮挡从焊锡(焊锡材料)的侧面飞散的焊球到达栅电极26的配置结构，设置在电极连接片32上，因此，当在制造过程中进行回流时，即使焊锡材料41中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，也能够通过该凸部38来更为容易地防止焊锡或助焊剂粘附在栅电极26的表面上。所以，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得不易下降，从而可靠性也会变得不易下降。
此外，根据实施方式一涉及的半导体装置1，在将电极连接片32上的与半导体芯片配置面12相向的面作为基准、将凸部38的高度作为h、将半导体芯片20的发射极24的表面与相向于电极连接片32的半导体芯片配置面12的面之间的间隔作为d后，满足：0.8d≦h≦0.95d的关系。能够以凸部来覆盖焊锡材料41的大部分侧面。所以，当在制造过程中进行回流时，即使焊锡材料41中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，从栅电极26侧的侧面飞散的焊锡或助焊剂中的大部分也会碰上该凸部38。因此，由于焊锡或助焊剂不易粘附在栅电极26的表面上，所以，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得更不易下降，从而可靠性也会变得更不易下降。
此外，虽然在凸部38的顶点与半导体芯片20之间空有些许的空间，但是即使焊锡从焊锡材料41的侧面下部飞散，也不会被送至栅电极26，因此也不会引起大问题。
根据实施方式一涉及的半导体装置1，由于在从截面观看时，引线30在凸部38的部分处向半导体芯片20侧折弯，因此就能够简便地形成凸部38。此外，由于凸部38是由折弯引线30后形成的，因此，引线30与树脂80就不易剥离，从而就能够提高树脂80与引线30之间的接合强度。
根据实施方式一涉及的半导体装置1，由于在从与电极连接片32的半导体芯片20侧的面是相反侧的面观看时，与凸部38相对应的凹部被形成在电极连接片32上，因此，在树脂封装工序S600中注入的树脂80也会被注入于该凹部，从而树脂80与引线30就会以更高的粘合性被树脂封装。所以，就能够更为提高树脂80与引线30之间的接合强度。
根据实施方式一涉及的半导体装置1，由于从平面上看，电极连接片32被配置为覆盖焊锡40整体，因此就能够通过电极连接片32来防止来自于焊锡材料41上方的焊锡或助焊剂飞散。即，根据实施方式一涉及的半导体装置1，对于焊锡材料41的上方能够通过电极连接片32、对于焊锡材料41的侧面能够通过凸部38来分别防止焊锡或助焊剂飞散至较远的地方。所以，就能够更为容易地防止焊锡或助焊剂粘附在栅电极26的表面上，并且，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得更不易下降，从而可靠性也会变得不易下降。
此外，根据实施方式一涉及的半导体装置1，由于焊锡的厚度大于等于300μm，因此就能够缓和作用于半导体芯片20与引线30之间的焊锡40的应力(例如热应力)，从而在焊锡40就不易产生裂纹等不良情况。这样一来，半导体装置的可靠性就会变高。从该观点来说，为了更不易产生上述的不良情况，焊锡40的厚度最好是大于等于400μm，而焊锡40更为理想的厚度是大于等于500μm。
根据实施方式一涉及的半导体装置的制造方法，由于该制造方法包含组装体形成工序，将具有形成了向一个面突出的凸部38的电极连接片32的引线30按照：使发射极24与电极连接片32成为夹着焊锡材料41的相向状态，并且从平面上看，使凸部38是位于电极连接片32上的与焊锡材料41接合的接合面上的栅电极侧的边缘部37与栅电极之间、或使凸部38是位于电极连接片32上的与焊锡材料41接合的接合面36上的栅电极侧的边缘部37相接的位置上，并且是使凸部38成为向半导体芯片20侧突出的状态来进行配置后形成组装体50，因此，即使在接合工序中，焊锡材料41中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，也能够通过该凸部38来防止焊锡或助焊剂粘附在栅电极的表面上。所以，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得不易下降，从而就能够制造可靠性不易下降的半导体装置。
【实施方式二】
虽然实施方式二涉及的半导体装置2基本上具有与实施方式一涉及的半导体装置相同的结构，但是其凸部的位置却与实施方式一涉及的半导体装置的情况有所不同。即，从平面上看，实施方式二涉及的半导体装置2具有向半导体芯片20侧突出的凸部38a，该凸部38a并非位于电极连接片上的与焊锡40接合的接合面上的栅电极26侧的边缘部37与栅电极26之间，而是位于电极连接片32上的与焊锡40接合的接合面上的栅电极26侧的边缘部37相接的位置上(参照图5)。
凸部38a上位于焊锡40的一侧(侧面及顶部的焊锡40的一侧)与焊锡40侧面的上侧及中央附近相接。焊锡40从凸部38a的顶部至发射极24的外形形状形成圆角形状。
虽然实施方式二涉及的半导体装置2的凸部位置与实施方式一涉及的半导体装置1有所不同，但是，由于从平面上看，电极连接片32具有向半导体芯片20侧突出的凸部38a，该凸部38a位于电极连接片32上的与焊锡40接合的接合面36上的栅电极26侧的边缘部37相接的位置上，因此，当在制造过程中通过接合工序来进行回流时，即使焊锡材料中的助焊剂急剧地蒸发而导致焊锡或助焊剂飞散，飞散的焊锡或助焊剂也会碰上凸部，从而焊锡或助焊剂就会由于该凸部38a而不易粘附在栅电极26的表面上。所以，在之后的导线接合工序中，栅电极26与导线70之间的接合强度就会变得不易下降，从而可靠性也会变得不易下降。
此外，根据实施方式二涉及的半导体装置2，由于从平面上看，电极连接片32具有向半导体芯片20侧突出的凸部38a，该凸部38a位于电极连接片32上的与焊锡40接合的接合面36上的栅电极26侧的边缘部37相接的位置上，因此，凸部38a的一个侧面及顶部与焊锡40的侧面的上部及中央部相接，并且焊锡40与引线30之间的接合面积变大。所以，焊锡40与引线30之间的接合强度变高，从而可靠性也变高。
由于实施方式二涉及的半导体装置2在除了凸部的位置以外的点上具有与实施方式一涉及的半导体装置1相同的构成，因此，其也具有实施方式一涉及的半导体装置1所具有的效果中的该效果。
以上虽然是根据上述的各实施方式来说明本发明，但是本发明不受上述的各实施方式所限定。在不脱离其主旨的范围内能够以各种方式来实施，例如也能够进行如下变形。
(1)在上述各实施方式中记载的材质、形状、位置、大小等只是示例，在不损坏本发明的效果的范围内能够进行变更。
(2)在上述各实施方式中，也可以是在加厚引线30的一部分的厚度后形成凸部(图6的变形例一涉及的半导体装置3的凸部38b)。
(3)在上述各实施方式中，虽然是将半导体装置设为具备一个半导体芯片，但是本发明不受此限定。例如，也可以是将半导体装置设为具备两个半导体芯片(参照图7)，还可以将其设为具备大于等于三个半导体芯片。
作为具备两个半导体芯片的半导体装置，例如可以想到以下这种将两个半导体芯片进行级联后的半导体装置(参照图7，变形例二涉及的半导体装置4)。在变形例二涉及的半导体装置4中，半导体芯片20c的发射极24c与引线30c电连接，并且半导体芯片20c的集电极22c经由基板10c的电路16c与引线30d连接的同时，经由引线30d与半导体芯片20d的发射极24d电连接，虽然未图示，但是第二半导体芯片20d的集电极22d经由电路16d与引线66连接(参照图7(a)以及图7(b))。即使是在这种结构的半导体装置中，也可以在引线30c、30d上形成凸部(对于引线30c也可以形成凸部38c，参照图7(c))。
(4)在上述各实施方式中，虽然仅仅是在电极连接片32上的与焊锡40接合的接合面36上的栅电极26的侧边上形成凸部，但是本发明不受此限定。也可以是在电极连接片32上的与焊锡40接合的接合面36上的栅电极26的侧边以外的部分上形成凸部。通过设为这样的构成，由于能够防止焊锡或助焊剂飞散在栅电极以外的部分，因此，半导体装置的可靠性就会更不易下降。
(5)在上述各实施方式中，虽然是将半导体芯片20来作为三个端子的IGBT，但是本发明不受此限定。也可以是将半导体芯片20来作为其他三个端子的半导体元件(例如MOSFET)，还可以将半导体芯片20来作为两个端子的半导体元件(例如二极管)，更可以将半导体芯片20来作为大于等于四个端子的半导体元件(作为四个端子的半导体元件可以是例如晶闸管)。
(6)在上述各实施方式中，虽然是将半导体装置设为：在半导体芯片的一个面上具有集电极，且在另一个面上具有发射极及栅电极的所说的纵向半导体装置，但是本发明不受此限定。例如，也可以是将半导体装置设为：在半导体芯片的一个面上具有全部电极的所说的横向半导体装置。
符号说明
1、2、3、4…半导体装置；10、10a、10b、10c、10d…基板；12、12a、12b、12c、12d…芯片配置面；14、14a、14b、14c、14d…绝缘性基板；16、16a、16b、16c、16d…电路；18、18a、18b、18c、18d…散热用金属板；20、20a、20b、20c、20d…芯片；22、22a、22b、22c、22d…集电极；24、24a、24b、24c、24d…发射极(主电极)；26…栅电极(控制电极)；30、30a、30b、30c、30d、62、64、66…引线；32、32a、32b、32c、32d…电极连接片；34、34c…外部连接端子；36…(与焊锡接合的)接合面；37…接合面上的栅电极侧的边缘部；38、38a、38b、38c…凸部；40、40c、40d、46、46c、46d…焊锡；41、45…焊锡材料；50…组装体；70…导线；80…树脂。

Claims (6)

1.一种半导体装置，其特征在于，包括：
基板，其具有半导体芯片配置面；
半导体芯片，其被配置于所述半导体芯片配置面上，且具有形成于与所述半导体芯片配置面相向的面是相反侧的面上的主电极及形成于与所述主电极分离的位置上的控制电极；以及
引线，其具有至少一部分是经由焊锡而与所述主电极相接合的电极连接片，
其中，从平面上看，所述电极连接片具有向所述半导体芯片侧突出的凸部，所述凸部位于所述电极连接片上的与所述焊锡接合的接合面上的控制电极侧的边缘部与所述控制电极之间、或位于所述电极连接片上的与所述焊锡接合的接合面上的控制电极侧的边缘部相接的位置上，
所述凸部与所述半导体芯片不接触，
所述凸部按照：在通过所述焊锡来接合所述主电极与所述电极连接片的接合工序中遮挡从所述焊锡的侧面飞散的焊球到达所述控制电极的配置结构，设置在所述电极连接片上。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述凸部从平面上看被配置在所述半导体芯片所配置着的区域内。
3.根据权利要求1或2所述的半导体装置，其特征在于：
其中，在从截面观看时，所述引线在所述凸部的部分处向所述半导体芯片侧折弯。
4.根据权利要求1或2所述的半导体装置，其特征在于：
其中，在从所述电极连接片上的与所述半导体芯片配置面相向的面是相反侧的面观看时，在所述电极连接片上形成有与所述凸部相对应的凹部。
5.根据权利要求1或2所述的半导体装置，其特征在于：
其中，从平面上看，所述电极连接片被配置为覆盖所述焊锡整体。
6.一种半导体装置的制造方法，用于制造权利要求1至5中的任意一项所述的半导体装置，其特征在于，包括：
半导体芯片配置工序，在具有半导体芯片配置面的基板的所述半导体芯片配置面上配置半导体芯片，使得主电极以及形成于与所述主电极分离的位置上的控制电极位于与所述半导体芯片配置面相向的面是相反侧的面上；
组装体形成工序，将具有形成了向一个面突出的凸部的电极连接片的引线按照：使所述主电极与所述电极连接片成为夹着焊锡材料的相向状态，并且从平面上看，使所述凸部是位于所述电极连接片上的与所述焊锡材料接合的接合面上的控制电极侧的边缘部与所述控制电极之间、或使所述凸部是位于所述电极连接片上的与所述焊锡材料接合的接合面上的控制电极侧的边缘部相接的位置上，并且是使所述凸部成为向所述半导体芯片侧突出的状态来进行配置后形成组装体；以及
接合工序，在将所述焊锡材料熔融后通过使其固化来将所述主电极与所述电极连接片经由焊锡进行接合。
CN201880087106.6A 2018-03-02 2018-03-02 半导体装置及其制造方法 Active CN111630644B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008019 WO2019167254A1 (ja) 2018-03-02 2018-03-02 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111630644A CN111630644A (zh) 2020-09-04
CN111630644B true CN111630644B (zh) 2023-07-14

Family

ID=66867724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880087106.6A Active CN111630644B (zh) 2018-03-02 2018-03-02 半导体装置及其制造方法

Country Status (4)

Country Link
JP (1) JP6619120B1 (zh)
CN (1) CN111630644B (zh)
NL (1) NL2022620B1 (zh)
WO (1) WO2019167254A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7086204B2 (ja) * 2018-09-26 2022-06-17 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
JPWO2023089714A1 (zh) * 2021-11-18 2023-05-25

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1605109A (zh) * 2001-01-30 2005-04-06 住友电气工业株式会社 电阻连接器及其制造方法
CN101740709A (zh) * 2008-11-18 2010-06-16 斯坦雷电气株式会社 光半导体装置及其制造方法
JP2011040696A (ja) * 2009-08-10 2011-02-24 Horizon Gijutsu Kenkyusho Kk はんだバンプの形成方法及びその装置
CN103000559A (zh) * 2011-09-16 2013-03-27 富士电机株式会社 半导体芯片的定位夹具以及半导体装置的制造方法
JP2013135153A (ja) * 2011-12-27 2013-07-08 Aisin Seiki Co Ltd 半導体装置
CN103687302A (zh) * 2012-09-14 2014-03-26 欧姆龙株式会社 基板构造、半导体芯片的安装方法以及固态继电器
CN105981167A (zh) * 2014-08-12 2016-09-28 富士电机株式会社 半导体装置
CN206905532U (zh) * 2017-06-06 2018-01-19 鹰潭市众鑫成铜业有限公司 一种安全型熔铜炉
CN207038515U (zh) * 2014-10-30 2018-02-23 三菱电机株式会社 半导体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054227A (ja) * 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
JP4305424B2 (ja) * 2005-07-12 2009-07-29 株式会社デンソー 半導体装置及びその製造方法
JP5384913B2 (ja) 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010171181A (ja) * 2009-01-22 2010-08-05 Renesas Technology Corp 半導体装置
JP5139383B2 (ja) * 2009-08-25 2013-02-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5270614B2 (ja) * 2010-05-24 2013-08-21 三菱電機株式会社 半導体装置
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2012059905A (ja) * 2010-09-09 2012-03-22 Toyota Industries Corp 電子部品における電極の接続構造
JP2012109391A (ja) * 2010-11-17 2012-06-07 Toyota Industries Corp 電子機器
JP2015032765A (ja) * 2013-08-06 2015-02-16 三菱電機株式会社 半導体装置
JP6305302B2 (ja) * 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
US10181445B2 (en) * 2014-12-29 2019-01-15 Mitsubishi Electric Corporation Power module
JP6697944B2 (ja) 2016-04-27 2020-05-27 三菱電機株式会社 電力用半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1605109A (zh) * 2001-01-30 2005-04-06 住友电气工业株式会社 电阻连接器及其制造方法
CN101740709A (zh) * 2008-11-18 2010-06-16 斯坦雷电气株式会社 光半导体装置及其制造方法
JP2011040696A (ja) * 2009-08-10 2011-02-24 Horizon Gijutsu Kenkyusho Kk はんだバンプの形成方法及びその装置
CN103000559A (zh) * 2011-09-16 2013-03-27 富士电机株式会社 半导体芯片的定位夹具以及半导体装置的制造方法
JP2013135153A (ja) * 2011-12-27 2013-07-08 Aisin Seiki Co Ltd 半導体装置
CN103687302A (zh) * 2012-09-14 2014-03-26 欧姆龙株式会社 基板构造、半导体芯片的安装方法以及固态继电器
CN105981167A (zh) * 2014-08-12 2016-09-28 富士电机株式会社 半导体装置
CN207038515U (zh) * 2014-10-30 2018-02-23 三菱电机株式会社 半导体装置
CN206905532U (zh) * 2017-06-06 2018-01-19 鹰潭市众鑫成铜业有限公司 一种安全型熔铜炉

Also Published As

Publication number Publication date
JP6619120B1 (ja) 2019-12-11
WO2019167254A1 (ja) 2019-09-06
NL2022620A (en) 2019-09-06
JPWO2019167254A1 (ja) 2020-04-09
NL2022620B1 (en) 2020-02-10
CN111630644A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20050218494A1 (en) Semiconductor device, a method of manufacturing the same and an electronic device
EP0712158B1 (en) Resin sealing type semiconductor device with cooling member and method of making the same
US9991220B2 (en) Semiconductor device
CN111630644B (zh) 半导体装置及其制造方法
CN111602233B (zh) 半导体装置的制造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
US20200135691A1 (en) Semiconductor device manufacturing method and soldering support jig
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
CN112928080A (zh) 半导体装置及半导体装置的制造方法
JP2003068967A (ja) 半導体装置
JP2003289129A (ja) 半導体装置
CN105529277A (zh) 用于将电路载体与载体板焊接的方法
JP2000082721A (ja) 半導体装置の製造方法
JP6936310B2 (ja) 半導体装置及び半導体装置の製造方法
CN113056813A (zh) 半导体装置
CN111373517B (zh) 半导体装置
US20200098717A1 (en) Semiconductor device manufacturing method
JP2023011374A (ja) 半導体装置
JP2023011371A (ja) 端子部材及び半導体装置
CN116913790A (zh) 制造封装体的方法和封装体
JP2023011373A (ja) 半導体装置
US20170250137A1 (en) Semiconductor device
JPH02294056A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant