JP2024048288A - 電子モジュール - Google Patents

Abstract

【課題】大電流に対応可能且つ製造が容易な電子モジュールを得る。【解決手段】半導体装置１０は、電子素子である半導体素子２０と、第１端子である第１パワー端子３０と、第２端子である第１信号端子６０と、導電性接合材であるはんだＢＭとを備えている。第１パワー端子３０は、半導体素子２０に電気的に接続され、第１信号端子６０と接続するための貫通穴３６を有する。第１信号端子は、貫通穴３６に挿入された挿入部６２Ｂを有し、貫通穴３６内に配置されたはんだＢＭを介して第１パワー端子３０と電気的に接続されている。第１パワー端子３０における貫通穴３６の外縁には、はんだＢＭを貫通穴３６内に誘導するための誘導路である複数の溝部Ｇが設けられている。【選択図】図６

Description

本発明は、電子モジュールに関する。

下記特許文献１に開示された半導体装置は、半導体チップが実装された基板と、基板上の配線パターンと接続されたピン端子と、ピン端子を支持するとともに半導体チップの電極とピン端子とを電気的に接続したリードフレームとを備えている。ピン端子は、リードフレームに形成された穴に圧入されている。

特許第６８５０９３８号公報

上記の先行技術において、大電流帯を許容するためには、リードフレームの板厚を厚くする必要がある。リードフレームの板厚を厚くすると、リードフレームへの微細加工が困難となることから、ピン端子圧入のための穴が小さくできず、ピン端子の直径が太くなるという課題がある。また、大電流が流れるリードフレームと、信号用の小電流のみが流れるリードフレームとを分けて製造する場合、リードフレーム同士を接合する必要がある。その場合、接合用の導電性接合材の干渉によって、リードフレーム同士を互いに平行に配置することが難しくなるという課題がある。

本発明は上記課題を考慮し、大電流に対応可能且つ製造が容易な電子モジュールを得ることを目的とする。

本発明に係る電子モジュールは、電子素子と、第１端子と、第２端子と、導電性接合材と、を備えた電子モジュールであって、前記第１端子は、前記電子素子に電気的に接続され、前記第２端子と接続するための穴部を有し、前記第２端子は、前記穴部に挿入された挿入部を有し、前記穴部内に配置された前記導電性接合材を介して前記第１端子と前記第２端子とが電気的に接続されており、前記第１端子における前記穴部の外縁には、前記導電性接合材を前記穴部内に誘導するための誘導路が設けられている。

また、本発明に係る電子モジュールは、電子素子と、第１端子と、第２端子と、導電性接合材と、を備えた電子モジュールであって、前記第１端子は、前記電子素子に電気的に接続され、前記第２端子と接続するための穴部を有し、前記第２端子は、前記穴部に挿入された挿入部を有し、前記穴部内に配置された前記導電性接合材を介して前記第１端子と前記第２端子とが電気的に接続されており、前記穴部及び前記挿入部は、断面が長尺状である。

本発明によれば、電子素子に電気的に接続される第１端子は、第２端子と接続するための穴部を有する。第２端子は、第１端子の穴部に挿入された挿入部を有し、穴部内に配置された導電性接合材を介して第１端子と電気的に接続される。導電性接合材は、第１端子における穴部の外縁に設けられた誘導路によって穴部内に誘導される。この発明では、大電流に対応して第１端子のリードフレームを厚くした場合でも、第１端子の穴部に第２端子の挿入部が挿入され、穴部内の導電性接合材によって第１端子と第２端子とが電気的に接続されるので、第１端子の穴部を小さく形成する必要がない。よって、製造が容易になる。しかも、第１端子における穴部の外縁に上記の誘導路が設けられているので、製造過程において導電性接合材を穴部内へ適切に誘導することができる。

また、本発明によれば、電子素子に電気的に接続される第１端子は、第２端子と接続するための穴部を有する。第２端子は、第１端子の穴部に挿入された挿入部を有し、穴部内に配置された導電性接合材を介して第１端子と電気的に接続される。第１端子の穴部及び第２端子の挿入部は、断面が長尺状である。この発明では、大電流に対応して第１端子のリードフレームを厚くした場合でも、第１端子の穴部に第２端子の挿入部が挿入され、穴部内の導電性接合材によって第１端子と第２端子とが電気的に接続されるので、第１端子の穴部を小さく形成する必要がない。よって、製造が容易になる。しかも、第１端子の穴部及び第２端子の挿入部は、断面が長尺状であるため、例えば第２端子の材料として板厚が厚いリードフレームを用いることができる。

第１実施形態に係る電子モジュールとしての半導体装置を示す斜視図である。 第１実施形態に係る半導体装置において封止樹脂の図示を省略した状態を示す斜視図である。 第１実施形態に係る半導体装置において封止樹脂の図示を省略した状態を示す平面図である。 絶縁基板及びその周辺部材の構成を示す平面図である。 図２の一部を拡大して示す斜視図である。 第１端子の一部を拡大して示す平面図である。 第２端子が備える支持部材を示す斜視図である。 第２端子が備えるピン端子を示す斜視図である。 第１実施形態に係る半導体装置の製造途中の状態を示す斜視図である。 第１実施形態の第１変形例に係る電子モジュールとしての半導体装置において封止樹脂の図示を省略した状態を示す斜視図である。 第１実施形態の第２変形例に係る電子モジュールとしての半導体装置において封止樹脂の図示を省略した状態を示す斜視図である。 第１端子に形成された貫通穴の外縁に傾斜部が設けられた例を示す断面図である。 第２端子の変形例を示す斜視図である。 第２端子の変形例を示す平面図である。 実施形態に係る半導体装置を示す斜視図である。 実施形態に係る半導体装置において封止樹脂の図示を省略した状態を示す斜視図である。 実施形態に係る半導体装置において封止樹脂の図示を省略した状態を示す平面図である。 絶縁基板及びその周辺部材の構成を示す平面図である。 図１７の１９－１９線に沿った切断面を示す断面図である。 第１端子である内部端子を示す斜視図である。 内部端子の一部を示す平面図である。 第２端子である第３パワー端子を示す斜視図である。 実施形態に係る半導体装置の製造途中の状態を示す斜視図である。 トランスファー成形のモールド金型と第３パワー端子を示す断面図である。 トランスファー成形のモールド金型が閉じた状態を示す図２４に対応した断面図である。 図１５に示される構成の一部を拡大して示す斜視図である。 長穴の変形例を示す平面図である。

（第１の実施形態）
以下、図１～図９を参照して本発明の第１実施形態に係る電子モジュールとしての半導体装置１０について説明する。本実施形態では、説明の便宜上、各図中に適宜記す前後、左右及び上下の矢印で示す方向を、前後方向、左右方向及び上下方向と定義して構成要素の位置や向き等を説明する。また、各図中においては、図面を見易くするため、一部の符号を省略している場合がある。

図１に示されるように、本実施形態に係る半導体装置１０は、前後方向に長尺で且つ上下方向に扁平な略直方体状をなしている。この半導体装置１０は、図１～図４に示されるように、絶縁基板１２と、絶縁基板１２上に形成された導体部である第１導体部１４、第２導体部１６及び第３導体部１８と、第１導体部１４上に配置された半導体素子２０と、半導体素子２０のソース電極２２と接続された第１パワー端子３０と、第１導体部１４と接続された第２パワー端子４０と、半導体素子２０のゲート電極２４と第３導体部１８とを電気的に接続した接続部材５０と、第２導体部１６及び第１パワー端子３０と接続された第１信号端子６０と、第１導体部１４及び第２パワー端子４０と接続された第２信号端子７０と、第３導体部１８と接続された第３信号端子８０と、絶縁基板１２、第１導体部１４、第２導体部１６、第３導体部１８、半導体素子２０、接続部材５０、第１パワー端子３０の一部、第２パワー端子４０の一部、第１信号端子６０の一部、第２信号端子７０の一部、及び第３信号端子８０の一部を封止する封止樹脂９０と、を備えている。絶縁基板１２は、本発明における「基板」に相当し、半導体素子２０は、本発明における「電子素子」に相当し、第１パワー端子３０及び第２パワー端子４０は、本発明における「第１端子」に相当し、第１信号端子６０及び第２信号端子７０は、本発明における「第２端子」に相当する。

絶縁基板１２は、下面（裏面）に放熱用の金属板が形成されたＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ基板）のセラミックス基板である。この絶縁基板１２は、プリント基板等であってもよい。この絶縁基板１２は、矩形の平板状に形成されており、半導体装置１０の上下方向を板厚方向として半導体装置１０の前後方向中央部に配置されている。絶縁基板１２の上面（表面）には、第１導体部１４と第２導体部１６と第３導体部１８とが導体パターン（ここでは銅パターン）として形成されている。第１導体部１４と第２導体部１６と第３導体部１８とは、互いに絶縁されている。

図４及び図５に示されるように、第１導体部１４上には、半導体素子２０が配置されている。半導体素子２０は、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。半導体素子２０は、一方の面（絶縁基板１２側の面（下面））に形成された図示しないドレイン電極と、他方の面（絶縁基板１２とは反対側の面（上面））に形成されたソース電極２２及びゲート電極２４を有している。半導体素子２０のドレイン電極は、第１導体部１４に対して導電性接合材によって接合されている。なお、本実施形態では、導電性接合材としてはんだを用いている。はんだは、鉛フリーはんだでもよい。また、導電性接合材は、はんだに限らず、導電性および接着性を有する合金又は金属、或いは銀ペーストや銀ナノ粒子を有する導電性接合材であってもよい。

第１パワー端子３０は、図１～図３に示されるように半導体装置１０の前部に配置されている。第１パワー端子３０は、導電性を有する平板材（ここでは銅板）によって平板状に形成された板状部３２と、導電性を有する材料（ここでは銅丸棒）によって円柱状に形成された柱状部３４とによって構成されている。板状部３２は、前後方向を長手とする長尺状に形成されており、絶縁基板１２に対して上方側に所定間隔をあけて平行に配置されている。柱状部３４は、上下方向を軸方向として配置されている。

上記の板状部３２は、前方側の幅広部３２Ａと、後方側の幅狭部３２Ｂと、幅狭部３２Ｂから左右方向の一方側（ここでは右方側）へ延出された延出部３２Ｃとを有している。幅広部３２Ａは、幅狭部３２Ｂよりも左右方向に幅広に形成されている。幅広部３２Ａは、後端部が封止樹脂９０（図１参照）の内部に埋まっており、後端部以外が封止樹脂９０の外部に露出している。幅狭部３２Ｂは、その全体が封止樹脂９０の内部に埋まっている。幅広部３２Ａの中央部及び幅狭部３２Ｂの後端部にはそれぞれ、幅広部３２Ａ及び幅狭部３２Ｂを上下方向に貫通する貫通穴（符号省略）が形成されている。これらの貫通穴は、上下方向視で円形状をなしている。幅狭部３２Ｂの後端部に形成された貫通穴には、柱状部３４の上端部が嵌合している。柱状部３４は、例えば圧入によって板状部３２に固定されている。柱状部３４の下端面は、導電性接合材によって半導体素子２０のソース電極２２と接合されている。延出部３２Ｃは、幅狭部３２Ｂの右端部から右方側へ延出されている。図５及び図６に示されるように、延出部３２Ｃには、延出部３２Ｃを上下方向に貫通する貫通穴３６が形成されている。貫通穴３６は、上下方向視で左右方向を長手とする長尺矩形状をなしている。この貫通穴３６は、本発明における「穴部」に相当する。

第２パワー端子４０は、図１～図３に示されるように半導体装置１０の後部に配置されている。第２パワー端子４０は、導電性を有する平板材（ここでは銅板）によって平板状に形成された板状部４２と、導電性を有する材料（ここでは銅丸棒）によって円柱状に形成された複数（ここでは３つ）の柱状部４４とによって構成されている。板状部４２は、前後方向を長手とする長尺状に形成されており、絶縁基板１２に対して上方側に所定間隔をあけて平行に配置されている。３つの柱状部４４は、上下方向を軸方向として左右方向に並んで配置されている。

上記の板状部４２は、前端部が封止樹脂９０の内部に埋まっており、前端部以外が封止樹脂９０の外部に露出している。板状部４２の前端部には、複数（ここでは３つ）の円形の貫通穴（符号省略）が左右方向に並んで形成されている。これらの貫通穴には、上記３つの柱状部４４の上端部が嵌合している。各柱状部４４は、例えば圧入によって板状部４２に固定されている。各柱状部４４の下端面は、導電性接合材によって第１導体部１４と接合されている。板状部４２の前端部における左右方向一方側の端部（ここでは右端部）には、板状部４２を上下方向に貫通する貫通穴４６が形成されている。貫通穴４６は、上下方向視で前後方向を長手とする長尺矩形状をなしている。この貫通穴４６は、本発明における「穴部」に相当する。

図３及び図４に示されるように、接続部材５０は、絶縁基板１２上に配置されている。接続部材５０は、半導体素子２０のゲート電極２４と第３導体部１８とを電気的に接続している。接続部材５０は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものであり、長尺状に形成されている。接続部材５０を構成する平板材は、第１パワー端子３０及び第２パワー端子４０を構成する平板材よりも板厚が薄く設定されている。接続部材５０の長手方向一端部は、導電性接合材によってゲート電極２４と接合されている接合部材５０の長手方向他端部は、導電性接合材によって第３導体部１８と接合されている。

図１～図３に示されるように、第１信号端子６０、第２信号端子７０及び第３信号端子８０は、平板状に形成された支持部材６２、７２、８２と、棒状に形成されたピン端子６４、７４、８４とによって構成されている。支持部材６２、７２、８２は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものである。支持部材６２、７２、８２を構成する平板材は、第１パワー端子３０及び第２パワー端子４０を構成する平板材よりも板厚が薄く設定されており、接続部材５０を構成する平板材よりも板厚が厚く設定されている。

第１信号端子６０の支持部材６２は、第２導体部１６に対して上方側に所定間隔をあけて配置されている。この支持部材６２は、上下方向を板厚方向とする矩形板状の本体部６２Ａと、本体部６２Ａの後端から後方側へ延出された挿入部６２Ｂとを有している。図２及び図５に示されるように、本体部６２Ａは、第１パワー端子３０の板状部３２よりも若干上方側に配置されている。図７に示されるように、本体部６２Ａの中央部には、本体部６２Ａを上下方向に貫通した貫通穴６４が形成されている。貫通穴６４は、上下方向視で円形状をなしている。貫通穴６４には、第１信号端子６０のピン端子６４が挿通（ここでは圧入）されて支持されている。

図８に示されるように、ピン端子６４は、導電性を有する材料（ここでは金属）により長尺な棒状（ここでは円柱状）に形成されており、上下方向を軸方向として配置されている。ピン端子６４の長手方向中央部には、鍔状のフランジ部６４Ａが形成されている。フランジ部６４Ａの下面は、本体部６２Ａの上面に接触しており、導電性接合材によって本体部６２Ａと接合されている。ピン端子６４の下端面は、第２導体部１６の上面に接触しており、導電性接合材によって第２導体部１６と接合されている。

図２及び図５に示されるように、挿入部６２Ｂの先端側は、下方側へ向けて屈曲しており、第１パワー端子３０が備える板状部３２の延出部３２Ｃに形成された貫通穴３６内に上方側から挿入されている。図６に示されるように、貫通穴３６内に挿入された挿入部６２Ｂは、貫通穴３６よりも細く形成されており、挿入部６２Ｂは、第１パワー端子３０と接触していない。挿入部６２Ｂは、貫通穴３６に対して垂直に挿入されている。貫通穴３６の内周面と挿入部６２Ｂの外周面との間には、上下方向視で矩形環状の隙間が形成されている。この隙間には、導電性接合材であるはんだＢＭ（図６以外では図示省略）が充填されている。このはんだＢＭを介して挿入部６２Ｂ（すなわち第１信号端子６０）と延出部３２Ｃ（すなわち第１パワー端子３０）とが電気的に接続されている。延出部３２Ｃにおいて貫通穴３６の上縁部には、貫通穴３６に連通する１又は複数（ここでは４つ）の溝部Ｇが形成されている。具体的には、貫通穴３６の上縁部における前後左右の四か所にそれぞれ溝部Ｇが形成されている。これらの溝部Ｇは、上記の隙間すなわち貫通穴３６内にはんだＢＭを流れ込ませる（誘導する）ための誘導路である。はんだＢＭは、例えば延出部３２Ｃの上面に印刷又はディスペンサによって設けられたものが加熱されて上記の隙間に流れ込む。

図２及び図３に示されるように、第２信号端子７０の支持部材７２は、第１導体部１４に対して上方側に所定間隔をあけて配置されている。この支持部材７２は、上下方向を板厚方向とする矩形板状の本体部７２Ａと、本体部７２Ａの左端から左方側へ延出された挿入部７２Ｂとを有している。本体部７２Ａには、本体部７２Ａを上下方向に貫通した貫通穴が形成されており、当該貫通穴には第２信号端子７０のピン端子７４が挿通（ここでは圧入）されて支持されている。ピン端子７４は、前述したピン端子６４と同様の構成とされており、導電性接合材によって本体部７２Ａと接合されている。ピン端子７４の下端面は、導電性接合材によって第１導体部１４の上面と接合されている。

挿入部７２Ｂの先端側は、下方側へ向けて屈曲しており、第２パワー端子４０の板状部４２に形成された貫通穴４６内に上方側から挿入されている。貫通穴４６内に挿入された挿入部７２Ｂは、貫通穴４６よりも細く形成されており、挿入部７２Ｂは、第２パワー端子４０と接触していない。挿入部７２Ｂは、貫通穴４６に対して垂直に挿入されている。貫通穴４６の内周面と挿入部７２Ｂの外周面との間には、上下方向視で矩形環状の隙間（符号省略）が形成されている。この隙間には、導電性接合材であるはんだＢＭ（図示省略）が充填されており、当該はんだＢＭを介して挿入部７２Ｂ（すなわち第２信号端子７０）と板状部４２（すなわち第２パワー端子４０）とが電気的に接続されている。

第３信号端子８０の支持部材８２は、第３導体部１８に対して上方側に所定間隔をあけて配置されており、上下方向を板厚方向とする矩形板状をなしている。支持部材８２には、支持部材８２を上下方向に貫通した貫通穴が形成されており、当該貫通穴には第３信号端子８０のピン端子８４が挿通（ここでは圧入）されて支持されている。ピン端子８４は、前述したピン端子６４と同様の構成とされており、導電性接合材によって支持部材８２と接合されている。ピン端子８４の下端面は、導電性接合材によって第３導体部１８の上面と接合されている。

上記構成の半導体装置１０では、図１に示されるように、絶縁基板１２、第１導体部１４、第２導体部１６、第３導体部１８、半導体素子２０、接続部材５０、第１パワー端子３０の一部、第２パワー端子４０の一部、第１信号端子６０の一部、第２信号端子７０の一部、及び第３信号端子８０の一部が封止樹脂９０により封止されている。

第１信号端子６０、第２信号端子７０及び第３信号端子８０の支持部材６２、７２、８２は、図９に示されるリードフレームＬＦの一部からなるものである。すなわち、半導体装置１０の製造時には、図９に示されるように、半導体素子２０、第１パワー端子３０、第２パワー端子４０等が接合された絶縁基板１２が、ピン端子６４、７４、８４を介してリードフレームＬＦに支持される。図９に示される状態では、支持部材６２、７２、８２がそれぞれリードフレームＬＦと繋がっている。その状態で次の成形工程に搬送され、封止樹脂９０が成形される。その後、支持部材６２、７２、８２がリードフレームＬＦから切断され、図１に示される半導体装置１０が完成する。

次に、第１実施形態の作用及び効果について説明する。上記構成の半導体装置１０では、絶縁基板１２上に第１導体部１４、第２導体部１６及び第３導体部１８が形成され、第１導体部１４上に半導体素子２０が配置されている。半導体素子２０のドレイン電極は、第１導体部１４に接続されている。半導体素子２０のソース電極２２には、第１パワー端子３０が接続され、第１導体部１４には、第２パワー端子４０が接続されている。第１パワー端子３０及び第２パワー端子４０にはそれぞれ貫通穴３６、４６が形成されている。

第１パワー端子３０の貫通穴３６には、第１信号端子６０の支持部材６２に設けられた挿入部６２Ｂが挿入されている。貫通穴３６内にははんだＢＭが設けられ、当該はんだＢＭを介して第１信号端子６０が第１パワー端子３０と電気的に接続されている。同様に、第２パワー端子４０の貫通穴４６には、第２信号端子７０の支持部材７２に設けられた挿入部７２Ｂが挿入されている。貫通穴４６内にははんだＢＭが設けられ、当該はんだＢＭを介して第２信号端子７０が第２パワー端子４０と電気的に接続されている。

この実施形態では、第１パワー端子３０及び第２パワー端子４０の材料となるリードフレームと、支持部材６２、７２の材料となるリードフレームＬＦとを分けることができるので、大電流に対応して各パワー端子３０、４０のリードフレームを厚くすることができる。そのように大電流に対応して各パワー端子３０、４０のリードフレームを厚くした場合でも、各パワー端子３０、４０の貫通穴３６、４６に各信号端子６０、７０の挿入部６２Ｂ、７２Ｂが挿入され、貫通穴３６、４６内のはんだＢＭによって各パワー端子３０、４０と各信号端子６０、７０とが電気的に接続されるため、各パワー端子３０、４０の貫通穴３６、４６を小さく形成する必要がない。よって、製造が容易になる。

また、貫通穴３６、４６内にはんだＢＭが配置されるため、各パワー端子３０、４０と各信号端子６０、７０との位置ずれが防止され、且つ各パワー端子３０、４０と各信号端子６０、７０との接合面積が増加されて電気的接続が強化される。これにより、電気的特性や信頼性が高い半導体装置１０（電子モジュール）を提供することが可能となる。

さらに、各パワー端子３０、４０の貫通穴３６、４６の外縁に複数の溝部Ｇが設けられている。このため、半導体装置１０の製造時には、例えば延出部３２Ｃの上面に印刷又はディスペンサによって設けられたはんだＢＭが加熱されて溶融すると共に、上記複数の溝部Ｇに誘導され、貫通穴３６、４６内へ流れ込む。これにより、貫通穴３６、４６内にはんだＢＭを適切に充填することができ、挿入部６２Ｂ、７２Ｂと支持部材６２、７２との接合が容易になる。

しかも、大電流に対応して各パワー端子３０、４０の板厚を厚くした場合でも、支持部材６２、７２の板厚を薄くすることができるので、半導体装置１０の全体構成が大型化することを抑制でき、半導体装置１０の小型化が可能となる。

また、上記の第１信号端子６０及び第２信号端子７０は、挿入部６２Ｂ、７２Ｂを有する平板状の支持部材６２、７２と、支持部材６２、７２に挿通された状態で支持された棒状のピン端子６４、７４とを備えている。支持部材６２、７２の材料となるリードフレームＬＦは、板厚を増加させる必要がないため、当該板厚の増加に伴ってリードフレームＬＦへの微細な加工が困難になることを回避できる。その結果、支持部材６２、７２の貫通穴３６、４６を高精度に形成することができるので、ピン端子６４、７４を貫通穴３６、４６に精度良く圧入して支持することが可能となる。

次に、第１実施形態の変形例について説明する。なお、第１実施形態と同様の構成については第１実施形態と同符号を付与しその説明を省略する。

図１０には、第１実施形態の第１変形例に係る半導体装置１０において封止樹脂９０の図示を省略した状態が斜視図にて示されている。この第１変形例では、第１信号端子６０、第２信号端子７０、第３信号端子８０は、導電性を有する平板材（ここでは銅板）がプレス成形されて製造されたものであり、複数箇所で屈曲した棒状をなしている。第１信号端子６０は、第１パワー端子３０の貫通穴３６に挿入された挿入部６０Ａを有しており、挿入部６０Ａと貫通穴３６の内周面との間に設けられた導電性接合材を介して第１信号端子６０が第１パワー端子３０と接続されている。第２端子７０は、第２パワー端子３０の貫通穴４６に挿入された挿入部７０Ａを有しており、挿入部７０Ａと貫通穴４６の内周面との間に設けられた導電性接合材を介して第２信号端子７０が第２パワー端子４０と接続されている。この第１変形例では、上記以外の構成は第１実施形態と同様とされている。この第１変形例では、第１実施形態の効果に加えて、各信号端子６０、７０、８０の構成の簡素化を図ることができる。

図１１には、第１実施形態の第２変形例に係る半導体装置１０において封止樹脂９０の図示を省略した状態が斜視図にて示されている。この第２変形例では、第１パワー端子３０の後端部が下方側へ向けて屈曲されており、絶縁基板１２に形成された図示しない導体部に接合されている。この導体部には、封止樹脂９０の内部に埋め込まれる内部端子１００が接合されている。この内部端子１００は、導電性を有する平板材（ここでは銅板）がプレス成形されて平板状に形成された板状部１０２と、導電性を有する材料（ここでは銅丸棒）によって円柱状に形成された柱状部１０４とによって構成されている。板状部１０２の前端部は下方側に屈曲されて上記の導体部に接合されている。柱状部１０４の上端部は、板状部１０２の後端部に形成された貫通穴に嵌合している。柱状部１０４の下端面は、半導体素子２０のソース電極２２に接合されている。板状部１０２の右端部には、右方側へ延びる延出部１０２Ａが設けられている。延出部１０２Ａには、延出部１０２Ａを上下方向に貫通した貫通穴３６が形成されている。貫通穴３６には、第１信号端子６０の挿入部６２Ａが挿入されている。挿入部６２Ａと貫通穴３６の内周面との間に設けられた導電性接合材を介して第１信号端子６０が内部端子１００と接続されている。この第２変形例では、上記以外の構成は第１実施形態と同様とされている。この第２変形例においても第１実施形態と同様の効果が得られる。

なお、上記第１実施形態及びその変形例では、貫通穴３６、３６の上縁部に複数の溝部Ｇが形成された構成にしたが、これに限らず、例えば図１２に示されるように構成してもよい。図１２に示される構成によれば、貫通穴３６の上縁部（外縁）には、複数の溝部Ｇの代わりに、貫通穴３６側へ向かって下り勾配の傾斜部（傾斜面）Ｓが形成されている。この傾斜部Ｓは、誘導路であり、溝部Ｇと同様に機能を有している。すなわち、この構成では、延出部３２Ｃの上面に印刷又はディスペンサによって設けられたはんだＢＭが加熱されて溶融すると、当該はんだＢＭが傾斜部Ｓに誘導されて貫通穴３６内に流れ込む。よって、第１実施形態と同様に、はんだＢＭを貫通穴３６、４６内へ適切に誘導することができる。

また、上記第１実施形態及びその変形例では、各パワー端子３０、４０形成された貫通穴３６、４６内にはんだＢＭが配置され、貫通穴３６、４６の外縁に複数の溝部Ｇが形成された構成にしたが、これに限るものではない。例えば図１３及び図１４に示されるように、支持部材８２に形成された略矩形状の貫通穴８３内にはんだＢＭが配置され、貫通穴８３の外縁に複数の溝部Ｇが形成された構成にしてもよい。図１３及び図１４に示される構成では、略矩形状の貫通穴８３には、鍔部が省略されたピン端子８４が圧入されている。支持部材８２の上面には印刷又はディスペンサによってはんだＢＭが設けられ、当該はんだＢＭが加熱されて溶融すると共に、複数の溝部Ｇに案内されて貫通穴８３内に流れ込む。このはんだＢＭにより、支持部材８２とピン端子８４との接触面積を拡大することができる。

なお、各端子の材料であるリードフレーム等に溝部Ｇを形成することで、以下のような効果を得ることも可能である。すなわち、例えばリードフレーム等において溝部Ｇが設けられた箇所が封止樹脂の外側に露出する場合、封止樹脂外の溝部Ｇが排水溝として機能する。これにより、封止樹脂とリードフレーム等との間の隙間からの電子モジュール内への水分の浸入を防止することが可能となる。また、リードフレーム等において溝部Ｇが設けられた箇所が封止樹脂の内部に埋まる場合、リードフレーム等と封止樹脂との接触面積が溝部Ｇによって増加するため、リードフレーム等と封止樹脂との密着力を増加させることができる。また、リードフレーム等において、はんだＢＭがそれ以上流れてほしくない箇所に溝部Ｇを設けることで、はんだＢＭの流れ出しを防止することが可能となる。

各端子の材料であるリードフレームに傾斜部Ｓを形成することで、以下のような効果を得ることも可能である。すなわち、複数のリードフレームが製造時に積み重ねられる場合に、上側のリードフレームに形成されたボスが、下側のリードフレームに形成された傾斜部Ｓに接触することで、リードフレーム同士の上下面を非接触とすることができる。その結果、リードフレームにおいて、厚さ方向の寸法精度が必要な個所の変形を防ぐことが可能となる。

また、上記第１実施形態及びその変形例においては、半導体素子２０がパワーＭＯＳＦＥＴである場合について説明したが、これに限るものではない。半導体素子は、ＩＧＢＴ、サイリスタ、ダイオード等の他の素子であってもよい。また、半導体素子の材料としては、シリコン、ＳｉＣ、ＧａＮ等の素材を用いることができる。

また、上記の半導体素子２０は、一方側の面にソース電極２２を有し、他方側の面にドレイン電極を有する所謂縦型の半導体素子であったが、これに限るものではない。半導体素子は、一方側の面にソース電極及びドレイン電極を有する所謂横型の半導体素子であってもよい。

また、上記第１実施形態及びその変形例は、電子素子である半導体素子２０が搭載された絶縁基板１２を備え、第１端子である第１パワー端子３０及び第２パワー端子４０と半導体素子２０とが絶縁基板１２を介して電気的に接続された構成にしたが、これに限るものではない。電子素子が搭載された導電性フレーム材を備え、第１端子と電子素子とが導電性フレーム材を介して電気的に接続された構成にしてもよい。

（第２の実施形態）
次に、図１５～図２７を参照して本発明の第２実施形態に係る半導体装置１１０について説明する。説明の便宜上、各図中に適宜記す前後、左右及び上下の矢印で示す方向を、前後方向、左右方向及び上下方向と定義して構成要素の位置や向き等を説明する。また、各図中においては、図面を見易くするため、一部の符号を省略している場合がある。

図１５に示されるように、本実施形態に係る半導体装置１１０は、ダイオードモジュールであり、前後方向に長尺で且つ上下方向に扁平に形成されている。この半導体装置１１０は、図１５～図１８に示されるように、絶縁基板１１２と、絶縁基板１１２上に形成された導体部である第１導体部１１４及び第２導体部１１６と、第１導体部１１４上に配置された半導体素子１１８と、第２導体部１１６上に配置された半導体素子１２０と、半導体素子１１８のアノード電極１１８Ａと接続された第１パワー端子１３０と、第２導体部１１６と接続された第２パワー端子１４０と、半導体素子１２０のアノード電極１２０Ａと接続された内部端子１５０と、内部端子１５０及び第１導体部１１４と接続された第３パワー端子１６０と、絶縁基板１１２、第１導体部１１４、第２導体部１１６、半導体素子１１８、半導体素子１２０、第１パワー端子１３０の一部、第２パワー端子１４０の一部、内部端子１５０、及び第３パワー端子１６０の一部を封止する封止樹脂１７０と、を備えている。絶縁基板１１２は、本発明における「基板」に相当し、内部端子１５０は、本発明における「第１端子」に相当し、第３パワー端子１６０は、本発明における「第２端子」に相当する。

絶縁基板１２は、下面（裏面）に放熱用の金属板が形成されたＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ基板）のセラミックス基板である。この絶縁基板１１２は、プリント基板等であってもよい。この絶縁基板１１２は、矩形の平板状に形成されており、半導体装置１１０の上下方向を板厚方向として半導体装置１１０の前後方向中央部に配置されている。絶縁基板１１２の上面（表面）には、第１導体部１１４と第２導体部１１６とが導体パターン（ここでは銅パターン）として形成されている。第１導体部１１４と第２導体部１１６とは、互いに絶縁されている。

図１６～図１８に示されるように、第１導体部１１４上には半導体素子１１８が配置されており、第２導体部１１６上には半導体素子１２０が配置されている。半導体素子１１８、１２０は、ダイオードであり、一方の面（絶縁基板１１２側の面（下面））に形成された図示しないカソード電極と、他方の面（絶縁基板１１２とは反対側の面（上面））に形成されたアノード電極１１８Ａ、１２０Ａを有している。半導体素子１１８、１２０のカソード電極は、第１導体部１１４及び第２導体部１１６に対して導電性接合材によって接合されている。なお、本実施形態では、導電性接合材としてはんだを用いている。はんだは、鉛フリーはんだでもよい。また、導電性接合材は、はんだに限らず、導電性および接着性を有する合金又は金属、或いは銀ペーストや銀ナノ粒子を有する導電性接合材であってもよい。

第１パワー端子１３０は、図１５～図１７に示されるように半導体装置１１０の前部に配置されている。第１パワー端子１３０は、導電性を有する平板材（ここでは銅板）によって平板状に形成された板状部１３２と、導電性を有する材料（ここでは銅丸棒）によって円柱状に形成されたピン端子１３４とによって構成されている。板状部１３２は、前後方向を長手とする長尺状に形成されており、絶縁基板１１２に対して上方側に所定間隔をあけて平行に配置されている。ピン端子１３４は、上下方向を軸方向として配置されている。

上記の板状部１３２は、前方側の幅広部１３２Ａと、後方側の幅狭部１３２Ｂとを有している。幅広部１３２Ａは、幅狭部１３２Ｂよりも左右方向に幅広に形成されている。幅広部１３２Ａは、後端部が封止樹脂１７０（図１５参照）の内部に埋まっており、後端部以外が封止樹脂１７０の外部に露出している。幅狭部１３２Ｂは、その全体が封止樹脂１７０の内部に埋まっている。幅広部１３２Ａの中央部及び幅狭部１３２Ｂの後部にはそれぞれ、幅広部１３２Ａ及び幅狭部１３２Ｂを上下方向に貫通する貫通穴（符号省略）が形成されている。これらの貫通穴は、上下方向視で円形状をなしている。幅狭部１３２Ｂの後端部に形成された貫通穴には、ピン端子１３４の上端部が嵌合している。ピン端子１３４は、例えば圧入によって板状部１３２に固定されている。ピン端子１３４の下端面は、チップスペーサ１２２（図１６、図１８及び図１９参照）を介して半導体素子１１８のアノード電極１１８Ａに接続されている。

チップスペーサ１２２は、導電性を有する薄い平板材（ここでは銅板）によって円板状に形成されており、ピン端子１３４と同心状に配置されている。チップスペーサ１２２の直径は、ピン端子１３４の直径よりも大きく設定されている。図１９に示されるように、チップスペーサ１２２の下面は、導電性接合材であるはんだＢＭ１によって半導体素子１１８のアノード電極１１８Ａの上面と接合されている。チップスペーサ１２２の上面は、導電性接合材であるはんだＢＭ２によってピン端子１３４の下面と接合されている。チップスペーサ１２２の上面の外周部には、ピン端子１３４よりも若干大径な環状の窪み１２２Ａが形成されている。この窪み１２２Ａは、チップスペーサ１２２の上面とピン端子１３４の下面との間からのはんだＢＭ２の流れ出しを抑制し、はんだＢＭ２の凝集時のセルフアライメントをピン端子１３４の軸心に向かって働かせる機能を有している。

第２パワー端子１４０は、図１５～図１７に示されるように半導体装置１１０の後部に配置されている。第２パワー端子１４０は、導電性を有する平板材（ここでは銅板）によって平板状に形成された板状部１４２と、導電性を有する材料（ここでは銅丸棒）によって円柱状に形成された複数（ここでは３つ）のピン端子１４４とによって構成されている。板状部１４２は、前後方向を長手とする長尺状に形成されており、絶縁基板１１２に対して上方側に所定間隔をあけて平行に配置されている。３つのピン端子１４４は、上下方向を軸方向として左右方向に並んで配置されている。

上記の板状部４２は、前端部が封止樹脂１７０の内部に埋まっており、前端部以外が封止樹脂１７０の外部に露出している。板状部１４２の前端部には、複数（ここでは３つ）の円形の貫通穴（符号省略）が左右方向に並んで形成されている。これらの貫通穴には、上記３つのピン端子１４４の上端部が嵌合している。各ピン端子１４４は、例えば圧入によって板状部１４２に固定されている。各ピン端子１４４の下端面は、導電性接合材によって第２導体部１１６の上面と接合されている。

内部端子１５０は、図１６、図１７、図１９及び図２０に示されるように半導体装置１１０の前後方向中央部に配置されている。内部端子１５０は、導電性を有する平板材（ここでは銅板）によって平板状に形成された板状部１５２と、導電性を有する材料（ここでは銅丸棒）によって円柱状に形成されたピン端子１５４とによって構成されている。板状部１５２は、前後方向を長手とする長尺状に形成されており、絶縁基板１１２に対して上方側に所定間隔をあけて平行に配置されている。ピン端子１５４は、上下方向を軸方向として配置されている。

板状部１５２は、板状部１５２の前端部を構成する幅広部１５２Ａと、板状部１５２の前端部以外を構成する幅狭部１５２Ｂとを有している。幅広部１５２Ａは、幅狭部１５２Ｂよりも左右方向に幅広に形成されている。幅狭部１５２Ｂの後部には、幅狭部１５２Ｂを上下方向に貫通する貫通穴（符号省略）が形成されている。この貫通穴は、上下方向視で円形状をなしている。この貫通穴には、ピン端子１５４の上端部が嵌合している。ピン端子１５４は、例えば圧入によって板状部１５２に固定されている。ピン端子１５４の下端面は、チップスペーサ１２４（図１６及び図１８参照）を介して半導体素子１２０のアノード電極１２０Ａに接続されている。

チップスペーサ１２４は、前述したチップスペーサ１２２と同様の構成とされており、ピン端子１５４と同心状に配置されている。チップスペーサ１２４の下面は、導電性接合材であるはんだＢＭ１によって半導体素子１２０のアノード電極１２０Ａの上面と接合されている。チップスペーサ１２４の上面は、導電性接合材であるはんだＢＭ２によってピン端子１５４の下面と接合されている。チップスペーサ１２４の上面の外周部には、ピン端子１５４よりも若干大径な環状の窪み１２４Ａが形成されている。

図２０及び図２１に示されるように、板状部１５２の幅広部１５２Ａには、幅広部１５２Ａを上下方向に貫通し、左右方向を長手とする長穴１５６が形成されている。この長穴１５６は、本発明における「穴部」に相当する。長穴１５６は、長手方向中間部が幅広部１５６Ａとされ、長手方向両端部がそれぞれ幅狭部１５６Ｂとされている。左右の幅狭部１５６Ｂは、幅広部１５６Ａよりも前後方向に幅狭に設定されている。長穴１５６の上縁部には、複数の溝Ｇが形成されている。具体的には、長穴１５６の前後両側にそれぞれ３つの溝Ｇが左右方向に並んで形成されている。この長穴１５６は、第３パワー端子１６０に対応している。

第３パワー端子１６０は、図１５～図１７及び図２２に示されるように、導電性を有する平板材（ここでは銅板）によって平板状に形成されており、半導体装置１１０のパッケージの上面に配置されている。第３パワー端子１６０は、前後方向を板厚方向として配置されており、上下方向を長手とする長尺状をなしている。第３パワー端子１６０は、第３パワー端子１６０の下部を構成する幅狭部１６０Ｂと、第３パワー端子１６０の下部以外を構成する幅広部１６０Ａとを有している。幅狭部１６０Ｂは、幅広部１６０Ａよりも左右方向に幅狭に設定されている。この幅狭部１６０Ｂは、本発明における「挿入部」に相当する。幅狭部１６０Ｂの左右方向の幅寸法は、内部端子１５０の長穴１５６の長手方向寸法より若干小さく設定されている。この幅狭部１６０Ｂは、内部端子１５０の長穴１５６に圧入されている。具体的には、幅狭部１６０Ｂの左右方向両端部が長穴１５６の左右の幅狭部１５６Ｂに圧入されている。幅狭部１６０Ｂは、長穴１５６内において内部端子１５０と部分的に接触している。これにより、第３パワー端子１６０が内部端子１５０と電気的に接続されている。第３パワー端子１６０の下端面は、導電性接合材によって第１導体部１１４の上面と接合されている。

図２１に示されるように、長穴１５６及び幅狭部１６０Ｂは、上下方向から見た断面が、左右方向を長手とする長尺状である。長穴１５６の幅広部１５６Ａの内周面と第３パワー端子１６０の幅狭部１６０Ｂとの間には導電性接合材であるはんだＢＭ３が設けられている。このはんだＢＭ３を介して第３パワー端子１６０と内部端子１５０とが電気的に接続されている。このはんだＢＭ３は、例えば板状部１５２の幅広部１５２Ａの上面に印刷又はディスペンサによって設けられたはんだＢＭ３が加熱され、幅広部１５６Ａの内周面と幅狭部１６０Ｂとの間の隙間に流れ込んで固化したものである。このはんだＢＭ３の流れ込みは、長穴１５６の外縁（上縁部）に形成された複数の溝Ｇ（誘導路）によって誘導される。なお、複数の溝Ｇを形成する代わりに、長穴１５６の外縁に長穴１５６側へ向かって下り勾配の傾斜部を形成する構成にしてもよい。

上記構成の半導体装置１１０では、図１５に示されるように、絶縁基板１１２、第１導体部１１４、第２導体部１１６、半導体素子１１８、半導体素子１２０、第１パワー端子１３０の一部、第２パワー端子１４０の一部、内部端子１５０、及び第３パワー端子１６０の一部が封止樹脂１７０により封止されている。

第１パワー端子１３０の板状部１３２、第２パワー端子１４０の板状部１４２及び内部端子１５０の板状部１５２は、図２３に示されるリードフレームＬＦの一部からなるものである。すなわち、半導体装置１１０の製造時には、図２３に示されるように、絶縁基板１１２の第１導体部１１４及び第２導体部１１６に半導体素子１１８、１２０が接合されると共に、第１導体部１１４、第２導体部１１６及び半導体素子１１８、１２０に対してリードフレームＬＦと一体の第１パワー端子１３０、第２パワー端子１４０及び内部端子１５０が接合される。このリードフレームＬＦと一体の内部端子１５０の長穴１５６には前工程で第３パワー端子１６０が圧入される。この第３パワー端子１６０の幅狭部１６０Ｂの下端面は、上記の接合の際に第１導体部１１４に接合される。その状態で次のモールド工程に搬送され、封止樹脂１７０が成形される。

上記のモールド工程では、トランスファーモールドによって封止樹脂１７０が成形される。図２４及び図２５に示されるように、封止樹脂１７０を成形するためのトランスファーモールドの金型１８０、１８２には、第３パワー端子１６０の左右方向両端部の一部を前後方向に潰す潰し部１８０Ａ、１８２Ａが設けられる。第３パワー端子１６０の左右方向中間部のフラット面は、金型１８０、１８２に押し当てられ、第３パワー端子１６０の左右方向両端部の一部のみが前後方向に潰される。これにより、金型１８０、１８２と第３パワー端子１６０との間の隙間を無くし、樹脂漏れを防ぐように構成されている。封止樹脂１７０の成形後、第１パワー端子１３０、第２パワー端子１４０及び内部端子１５０がリードフレームＬＦから切断され、図１５に示される半導体装置１１０が完成する。完成した半導体装置１１０では、図２６に示されるように、第３パワー端子１６０の左右方向両端部における封止樹脂１７０側の端部に、金型１８０、１８２で押し潰された圧痕１６２（図１５では図示省略）が形成される。

次に、第２実施形態の作用及び効果について説明する。上記構成の半導体装置１１０では、絶縁基板１１２上に第１導体部１１４及び第２導体部１１６が形成され、各導体部１１４、１１６上に半導体素子１１８、１２０が配置されている。半導体素子１１８のアノード電極１１８Ａには第１パワー端子１３０が接続され、半導体素子１２０のアノード電極１２０Ａには内部端子１５０が接続され、半導体素子１２０のカソード電極には第２導体部１１６を介して第２パワー端子１４０が接続され、半導体素子１１８のカソード電極には第１導体部１１４を介して第３パワー端子１６０が接続されている。第３パワー端子１６０は、平板状に形成されており、半導体装置１１０のパッケージの上面に配置されている。この第３パワー端子１６０は、内部端子１５０に形成された長穴１５６に圧入されて第２パワー端子１４０に接続されている。

この実施形態では、大電流に対応して内部端子１５０のリードフレームを厚くした場合でも、内部端子１５０の長穴１５６に第３パワー端子１６０の幅狭部１６０Ｂが圧入（挿入）され、長穴１５６内のはんだＢＭ３によって内部端子１５０と第３パワー端子１６０とが電気的に接続されるので、内部端子１５０の長穴１５６を小さく形成する必要がない。よって、製造が容易になる。しかも、内部端子１５０の長穴１５６及び第３パワー端子１６０の幅狭部１６０Ｂは、断面が長尺状であるため、第３パワー端子１６０の材料として板厚が厚いリードフレームを用いることができる。

従来、パッケージの上面に外部端子を設ける場合、一般にピン端子が用いられてきたが、上記の第３パワー端子１６０は平板状に形成されているため、ピン端子と比較して断面積の確保が容易であり、大電流に対応可能となる。しかも、上記の圧入によって第３パワー端子１６０を自立させることができるので、パッケージの上面における第３パワー端子１６０の配置精度を確保することができる。

しかも、本実施形態では、内部端子１５０の長穴１５６は、幅広部１５６Ａと、幅広部１５６Ａよりも幅が狭い左右の幅狭部１５６Ｂとを有しており、左右の幅狭部１５６Ｂに第３パワー端子１６０が圧入されている。これにより、第３パワー端子１６０を長穴１５６に圧入する際の両者の接触面積が小さくなり、圧入に必要な押し込み力が小さくなる。その結果、例えば第３パワー端子１６０を長穴１５６に圧入するための装置を簡素な構成にすることができる。

また、本実施形態では、長穴１５６内には導電性接合材であるはんだＢＭ３が設けられている。このはんだＢＭ３を介して第３パワー端子１６０と内部端子１５０とが電気的に接続されている。これにより、狭幅部１６０Ｂの左右の端部のみに大電流が集中することを防止できるので、長穴１５６への第３パワー端子１６０の圧入を容易にする効果と、大電流対応の効果とを両立することができる。

また、本実施形態では、内部端子１５０の長穴１５６の上縁部（すなわち板状部１５２の上面）には、長穴１５６に連通する複数の溝Ｇが形成されている。板状部１５２の上面には、印刷又はディスペンサによってはんだＢＭ３が設けられる。このはんだＢＭ３が加熱されて溶融し、上記複数の溝Ｇに誘導されて幅広部１５６Ａの内周面と幅狭部１６０Ｂとの間の隙間に流れ込む。これにより、はんだＢＭ３による内部端子１５０と第３パワー端子１６０との接合が容易になる。

また、本実施形態では、封止樹脂１７０を成形するためのトランスファーモールドの金型１８０、１８２には、第３パワー端子１６０の左右方向両端部の一部を前後方向に潰す潰し部１８０Ａ、１８２Ａが設けられる。第３パワー端子１６０の左右方向中間部のフラット面は、金型１８０、１８２に押し当てられ、第３パワー端子１６０の左右方向両端部の一部のみが前後方向に潰される。これにより、金型１８０、１８２と第３パワー端子１６０との間の隙間が塞がれ、樹脂漏れが防止される。このように、第３パワー端子１６０のフラット面を生かして、第３パワー端子１６０の左右の端部のみを潰すので、金型１８０、１８２の型締め圧力の増加を抑制しつつ、樹脂漏れを防止することができる。

また、本実施形態では、第１パワー端子１３０及び内部端子１５０のピン端子１３４、１５４の下端面がチップスペーサ１２２、１２４を介して半導体素子１１８、１２０のアノード電極１１８Ａ、１２０Ａと接合されている。これにより、外部の温度変化によって半導体素子１１８、１２０にかかる応力を分散させることができ、半導体素子１１８、１２０の欠けを防止することができる。特に大電流化によって半導体素子１１８、１２０が大きくなると、上記の欠けが発生し易くなるため、チップスペーサ１２２、１２４による応力分散の効果が高くなる。また、本実施形態では、チップスペーサ１２２、１２４が円板状に形成されているので、はんだＢＭ１、ＢＭ２の溶融時にチップスペーサ１２２、１２４が回転したとしても、チップスペーサ１２２、１２４と他部品との干渉を防止することができる。

なお、上記第２実施形態では、長穴１５６の左右方向両端部（長手方向両端部）が幅狭部１５６Ｂとされた場合について説明したが、これに限るものではない。例えば図２７に示される変形例のように構成してもよい。この変形例では、長穴１５６の長手方向中間部に左右二つの狭幅部１５６Ｂが設けられている。この変形例でも上記実施形態と同様の効果が得られる。

また、上記第２実施形態では、内部端子１５０が第１端子とされた構成にしたが、これに限らず、第１端子はパワー端子等の外部端子であってもよい。

また、上記第２実施形態おいては、半導体素子１１８、１２０がダイオードである場合について説明したが、これに限るものではない。半導体素子は、パワーＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等の他の素子であってもよい。また、半導体素子の材料としては、シリコン、ＳｉＣ、ＧａＮ等の素材を用いることができる。

また、上記第２実施形態では、電子素子である半導体素子１１８、１２０が搭載された絶縁基板１１２を備え、第１端子である内部端子１５０と半導体素子１１８、１２０とが絶縁基板１１２を介して電気的に接続された構成にしたが、これに限るものではない。電子素子が搭載された導電性フレーム材を備え、第１端子と電子素子とが導電性フレーム材を介して電気的に接続された構成にしてもよい。

また、上記各実施形態では、半導体素子２０、１１８、１２０が電子素子である構成にしたが、これに限らず、電子素子は、抵抗器、コンデンサ、インダクタ、ポテションメータ、変圧器等であってもよい。

その他、本発明は、その要旨を逸脱しない範囲で種々変更して実施できる。また、本発明の権利範囲が上記各実施形態及び上記各変形例に限定されないことは勿論である。

１０ 半導体装置（電子モジュール）
１２ 絶縁基板（基板）
２０ 半導体素子（電子素子）
３０ 第１パワー端子（第１端子）
３６ 貫通穴（穴部）
４０ 第２パワー端子（第１端子）
４６ 貫通穴（穴部）
６０ 第１信号端子（第２端子）
７０ 第２信号端子（第２端子）
１１０ 半導体装置（電子モジュール）
１１２ 絶縁基板（基板）
１１８ 半導体素子（電子素子）
１２０ 半導体素子（電子素子）
１５０ 内部端子（第１端子）
１５６ 長穴（穴部）
１６０ 第３パワー端子（第２端子）
１６０Ｂ 幅狭部（挿入部）
Ｇ 溝部
Ｓ 傾斜部

Claims (10)

1. 電子素子と、第１端子と、第２端子と、導電性接合材と、を備えた電子モジュールであって、
   前記第１端子は、前記電子素子に電気的に接続され、前記第２端子と接続するための穴部を有し、
   前記第２端子は、前記穴部に挿入された挿入部を有し、
   前記穴部内に配置された前記導電性接合材を介して前記第１端子と前記第２端子とが電気的に接続されており、
   前記第１端子における前記穴部の外縁には、前記導電性接合材を前記穴部内に誘導するための誘導路が設けられていることを特徴とする電子モジュール。
2. 電子素子と、第１端子と、第２端子と、導電性接合材と、を備えた電子モジュールであって、
   前記第１端子は、前記電子素子に電気的に接続され、前記第２端子と接続するための穴部を有し、
   前記第２端子は、前記穴部に挿入された挿入部を有し、
   前記穴部内に配置された前記導電性接合材を介して前記第１端子と前記第２端子とが電気的に接続されており、
   前記穴部及び前記挿入部は、断面が長尺状であることを特徴とする電子モジュール。
3. 前記挿入部は、前記穴部内において前記第２端子と部分的に接触していることを特徴とする請求項１又は請求項２に記載の電子モジュール。
4. 前記挿入部は、前記第２端子と接触していないことを特徴とする請求項１又は請求項２に記載の電子モジュール。
5. 前記挿入部は、前記穴部に対して垂直に挿入されていることを特徴とする請求項１又は請求項２に記載の電子モジュール。
6. 前記誘導路は、前記穴部の外縁に設けられた溝部であることを特徴とする請求項１に記載の電子モジュール。
7. 前記誘導路は、前記穴部の外縁に形成された傾斜部であることを特徴とする請求項１に記載の電子モジュール。
8. 前記電子素子が搭載された基板を備え、前記第１端子と前記電子素子とが前記基板を介して電気的に接続されていることを特徴とする請求項１又は請求項２に記載の電子モジュール。
9. 前記電子素子が搭載された導電性フレーム材を備え、前記第１端子と前記電子素子とが導電性フレーム材を介して電気的に接続されていることを特徴とする請求項１又は請求項２に記載の電子モジュール。
10. 前記電子素子は、半導体素子である請求項１又は請求項２に記載の電子モジュール。