JP2012104708A - 接続板、接合構造及び半導体装置 - Google Patents

接続板、接合構造及び半導体装置 Download PDF

Info

Publication number
JP2012104708A
JP2012104708A JP2010252938A JP2010252938A JP2012104708A JP 2012104708 A JP2012104708 A JP 2012104708A JP 2010252938 A JP2010252938 A JP 2010252938A JP 2010252938 A JP2010252938 A JP 2010252938A JP 2012104708 A JP2012104708 A JP 2012104708A
Authority
JP
Japan
Prior art keywords
lead
connection plate
plate
solder
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010252938A
Other languages
English (en)
Other versions
JP5542627B2 (ja
Inventor
Ryokei Suzuki
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010252938A priority Critical patent/JP5542627B2/ja
Publication of JP2012104708A publication Critical patent/JP2012104708A/ja
Application granted granted Critical
Publication of JP5542627B2 publication Critical patent/JP5542627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】互いに間隔をあけて配された半導体チップ及び導電性を有する板状のリードに、接続板の両端部をはんだによって接合してなる半導体装置において、余分なはんだが無駄に濡れ広がらないように、また、接続板とリードとの接合を確保できるようにする。
【解決手段】接続板５のうちリード２の上面２１ａに配される平板状の一端部５１に、リード２の上面２１ａに対向する前記一端部５１の下面５１ｂから窪む凹部５７を形成する。また、前記接続板５において、前記一端部５１に対して折り曲げられることで前記リード２の上面２１ａに立設される平板状の立設板部５４を形成し、前記凹部５７を、前記一端部５１の下面５１ｂからこれに連なる前記立設板部５４の下面５４ｂまで延ばす。
【選択図】図１０

Description

この発明は、接続板、接合構造及び半導体装置に関する。
従来の半導体装置には、例えば特許文献１のように、半導体チップとリードとを導電性の板材からなる接続板によって電気接続したものがある。この種の半導体装置では、接続板の両端部と半導体チップ及びリードとをはんだにより接合している。なお、接続板と半導体チップ及びリードとの接合は、例えば、スクリーン印刷等によりはんだ（はんだペースト）を半導体チップやリードに塗布した上で接続板の両端部を半導体チップ上及びリード上に配置した後、リフローによりはんだを溶融することで行われる。
また、この種の半導体装置では、半導体チップや接続板の全体、及び、接続板を接合したリードの一端（インナーリード）をモールド樹脂内に埋設し、リードの他端（アウターリード）をモールド樹脂の外側に位置させることが多い。
特開２００５−２７７２３１号公報
しかしながら、接続板とリードとをはんだで接合する際には、余分なはんだがリード上で濡れ広がってしまう、という問題がある。特に、近年では、モールド樹脂の外側に位置するリードの他端を鉛フリーとすることが必要とされているため、余分なはんだがリードの他端にまで濡れ広がった場合、半導体装置の品質問題となってしまう。
一方、余分なはんだが濡れ広がらないように、接続板とリードの一端とを接合するはんだの量を減らすと、接続板とリードとの接合が不十分（接続点オープン）となってはんだとリードとの電気接続が不良となり、半導体装置の品質問題が生じる。
また、接続板とリードとの接合面積は、接続板と半導体チップとの接合面積と比較して小さくなることが多く、この場合、前述したリフロー時に半導体チップの位置がずれてしまうと、接続板も半導体チップと共に移動してしまう。その結果として、接続板とリードとの接合を確保できなくなり、半導体装置の品質問題が生じる。
本発明は、上述した事情に鑑みたものであって、良好な品質の半導体装置、この製造に用いる接続板、及び、接続板とリードとの接合構造を提供することを目的とする。
この課題を解決するために、本発明の接続板は、互いに間隔をあけて配された半導体チップ及び導電性を有する板状のリードに両端部を接合することにより、これら半導体チップとリードとを電気接続する接続板であって、前記リードの上面に配される平板状の一端部には、前記リードの上面に対向する前記一端部の下面から窪む凹部が形成されていることを特徴とする。
また、本発明の接続構造は、前記接続板と、導電性を有する板状のリードとがはんだによって接合されていることを特徴とする。
さらに、本発明の半導体装置は、前記接続板を用いて製造されるものであって、前記接続板の両端部が、はんだによって、互いに間隔をあけて配された半導体チップと導電性を有する板状のリードとに接合されていることを特徴とする。
本発明では、リードとの接合箇所となる接続板の一端部に凹部が形成されていることで、一端部に対するはんだの濡れ面積が増加するため、はんだの量を減らさなくても、リードにおけるはんだの濡れ広がりを抑えることができる。また、接続板とリードとの接合に要するはんだの量を十分に確保することができる。
さらに、接続板の一端部に対するはんだの濡れ面積が増加することで、一端部とリードとの接合面積が大きくなるため、接続板の他端部と半導体チップとの接合面積に対する一端部とリードとの接合面積の差を小さく設定できる。したがって、接続板の両端部を半導体チップ及びリードに接合するためにリフローを実施した際に、半導体チップの位置ずれが生じたとしても、接続板が半導体チップと共に移動することを抑制して、接続板とリードとの接合を確保することができる。
そして、前記接続板において、前記一端部に対して折り曲げられることで前記リードの上面に立設される平板状の立設板部が形成される場合には、前記凹部が、前記一端部の下面からこれに連なる前記立設板部の下面まで延びていることがより好ましい。
さらに、前記接続板においては、前記一端部と前記立設板部との間の折り曲げ部分における前記凹部の底面が、前記一端部及び前記立設板部における前記凹部の底面に対して傾斜する平らな傾斜面であるとよい。
これらの構成では、リフローを実施した際に、溶融したはんだを、毛細管現象等によって一端部から立設板部まで凹部の延在方向に濡れ広がらせることができる。特に、接続板の一端部と立設板部との間の折り曲げ部分における凹部の底面が、一端部及び立設板部における凹部の底面に対して傾斜する傾斜面となっていれば、溶融したはんだを一端部側から立設板部側に向けてより確実かつ短時間で濡れ広がらせることができる。
このように接続板がリードに接合された状態では、立設板部がその下面側からはんだによって支持されているため、平板状の一端部がリードの上面に沿って立設板部側に移動することを確実に防止することが可能となる。すなわち、接続板をリードに対してより強固に固定することができる。
また、前記接続板においては、前記凹部が、前記接続板の板厚方向に貫通しているとよい。
この構成では、リフローの際に溶融したはんだの表面張力により、はんだを接続板の一端部の下面側から上面まで濡れ広がらせて、一端部をはんだに係合させることができる。すなわち、接続板をリードに対してより強固に固定することができる。
なお、前記接続板においては、前記凹部が、平面視で丸みを帯びた形状に形成されていてもよいし、平面視で多角形状に形成されていてもよい。
また、前記接続板においては、前記一端部の側面に開口していてもよい。
さらに、前記接続板においては、前記凹部が複数形成されていてもよい。
そして、前記接続構造においては、前記一端部が配置される前記リードの一端の上面が、当該リードの他端の上面よりも低く位置することがより好ましい。
この構成では、リフロー時に溶融したはんだがリードの一端から他端側に流出することをより確実に防止することができる。
本発明によれば、接続板とリードとを確実に電気接続することができ、品質の良好な半導体装置を提供することが可能となる。
本発明の第一実施形態に係る半導体装置を示す概略平面図である。 図１の半導体装置を示す概略断面図である。 図１，２の半導体装置を構成する接続板の要部を示す拡大斜視図である。 図１，２の半導体装置において、リードと接続板とを接合した接合構造を示す拡大断面図である。 第一実施形態の半導体装置を構成する接続板の変形例の要部を示す拡大斜視図である。 第一実施形態の半導体装置を構成する接続板の変形例の要部を示す拡大斜視図である。 第一実施形態の半導体装置を構成する接続板の変形例の要部を示す拡大斜視図である。 本発明の第二実施形態に係る半導体装置を構成する接続板の要部を示す拡大斜視図である。 図８の接続板とリードとを接合した接合構造を示す拡大断面図である。 本発明の第三実施形態に係る半導体装置を構成する接続板とリードとを接合した接合構造を示す拡大断面図である。 図１０の接続板に形成される凹部形状の例を示す拡大斜視図である。 第三実施形態の半導体装置を構成する接続板の変形例を示す拡大断面図である。
〔第一実施形態〕
以下、図１〜４を参照して本発明の第一実施形態について説明する。
図１，２に示すように、この実施形態に係る半導体装置１は、導電性を有する板材からなる二つのリード２，３と、各リード２，３の一端２１，３１（以下、インナーリード２１，３１とも呼ぶ。）に電気接続される半導体チップ４と、第一リード２の一端２１及び半導体チップ４に接合して第一リード２と半導体チップ４とを電気接続する接続板５と、各リード２，３の一端２１，３１、半導体チップ４及び接続板５を封止するモールド樹脂６とを備えている。この構成では、各リード２，３の他端２２，３２（以下、アウターリード２２，３２とも呼ぶ。）が、半導体チップ４を外部に接続するための端子として機能する。
本実施形態の半導体チップ４は、平面視矩形の板状に形成され、例えばダイオードやトランジスタ等のように上面及び下面に電極を形成して構成されている。
※リードの説明
二つのリード２，３は、それぞれ導電性を有する板状に形成され、互いに間隔をあけて配されている。
第一リード２の一端２１（第一インナーリード２１）の上面２１ａは、はんだ７によって接続板５の一端部５１を接合する面をなし（図４参照）、接続板５よりも幅広に形成されている。一方、第二リード３の一端３１（第二インナーリード３１）の上面３１ａは、はんだによって半導体チップ４を接合する面をなし、半導体チップ４の接合領域は半導体チップ４と同様の平面視矩形に形成されている。そして、各リード２，３には、その一端２１，３１の上面２１ａ，３１ａが他端２２，３２の上面２２ａ，３２ａよりも低く位置するように、段差部２３，３３が形成されている。この段差部２３，３３は、モールド樹脂６内に位置している。
なお、図示例において、モールド樹脂６の側部から突出する各リード２，３のアウターリード２２，３２は、モールド樹脂６の外面に沿うように屈曲されているが、これに限ることは無く、半導体装置１を搭載する態様に応じて任意の形状に形成されていればよい。
また、図示例では、二つのインナーリード２１，３１の上面２１ａ，３１ａが同じ高さに位置し、第一インナーリード２１の上面２１ａが第二リード３上に配された半導体チップ４の上面よりも低く位置しているが、これに限ることは無く、例えば第一インナーリード２１の上面２１ａと半導体チップ４の上面とが同じ高さに位置するように二つのリード２，３の相対的な高さ位置を適宜設定してもよい。
接続板５は、第一リード２及び半導体チップ４の配列方向に延びる板状に形成され、第一インナーリード２１の上面２１ａに配される平板状の一端部５１と、半導体チップ４の上面に配される平板状の他端部５２と、一端部５１及び他端部５２を相互に連結する連結部５３とを備えている。これら一端部５１、連結部５３及び他端部５２は、接続板５の長手方向に順番に並んでいる。
なお、接続板５の他端部５２は、一端部５１や連結部５３よりも幅広に形成されている。また、連結部５３は、断面矩形状に折り曲げられて形成されており、一端部５１に対して折り曲げられることで第一インナーリード２１の上面２１ａに立設される立設板部５４を有している。
そして、接続板５の一端部５１には、図３，４に示すように、その下面５１ｂから上面５１ａまで板厚方向に貫通すると共に一端部５１の側面５１ｃに開口する凹部５５が形成されている。
本実施形態の凹部５５は、平面視で丸みを帯びた形状に形成されている。なお、図示例では、凹部５５の内側面が窪むように湾曲しているが、例えば内側面が凹部５５内の空間側に膨出するように湾曲していてもよい。
また、図示例では、凹部５５が接続板５の長手方向に交差する一端部５１の側面５１ｃに開口しているが、例えば、接続板５の長手方向に沿う一端部５１の側面５１ｄに開口してもよい。
以上のように形成された接続板５の両端部（一端部５１及び他端部５２）を第一リード２及び半導体チップ４に接合する場合には、従来と同様に、ペースト状のはんだ７を半導体チップ４及び第一インナーリード２１の上面２１ａに塗布した上で、接続板５の一端部５１及び他端部５２を第一リード２上及び半導体チップ４上にそれぞれ配置し、その後、リフローによりはんだ７を溶融すればよい。
このリフローの際には、図４に示すように、第一インナーリード２１上で溶融したはんだ７が、接続板５の一端部５１の下面５１ｂや側面５１ｃ，５１ｄに加え、凹部５５の内側面にも濡れ広がることになる。そして、このように濡れ広がったはんだ７が凝固することで、第一リード２や半導体チップ４と接続板５とを接合した接合構造が得られる。
なお、本実施形態の半導体装置１を製造する際には、前述した第一リード２及び半導体チップ４に対する接続板５の接合と同時に、第二リード３に対する半導体チップ４の接合も実施される。すなわち、接続板５を第一リード２上及び半導体チップ４上に配置する前に、ペースト状のはんだを第二インナーリード３１の上面３１ａに塗布し、さらに、半導体チップ４を第二インナーリード３１上に配置しておく。そして、接続板５を第一リード２上及び半導体チップ４上に配置した後に、前述したリフローにより第二リード３と半導体チップ４との間のはんだを溶融・凝固させることで、半導体チップ４が第二リード３に接合される。
以上説明したように、本実施形態の接続板５、これを備える接続構造及び半導体装置１によれば、接続板５の一端部５１に凹部５５が形成されていることで、一端部５１に対するはんだ７の濡れ面積が増加しているため、はんだ７の量を減らさなくても、リフローの際に溶融したはんだ７が第一インナーリード２１の上面２１ａで濡れ広がることを抑制できる。また、接続板５と第一リード２との接合に要するはんだ７の量を十分に確保することができる。
なお、本実施形態では、凹部５５が第一リード２の他端２２側に向く一端部５１の側面５１ｃに開口していることで、リフローの際に溶融したはんだ７が、その表面張力によって第一リード２の他端２２側から一端２１側に向かう方向に移動しやすくなるため、はんだ７が第一リード２の他端２２側に濡れ広がること特に抑制することができる。
さらに、接続板５の一端部５１に対するはんだ７の濡れ面積が増加することで、一端部５１と第一リード２との接合面積が大きくなるため、接続板５の他端部５２と半導体チップ４との接合面積に対する一端部５１と第一リード２との接合面積の差を小さく設定できる。したがって、二つのリード２，３、半導体チップ４及び接続板５を相互に接合するためにリフローを実施した際に、第二リード３上において半導体チップ４の位置ずれが生じたとしても、接続板５が半導体チップ４と共に移動することを抑制し、接続板５と第一リード２との接合を確保することができる。
以上のことから、接続板５と第一リード２とを確実に電気接続することができ、品質の良好な半導体装置１を提供することが可能となる。
また、本実施形態の接続構造では、各リード２，３のインナーリード２１，３１の上面２１ａ，３１ａがアウターリード２２，３２の上面２２ａ，３２ａよりも低く位置しているため、リフロー時に溶融したはんだ７がインナーリード２１，３１の上面２１ａ，３１ａ上に濡れ広がったとしても、アウターリード２２，３２側に流出することを確実に防止することができる。
なお、本実施形態では、凹部５５が一端部５１の板厚方向に貫通しているため、凹部５５の幅寸法を適宜調整すれば、溶融したはんだ７の表面張力によって、はんだ７を一端部５１の下面５１ｂ側から上面５１ａまで濡れ広がらせて、一端部５１をはんだ７に係合させることも可能である。言い換えれば、接続板５を第一リード２に対してより強固に固定することもできる。
なお、第一実施形態において、凹部５５の平面視形状は、丸みを帯びた形状に限らず、例えば図５に示す矩形状をはじめとする任意の多角形状に形成されていてもよい。
また、凹部５５は一つに限らず、例えば図６に示すように複数形成されてもよい。この場合、複数の凹部５５は、例えば図６に示すように、接続板５の幅方向に連ねて形成されてもよいが、例えば接続板５の幅方向に間隔をあけて形成されていてもよい。
図６（ａ），（ｂ）に示す凹部５５は、いずれも平面視で丸みを帯びた形状となっているが、図６（ａ）に示す凹部５５は、上記第一実施形態と同様に、凹部５５の内側面が窪むように湾曲しており、図６（ｂ）に示す凹部５５は、その内側面が凹部５５内の空間側に膨出するように湾曲している。一方、図６（ｃ）に示す凹部５５は、図５と同様の平面視多角形状とされ、具体的には、平面視三角形状に形成されている。
なお、図６においては、複数の凹部５５が一端部５１の同一の側面全体を削り取るように形成されているが、例えば同一の側面の一部を残すように形成されてもよい。
さらに、図６においては、複数の凹部５５が一端部５１の同一の側面に開口しているが、例えば互いに異なる側面に開口していてもよい。
また、図６において、複数の凹部５５は同一の形状に形成されているが、例えば互いに異なる形状に形成されていてもよい。
さらに、接続板５の板厚方向に貫通する凹部５５は、一端部５１のみに形成されることに限らず、例えば図７に示すように、一端部５１からこれに連なる立設板部５４まで延びるように形成されていてもよい。なお、図７においては、凹部５５が接続板５の長手方向に交差する一端部５１の側面５１ｃに開口しているため、凹部５５の延在方向が、一端部５１及び立設板部５４の両方において接続板５の長手方向に一致している。
この構成では、第一実施形態と同様の効果を奏することに加え、リフローを実施した際に、溶融したはんだ７を、毛細管現象等によって一端部５１から立設板部５４まで凹部５５の延在方向に濡れ広がらせることが可能となる。すなわち、接続板５と第一リード２との接合面積をさらに増加させて、接続板５を第一リード２に対してより強固に固定することができる。
〔第二実施形態〕
次に、本発明の第二実施形態について図８，９を参照して説明する。なお、ここでは、第一実施形態との相違点のみについて説明し、第一実施形態の接続板５や半導体装置１と同一の構成要素については同一符号を付し、その説明を省略する。
図８，９に示すように、この実施形態に係る接続板５の一端部５１には、その板厚方向に貫通するものの、一端部５１の側面５１ｃ，５１ｄには開口しない凹部５６（貫通孔）が形成されている。なお、図示例では、凹部５６が丸みを帯びた平面視円形状に形成されているが、矩形状をはじめとする多角形状等の任意の平面視形状に形成されてよい。また、平面視した凹部５６の大きさは、例えば図９に示すように、一端部５１の板厚方向にわたって一定に設定されてもよいが、例えば接続板５の下面５１ｂ側から上面５１ａ側に向かうにしたがって大きくなる、あるいは、小さくなるように設定されてもよい。さらに、凹部５６は、一つだけ形成されることに限らず、例えば複数形成されてもよい。
この接続板５は、第一実施形態の場合と同様にして、第一リード２及び半導体チップ４に接合することが可能である。そして、この接合に際して第一実施形態と同様のリフローを実施すると、第一インナーリード２１上で溶融したはんだ７は、接続板５の一端部５１の下面５１ｂや側面５１ｃ，５１ｄに加え、凹部５６の内面にも濡れ広がる。さらに、溶融したはんだ７は、その表面張力によって凹部５６を通じて接続板５の一端部５１の下面５１ｂ側から上面５１ａに到達して濡れ広がることになる。
※実２効果（ＣＬ２）
この実施形態に係る接続板５では、前述した第一実施形態と同様の効果を奏する。
さらに、はんだ７が凹部５６を介して一端部５１の上面５１ａまで濡れ広がるため、一端部５１をはんだ７に係合させて、接続板５を第一リード２に対してより強固に固定することができる。
なお、第二実施形態において、板厚方向に貫通する凹部５６は一端部５１のみに形成されるとしたが、図７に示す凹部５５と同様に、例えば一端部５１からこれに連なる立設板部５４まで延びるように形成されていてもよい。この構成では、第二実施形態と同様の効果を奏することに加え、はんだ７に対する接続板５の濡れ面積がさらに増加するため、接続板５と第一リード２との接合面積を増加させて、接続板５を第一リード２に対してより強固に固定することができる。
〔第三実施形態〕
次に、本発明の第三実施形態について図１０，１１を参照して説明する。なお、ここでは、第一、第二実施形態との相違点のみについて説明し、第一、第二実施形態の接続板５や半導体装置１と同一の構成要素については同一符号を付し、その説明を省略する。
図１０，１１に示すように、この実施形態に係る接続板５の一端部５１には、その下面５１ｂから窪むと共に、接続板５の長手方向に延びる有底溝状の凹部５７が形成されている。
この凹部５７は、第一実施形態の凹部５５と同様に、接続板５の長手方向に交差する一端部５１の側面５１ｃに開口している。また、この凹部５７は、一端部５１の下面５１ｂからこれに連なる立設板部５４の下面５４ｂまで延びている。さらに、一端部５１と立設板部５４との間の折り曲げ部分における凹部５７の底面が、一端部５１及び立設板部５４における凹部５７の底面に対して傾斜する平らな傾斜面５７ａとなっている。傾斜面５７ａが形成されていることで、折り曲げ部分における凹部５７の深さ寸法は、凹部５７の延在方向に変化するように設定され、一端部５１及び立設板部５４における凹部５７の深さ寸法よりも大きくなっている。
なお、この凹部５７は、例えば一つだけ形成されてもよいが、例えば図１１に示すように複数形成されてもよい。この場合、複数の凹部５７は、図示例のように接続板５の幅方向に間隔をあけて配列されてもよいが、例えば間隔をあけずに連ねて配列されてもよい。また、複数の凹部５７は、例えば図１１に示すように一端部５１の同一の側面５１ｃに開口してもよいが、例えば互いに異なる側面５１ｃ，５１ｄに開口していてもよい。
さらに、凹部５７の幅寸法は、例えば図１１に示すように凹部５７の延在方向にわたって一定に設定されてもよいが、例えば凹部５７の延在方向に変化するように設定されてもよい。
また、接続板５の長手方向に直交する凹部５７の断面形状は、例えば図１１（ａ）に示す三角形状や、図１１（ｂ）に示す矩形状等の多角形状とされてもよいし、例えば図１１（ｃ）に示す円弧状とされてもよい。
この接続板５は、第一実施形態の場合と同様にして、第一リード２及び半導体チップ４に接合することが可能である。そして、この接合に際して第一実施形態と同様のリフローを実施すると、第一インナーリード２１上で溶融したはんだ７は、接続板５の一端部５１の下面５１ｂや側面５１ｃに加え、凹部５７の内面にも濡れ広がる。さらに、溶融したはんだ７は、毛細管現象等によって一端部５１から立設板部５４まで凹部５７の延在方向に濡れ広がる。その結果、接続板５を第一リード２に接合した状態では、立設板部５４がその下面５４ｂ側からはんだ７によって支持されることになる。
したがって、この実施形態に係る接続板５では、第一実施形態と同様の効果を奏する。
さらに、凹部５７が立設板部５４まで延びていることで、はんだ７に対する接続板５の濡れ面積が増加するため、接続板５と第一リード２との接合面積を増加させることができる。また、接続板５を第一リード２に接合した状態では、立設板部５４がその下面５４ｂ側からはんだ７によって支持されているため、一端部５１が第一インナーリード２１の上面２１ａに沿って立設板部５４側に移動することを確実に防止することができる。以上のことから接続板５を第一リード２に対してより強固に固定することが可能となる。
また、接続板５の一端部５１と立設板部５４との間の折り曲げ部分における凹部５７の底面が傾斜面５７ａとなっていることで、リフロー時に溶融したはんだ７を一端部５１側から立設板部５４側に向けてより確実かつ短時間で濡れ広がらせることができる。
なお、第三実施形態において、一端部５１と立設板部５４との間の折り曲げ部分における凹部５７の底面は、平らな傾斜面５７ａとなっていなくてもよく、例えば図１２に示すように、折り曲げ部分形状に対応する湾曲面５７ｂとなっていてもよい。言い換えれば、凹部５７の深さ寸法は、凹部５７の延在方向にわたって一定に設定されてもよい。
以上、本発明の接続板５、これを備える接続構造及び半導体装置１に係る実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば凹部５５，５６，５７は、上記実施形態において示したものに限らず、少なくとも第一インナーリード２１の上面２１ａに対向する一端部５１の下面５１ｂから窪んで形成されていればよい。
また、接続板５の一端部５１と他端部５２との間には、断面矩形状に折り曲げられた連結部５３が形成されるとしたが、例えば立設板部５４のみが形成されてもよい。さらに、接続板５は、例えば連結部５３や立設板部５４を有さずに、全体が平板状に形成されていてもよい。
また、本発明の半導体装置に適用される半導体チップは、上記実施形態のものに限らず、例えば上面のみに複数の電極パッドを形成したものであってもよい。言い換えれば、本発明は、例えば上記構成の半導体チップと、半導体チップの各電極パッドに各々電気接続するための複数のリードと、複数の電極パッド及びリードを個別に電気接続する複数の接続板とを備える半導体装置にも適用可能である。
１ 半導体装置
２ 第一リード
２１ 一端（インナーリード）
２１ａ 上面
２２ 他端（アウターリード）
２２ａ 上面
２３段差部
３ 第二リード
３１ 一端（インナーリード）
３１ａ 上面
３２ 他端（アウターリード）
３２ａ 上面
３３段差部
４ 半導体チップ
５ 接続板
５１ 一端部
５１ａ 上面
５１ｂ 下面
５１ｃ，５１ｄ 側面
５２ 他端部
５３ 連結部
５４ 立設板部
５４ｂ 下面
５５，５６，５７ 凹部
５７ａ 傾斜面
５７ｂ 湾曲面
６ モールド樹脂
７ はんだ

Claims (11)

  1. 互いに間隔をあけて配された半導体チップ及び導電性を有する板状のリードに両端部を接合することにより、これら半導体チップとリードとを電気接続する接続板であって、
    前記リードの上面に配される平板状の一端部には、前記リードの上面に対向する前記一端部の下面から窪む凹部が形成されていることを特徴とする接続板。
  2. 前記一端部に対して折り曲げられることで前記リードの上面に立設される平板状の立設板部が形成され、
    前記凹部が、前記一端部の下面からこれに連なる前記立設板部の下面まで延びていることを特徴とする請求項１に記載の接続板。
  3. 前記一端部と前記立設板部との間の折り曲げ部分における前記凹部の底面が、前記一端部及び前記立設板部における前記凹部の底面に対して傾斜する平らな傾斜面であることを特徴とする請求項２に記載の接続板。
  4. 前記凹部が、前記接続板の板厚方向に貫通していることを特徴とする請求項１又は請求項２に記載の接続板。
  5. 前記凹部が、平面視で丸みを帯びた形状に形成されていることを特徴とする請求項１から請求項４のいずれか１項に記載の接続板。
  6. 前記凹部が、平面視で多角形状に形成されていることを特徴とする請求項１から請求項４のいずれか１項に記載の接続板。
  7. 前記凹部が、前記一端部の側面に開口していることを特徴とする請求項１から請求項６のいずれか１項に記載の接続板。
  8. 前記凹部が複数形成されていることを特徴とする請求項１から請求項７のいずれか１項に記載の接続板。
  9. 請求項１から請求項８のいずれか１項に記載の接続板と、導電性を有する板状のリードとがはんだによって接合されていることを特徴とする接合構造。
  10. 前記一端部が配置される前記リードの一端の上面が、当該リードの他端の上面よりも低く位置することを特徴とする請求項９に記載の接合構造。
  11. 請求項１から請求項８のいずれか１項に記載の接続板を用いて製造される半導体装置であって、
    前記接続板の両端部が、はんだによって、互いに間隔をあけて配された半導体チップと導電性を有する板状のリードとに接合されていることを特徴とする半導体装置。
JP2010252938A 2010-11-11 2010-11-11 接続板、接合構造及び半導体装置 Active JP5542627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010252938A JP5542627B2 (ja) 2010-11-11 2010-11-11 接続板、接合構造及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010252938A JP5542627B2 (ja) 2010-11-11 2010-11-11 接続板、接合構造及び半導体装置

Publications (2)

Publication Number Publication Date
JP2012104708A true JP2012104708A (ja) 2012-05-31
JP5542627B2 JP5542627B2 (ja) 2014-07-09

Family

ID=46394748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010252938A Active JP5542627B2 (ja) 2010-11-11 2010-11-11 接続板、接合構造及び半導体装置

Country Status (1)

Country Link
JP (1) JP5542627B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107710402A (zh) * 2015-06-10 2018-02-16 威世通用半导体有限责任公司 带有导电夹具且夹具偏移小的半导体管芯安装用引线框架
EP3503179A1 (en) * 2017-12-20 2019-06-26 Nexperia B.V. Electronic device
CN109962050A (zh) * 2019-04-19 2019-07-02 苏州浪潮智能科技有限公司 一种用于元器件上的引脚
CN110892527A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
JPWO2019043950A1 (ja) * 2017-09-04 2020-05-28 三菱電機株式会社 半導体モジュール及び電力変換装置
EP3584831A4 (en) * 2017-02-20 2020-08-19 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE AND CONNECTOR
EP3761358A1 (en) * 2019-07-02 2021-01-06 Nexperia B.V. A lead frame assembly for a semiconductor device
EP3644357A4 (en) * 2017-04-29 2021-03-10 Shenzhen Jinyang Electric Co., Ltd. SURFACE MOUNTED ELEMENT
JP2021125635A (ja) * 2020-02-07 2021-08-30 日立Astemo株式会社 半導体装置
DE102020109703A1 (de) 2020-04-07 2021-10-07 Infineon Technologies Ag Halbleitergehäuse und verfahren zu seiner herstellung
EP4064338A1 (en) * 2021-03-22 2022-09-28 Kabushiki Kaisha Toshiba Semiconductor device
WO2024018795A1 (ja) * 2022-07-21 2024-01-25 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140580A (ja) * 1987-11-25 1989-06-01 Mitsubishi Electric Corp 接続用ジャンパとその製造方法
JPH03218103A (ja) * 1990-01-24 1991-09-25 Central Glass Co Ltd 導電端子ならびにその接着方法
JPH09148513A (ja) * 1995-11-21 1997-06-06 Kofu Nippon Denki Kk 表面実装部品のリード
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2006216736A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007335538A (ja) * 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140580A (ja) * 1987-11-25 1989-06-01 Mitsubishi Electric Corp 接続用ジャンパとその製造方法
JPH03218103A (ja) * 1990-01-24 1991-09-25 Central Glass Co Ltd 導電端子ならびにその接着方法
JPH09148513A (ja) * 1995-11-21 1997-06-06 Kofu Nippon Denki Kk 表面実装部品のリード
JP2002151554A (ja) * 2000-08-31 2002-05-24 Nec Corp 半導体装置
JP2006216736A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007335538A (ja) * 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018517302A (ja) * 2015-06-10 2018-06-28 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
EP3308396A4 (en) * 2015-06-10 2019-02-06 Vishay General Semiconductor LLC LADDER FRAME WITH CONDUCTIVE CLIP FOR MOUNTING A SEMICONDUCTOR CHIP WITH REDUCED CLIP SHIFT
CN107710402A (zh) * 2015-06-10 2018-02-16 威世通用半导体有限责任公司 带有导电夹具且夹具偏移小的半导体管芯安装用引线框架
US10896868B2 (en) 2017-02-20 2021-01-19 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connector
EP3584831A4 (en) * 2017-02-20 2020-08-19 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE AND CONNECTOR
EP3644357A4 (en) * 2017-04-29 2021-03-10 Shenzhen Jinyang Electric Co., Ltd. SURFACE MOUNTED ELEMENT
JPWO2019043950A1 (ja) * 2017-09-04 2020-05-28 三菱電機株式会社 半導体モジュール及び電力変換装置
CN110892527A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置以及半导体装置的制造方法
CN110892527B (zh) * 2017-10-26 2023-10-27 新电元工业株式会社 半导体装置以及半导体装置的制造方法
US10658274B2 (en) 2017-12-20 2020-05-19 Nexperia B.V. Electronic device
CN110021576A (zh) * 2017-12-20 2019-07-16 安世有限公司 电子器件
EP3503179A1 (en) * 2017-12-20 2019-06-26 Nexperia B.V. Electronic device
CN109962050A (zh) * 2019-04-19 2019-07-02 苏州浪潮智能科技有限公司 一种用于元器件上的引脚
CN109962050B (zh) * 2019-04-19 2024-04-26 苏州浪潮智能科技有限公司 一种用于元器件上的引脚
EP3761358A1 (en) * 2019-07-02 2021-01-06 Nexperia B.V. A lead frame assembly for a semiconductor device
JP7341078B2 (ja) 2020-02-07 2023-09-08 日立Astemo株式会社 半導体装置
JP2021125635A (ja) * 2020-02-07 2021-08-30 日立Astemo株式会社 半導体装置
DE102020109703A1 (de) 2020-04-07 2021-10-07 Infineon Technologies Ag Halbleitergehäuse und verfahren zu seiner herstellung
EP4064338A1 (en) * 2021-03-22 2022-09-28 Kabushiki Kaisha Toshiba Semiconductor device
US11929306B2 (en) 2021-03-22 2024-03-12 Kabushiki Kaisha Toshiba Semiconductor device comprising first and second lead frames
WO2024018795A1 (ja) * 2022-07-21 2024-01-25 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5542627B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5542627B2 (ja) 接続板、接合構造及び半導体装置
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
JP5533619B2 (ja) 半導体装置
JP2007141570A (ja) 雌コネクタの取付構造
JP6413201B2 (ja) シャント抵抗の実装構造及びシャント抵抗の実装構造の製造方法
KR101948176B1 (ko) 반도체 모듈
WO2010122757A1 (ja) 半導体パッケージ部品の実装方法と実装構造体
JP2011049244A (ja) 樹脂封止型半導体装置
JP5733401B2 (ja) 半導体装置および半導体装置の製造方法
JP5857361B2 (ja) 半導体装置
JP5538019B2 (ja) コネクタユニット、及び、電子回路装置
WO2019012849A1 (ja) 電子回路基板
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP4910408B2 (ja) 半導体装置
JP2007035692A (ja) 電子部品実装構造および電子部品実装方法
JP2022086687A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2012084588A (ja) 電子部品における電極の接続構造
JP5308979B2 (ja) 半導体パッケージ
JP2008098398A (ja) 回路装置及びその製造方法
JP5937222B2 (ja) リードフレーム、金型、実装部品付きリードフレームの製造方法
JP5532926B2 (ja) ピン付き基板及びピン
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2010056378A (ja) 半導体装置
JP6713334B2 (ja) 基板構造
JP2021072357A (ja) 金属端子及び接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140507

R150 Certificate of patent or registration of utility model

Ref document number: 5542627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150