JP5533619B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5533619B2 JP5533619B2 JP2010278318A JP2010278318A JP5533619B2 JP 5533619 B2 JP5533619 B2 JP 5533619B2 JP 2010278318 A JP2010278318 A JP 2010278318A JP 2010278318 A JP2010278318 A JP 2010278318A JP 5533619 B2 JP5533619 B2 JP 5533619B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- surface state
- annular groove
- groove
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Description
したがって、はんだが所望の範囲に均一に濡れ広がるため、半導体素子を被接合部材に対して確実にはんだ接合することができる。
以下、本発明の第1実施形態に係る半導体装置10について、図面を参照して説明する。図1は、第1実施形態に係る半導体装置10を示す説明図であり、図1(A)は、上面図を示し、図1(B)は、図1(A)の1B−1B線相当の切断面による断面図である。図2は、接合面12の状態を示す上面図である。
したがって、はんだ30が所望の範囲に均一に濡れ広がるため、IC素子20をリードフレーム11の接合面12に対して確実にはんだ接合することができる。
なお、はんだ30の塗布状態等によっては、放射状溝14に代えて、環状溝13の中心13aの近傍には溝が形成されずこの中心13aを囲うように形成される環状の溝を採用してもよい。具体的には、図7(A)に例示するように、中心13aを囲うように矩形状の溝15が形成されてもよい。また、図7(B)に例示するように、矩形状の溝の四隅にそれぞれ円形状の溝を連結した溝15aが形成されてもよいし、図7(C)に例示するように、矩形状の溝の四隅にそれぞれ放射状の溝を連結した溝15cが形成されてもよい。
次に、本発明の第2実施形態に係る半導体装置10について説明する。
本第2実施形態では、第1表面状態S1および第2表面状態S2が、放射状溝と異なり、表面粗さの差を利用することで設けられる点が上記第1実施形態と異なる。
次に、本発明の第3実施形態に係る半導体装置10について説明する。
本第3実施形態では、第1表面状態S1および第2表面状態S2の一方にめっき処理を施すことで設けられる点が上記第1実施形態と異なる。
次に、本発明の第4実施形態に係る半導体装置10について説明する。
本第4実施形態では、第1表面状態S1および第2表面状態S2が、放射状溝、表面粗さの差やめっき処理等の表面状態を変化させる構成の少なくとも2つ以上の組み合わせにより設けられる点が上記第1実施形態と異なる。
(1)放射状溝14は、環状溝13に連通するように形成されてもよい。他の放射状溝についても同様である。
11…リードフレーム(被接合部材)
12…接合面
13…環状溝
14…放射状溝
20…IC素子(半導体素子)
30…はんだ
Claims (2)
- はんだを用いることで半導体素子が被接合部材にはんだ接合される半導体装置であって、
前記被接合部材の接合面には、内方に塗布された前記はんだの外方への流出を防止する環状溝が形成されており、
前記接合面のうち前記環状溝内の中心の近傍には、前記はんだに対する濡れ性を変化させた第1表面状態と第2表面状態とが前記中心から外方に向けて放射状に区分けされるように設けられ、
前記第1表面状態および前記第2表面状態は、前記環状溝に連通しないように当該環状溝内に形成される放射状溝とこの放射状溝が形成されない表面とにより前記はんだに対する濡れ性を変化させるように設けられることを特徴とする半導体装置。 - 前記第1表面状態および前記第2表面状態は、前記放射状溝と、前記環状溝内において表面粗さの差とめっき処理とを含めた表面状態を変化させる構成の少なくともいずれか1つとの組み合わせにより前記はんだに対する濡れ性を変えるように設けられることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278318A JP5533619B2 (ja) | 2010-12-14 | 2010-12-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278318A JP5533619B2 (ja) | 2010-12-14 | 2010-12-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012125786A JP2012125786A (ja) | 2012-07-05 |
JP5533619B2 true JP5533619B2 (ja) | 2014-06-25 |
Family
ID=46643446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278318A Expired - Fee Related JP5533619B2 (ja) | 2010-12-14 | 2010-12-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5533619B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825756B2 (en) | 2018-09-05 | 2020-11-03 | Kabushiki Kaisha Toshiba | Chip attached to a die pad having a concave structure |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587019B2 (en) * | 2011-10-11 | 2013-11-19 | Ledengin, Inc. | Grooved plate for improved solder bonding |
JP2014060211A (ja) * | 2012-09-14 | 2014-04-03 | Omron Corp | 基板構造、半導体チップの実装方法及びソリッドステートリレー |
JP6033748B2 (ja) * | 2013-09-06 | 2016-11-30 | 東芝テック株式会社 | 結像素子アレイ、結像素子アレイの製造方法及び光学装置 |
US10603732B2 (en) * | 2014-08-27 | 2020-03-31 | Sumitomo Electric Sintered Alloy, Ltd. | Sinter-brazed component |
KR101642260B1 (ko) * | 2014-12-05 | 2016-07-25 | 한라스택폴 주식회사 | 분말 금속 부품을 포함하는 복합 조립체 |
JP6430843B2 (ja) * | 2015-01-30 | 2018-11-28 | 株式会社ジェイデバイス | 半導体装置 |
JP6350364B2 (ja) * | 2015-04-01 | 2018-07-04 | 株式会社デンソー | 接続構造体 |
CN105618882A (zh) * | 2016-03-08 | 2016-06-01 | 西北工业大学 | 钎焊接头的封装方法 |
WO2019167218A1 (ja) | 2018-03-01 | 2019-09-06 | 新電元工業株式会社 | 半導体装置 |
DE112020005309T5 (de) * | 2019-12-16 | 2022-08-04 | Hitachi Astemo, Ltd. | Herstellungsverfahren für eine halbleitervorrichtung und halbleitervorrichtung |
CN112992691B (zh) * | 2021-04-23 | 2021-09-03 | 度亘激光技术(苏州)有限公司 | 半导体器件的焊接方法及半导体器件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142504A (ja) * | 2001-11-06 | 2003-05-16 | Toyota Motor Corp | ダイボンディング方法 |
JP4093818B2 (ja) * | 2002-08-07 | 2008-06-04 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4803060B2 (ja) * | 2007-02-09 | 2011-10-26 | 凸版印刷株式会社 | 電子部品内蔵基板、電子モジュール、電子機器および電子部品内蔵基板の製造方法 |
JP2009218280A (ja) * | 2008-03-07 | 2009-09-24 | Toshiba Corp | 半導体装置 |
-
2010
- 2010-12-14 JP JP2010278318A patent/JP5533619B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10825756B2 (en) | 2018-09-05 | 2020-11-03 | Kabushiki Kaisha Toshiba | Chip attached to a die pad having a concave structure |
Also Published As
Publication number | Publication date |
---|---|
JP2012125786A (ja) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5533619B2 (ja) | 半導体装置 | |
JP6163836B2 (ja) | 半導体装置 | |
JP5542627B2 (ja) | 接続板、接合構造及び半導体装置 | |
JP5800778B2 (ja) | 接合方法および半導体装置の製造方法 | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
JP5516696B2 (ja) | 基板 | |
JP2010140986A (ja) | リードピン付配線基板及びリードピン | |
JPH11186331A (ja) | 半導体装置およびその製造方法 | |
JP2006303173A (ja) | 回路基板デバイスおよびその製造方法 | |
JP6758151B2 (ja) | ダイパッド、半導体装置、および、半導体装置の製造方法 | |
JP2010118575A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20200021504A (ko) | 세라믹스-금속층 접합체의 제조 방법, 세라믹스 회로 기판의 제조 방법 및 금속판 접합 세라믹스 모재판 | |
JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP3146236U (ja) | リードフレームおよび半導体装置 | |
JP2005251856A (ja) | 半導体装置 | |
JP4457739B2 (ja) | 電子部品およびその製造方法 | |
JP6713334B2 (ja) | 基板構造 | |
JP2013211337A (ja) | 放熱板 | |
JP2007150119A (ja) | 半導体パッケージ及びそれに用いるAuSn膜付け工法 | |
US20160276249A1 (en) | Semiconductor device | |
JP2013012567A (ja) | 半導体装置 | |
JP6918467B2 (ja) | 半導体装置 | |
JP4682844B2 (ja) | 接合部材の製造方法 | |
JP2013004570A (ja) | はんだ塗布方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |