JP3146236U - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP3146236U JP3146236U JP2008006055U JP2008006055U JP3146236U JP 3146236 U JP3146236 U JP 3146236U JP 2008006055 U JP2008006055 U JP 2008006055U JP 2008006055 U JP2008006055 U JP 2008006055U JP 3146236 U JP3146236 U JP 3146236U
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip mounting
- mounting portion
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】リードフレームおよび半導体装置において、チップ搭載部上の隣接する各チップ搭載領域間に平面形状を連続したS字形状、X字形状、リング形状の溝を設ける。これらの溝によって、接着材溶融時にチップが溝まで移動しても、溝形状の平面幅をチップ間隔として確保できる。また、溝に対して接着材の流れ領域を設け、接着材がチップ側面へ盛り上がることを最小限にすることが可能である。チップ搭載部において、接着材流れを制御して、チップ間隔を十分に保持できるリードフレームと半導体装置を提供することが可能である。
【選択図】図1
Description
2、チップ搭載部
3、半導体チップ
4、接着材
5、ワイヤー
6、モールド樹脂
7、直線形状溝
8、S字形状溝
9、X字形状溝
10、リング形状溝
11、接点
12、チップ間隔(波形状溝の幅)
13、接着材流れ領域
Claims (6)
- リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上の隣接する複数チップ搭載領域間に連続したS字形状の溝を設けたことを特徴とするリードフレーム。
- リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上の隣接する複数チップ搭載領域間にX字形状若しくはリング形状の溝を設けたことを特徴とするリードフレーム。
- チップ搭載部と前記チップ搭載部上に接着材等を介して固着された複数のチップを備えた半導体装置において、前記チップ搭載部上の隣接する複数チップ搭載領域間に連続したS字形状の溝を設けたことを特徴とする半導体装置。
- チップ搭載部と前記チップ搭載部上に接着材等を介して固着された複数のチップを備えた半導体装置において、前記チップ搭載部上の隣接する複数チップ搭載領域間にX字形状若しくはリング形状の溝を設けたことを特徴とする半導体装置。
- チップ搭載上にチップを固着されている接着材がはんだであることを特徴とする請求項3又は4に記載の半導体装置。
- チップ搭載上にチップを固着されている接着材がAgペーストであることを特徴とする請求項3又は4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006055U JP3146236U (ja) | 2008-08-28 | 2008-08-28 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006055U JP3146236U (ja) | 2008-08-28 | 2008-08-28 | リードフレームおよび半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3146236U true JP3146236U (ja) | 2008-11-06 |
Family
ID=43295952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006055U Expired - Fee Related JP3146236U (ja) | 2008-08-28 | 2008-08-28 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3146236U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010284499A (ja) * | 2008-08-30 | 2010-12-24 | Mitsuhiro Aida | ラケットグリップの補助具 |
JP2021044452A (ja) * | 2019-09-12 | 2021-03-18 | 富士電機株式会社 | 半導体装置 |
-
2008
- 2008-08-28 JP JP2008006055U patent/JP3146236U/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010284499A (ja) * | 2008-08-30 | 2010-12-24 | Mitsuhiro Aida | ラケットグリップの補助具 |
JP2021044452A (ja) * | 2019-09-12 | 2021-03-18 | 富士電機株式会社 | 半導体装置 |
JP7347047B2 (ja) | 2019-09-12 | 2023-09-20 | 富士電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10825758B2 (en) | Semiconductor device | |
KR102073579B1 (ko) | 반도체 장치와 그 제조 방법 및 전극판 | |
JP4002476B2 (ja) | 半導体装置 | |
CN104218013A (zh) | 半导体装置以及半导体装置的制造方法 | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
JP2006203052A (ja) | 表面実装型半導体素子 | |
JP6857035B2 (ja) | 半導体装置 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP4722415B2 (ja) | 半導体装置およびその製造方法 | |
JP3146236U (ja) | リードフレームおよび半導体装置 | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
US9196602B2 (en) | High power dielectric carrier with accurate die attach layer | |
JP2008016469A (ja) | 半導体装置 | |
JP2019121698A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5112972B2 (ja) | 半導体装置およびその製造方法 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP5124329B2 (ja) | 半導体装置 | |
JP2013012567A (ja) | 半導体装置 | |
JP2012146704A (ja) | 半導体装置、リードフレーム、及び半導体装置の製造方法 | |
CN215644476U (zh) | 用于功率模块的基板及功率模块 | |
WO2022196278A1 (ja) | 半導体装置 | |
JP7156141B2 (ja) | 半導体モジュール | |
JP5037398B2 (ja) | 半導体装置 | |
JP2008227317A (ja) | 半導体装置、そのための配線基板、封止金型、および製造方法 | |
JP3146231U (ja) | リードフレームおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |