JP3146236U - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置 Download PDF

Info

Publication number
JP3146236U
JP3146236U JP2008006055U JP2008006055U JP3146236U JP 3146236 U JP3146236 U JP 3146236U JP 2008006055 U JP2008006055 U JP 2008006055U JP 2008006055 U JP2008006055 U JP 2008006055U JP 3146236 U JP3146236 U JP 3146236U
Authority
JP
Japan
Prior art keywords
chip
chip mounting
mounting portion
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008006055U
Other languages
English (en)
Inventor
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008006055U priority Critical patent/JP3146236U/ja
Application granted granted Critical
Publication of JP3146236U publication Critical patent/JP3146236U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームのチップ搭載部において、複数のチップを接着材で固着する場合、接着材流れを制御して、チップ間隔を十分に保持できる構造を持ったリードフレームおよび半導体装置を提供する。
【解決手段】リードフレームおよび半導体装置において、チップ搭載部上の隣接する各チップ搭載領域間に平面形状を連続したS字形状、X字形状、リング形状の溝を設ける。これらの溝によって、接着材溶融時にチップが溝まで移動しても、溝形状の平面幅をチップ間隔として確保できる。また、溝に対して接着材の流れ領域を設け、接着材がチップ側面へ盛り上がることを最小限にすることが可能である。チップ搭載部において、接着材流れを制御して、チップ間隔を十分に保持できるリードフレームと半導体装置を提供することが可能である。
【選択図】図1

Description

本考案は、リードフレームおよび半導体装置に関する。
以下、図5、図6を参照して背景技術を説明する。一般的に、半導体装置のリードフレームはリード端子1およびチップ搭載部2からなっている。このチップ搭載部2の一方の主面には複数のチップ搭載領域が設けられており各チップ搭載領域には複数の半導体チップ3がそれぞれ接着材4で固着されている。そして、リード端子1と半導体チップ3がワイヤー5で結ばれている。さらに、これら全体がモールド樹脂6で覆われている。
このような半導体装置において、チップ搭載部上の接着材による流れ広がり等を防ぐための手段として下記特許文献1に記載されているように、チップ搭載部上に、断面がV字形状の溝7が設けられている。

特開平03−266459号公報
しかしながら、上記特許文献1に記載の半導体装置では、溝を直線形状に1本入れるために、接着材が同種である場合、溶融時にお互いの接着材が引き合い一体化して、チップが溝まで移動するという現象が発生する。また、チップ間隔が狭まる場合、間に入った接着材がチップ側面に盛り上がってしまうという問題点がある。
本考案は、チップ搭載間隔の確保が必要な構造のリードフレーム、半導体装置において、溝効果を減ずることなく、これらの問題を解決するリードフレームおよび半導体装置を提供することを目的とするものである。
本考案によるリードフレームは、リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上の隣接する複数のチップ搭載領域間に連続したS字形状若しくはX字形状若しくはリング形状の溝を設けたことを特徴とする。
また、本考案による半導体装置は、チップ搭載部と前記チップ搭載部上に接着材等を介して固着された複数のチップを備えた半導体装置において、前記チップ搭載部上の隣接する複数のチップ搭載領域間に連続したS字形状若しくはX字形状若しくはリング形状の溝を設けたことを特徴とする。
チップ搭載上にチップを固着されている接着材がはんだ、又はAgペーストであることを特徴とする。
前記リードフレームはチップ搭載部間に溝が形成されている場合、前記溝の平面形状を連続したS字形状、X字形状、リング形状にすることによって、接着材溶融時にチップが移動しても、波形状の幅をチップ間隔として確保できる。チップ間隔が狭まる場合、間に入った接着材がチップ側面に盛り上がってしまうが、これらの形状であれば、溝に対して点で接し、余分な接着材を確保する領域があるので、チップ側面の接着材で覆われる部分を最小限に出来ることが可能である。
以上のことから、本考案を用いることによって、チップ搭載部においてはんだ流れを制御して、チップ間隔を十分に保持できるリードフレームと半導体装置を提供することが可能であり、上述した問題点を解決することができる。
以下、本考案の実施形態として一実施例を図1に基づいて説明する。
図1は実施例の平面図を示したものである。リードフレームはリード端子1およびチップ搭載部2からなっている。このチップ搭載部2の一方の主面には複数のチップ搭載領域が設けられており各チップ搭載領域には複数の半導体チップ3がそれぞれ接着材4で固着されている。これらのチップ間には平面形状が連続したS字形状の溝8が形成されており、そして、リード端子1と半導体チップ3がそれぞれワイヤー5で結ばれている。さらに、これら全体がモールド樹脂6で覆われている。
図2に示すように、本実施形態では本考案に基づいて、チップ搭載部2上の各チップ搭載領域間に連続したS字形状の溝8が形成されており、これがモールド樹脂6とチップ搭載部2との密着性、接着材の流れ広がりの防止として機能する。また、この形状から接着材溶融時にチップが移動しても、平面的に見たときに、半導体チップ3の一辺が溝に対して二箇所の接点11に接触する位置の近傍でチップ移動が止まり、S字形状の幅をチップ間隔12として確保できる。チップ間隔が狭まる場合、間に入った接着材がチップ側面に盛り上がってしまうが、接着材流れ領域13があることにより、チップ側面の接着材で覆われる部分を最小限に出来ることが可能である。接着材流れ領域13とはこの領域にチップを接着したときに、接着材が広がるように設けたものである。
図1の半導体装置を製作するにあたっては、チップ搭載部2の各チップ搭載領域間に平面形状が連続したS字形状の溝が形成されたリードフレームを用意する。次に、各種接着材を介して、各種チップを搭載する。その後、電気配線のワイヤーボンディング、樹脂封止をおこなう。
リードフレームはチップ搭載部の厚みがリード端子の厚みよりも大きいものであっても、同じ厚みのものであっても、本考案の効果が得られる。また、溝の断面形状は樹脂密着性のさらなる向上のため、種々の形状が適用できる。例えば、断面V字形状に限らず、U字形状、あり溝形状等を用いることができる。これにより、この形状からチップ搭載部においてはんだ流れを制御して、チップ間隔を十分に保持できるリードフレームと半導体装置を提供することが可能である。
また、本考案の第2の実施形態として変形例を図3に示す。図3は前記溝の平面形状をX字形状としたものである。このような形状に溝を形成することによって、接着材の流れ広がりの防止し、はみ出し量を制限させることで、チップの間隔を確保が可能である。X字形状の溝は1つ以上であれば良い。
さらに、本考案の第3の実施形態として変形例を図4に示す。図4は前記溝の平面形状をリング形状としたものである。リードフレームの溝成形加工をさらに変形したものであり、前記形態と同じ効果が可能である。リング形状の溝は2つ以上であれば良い。なお、本考案にいうチップとは半導体チップに限らず、半導体部品、回路基板であっても良い。
は本考案における半導体装置のチップ搭載部平面図である。 は本考案における半導体装置のチップ搭載部連続したS字形状の拡大図である。 は本考案のおける第2の実施形態の拡大図である。 は本考案における第3の実施形態の拡大図である。 は従来技術による半導体装置の要部平面図である。 は従来技術による図5のチップ中央部横方向断面図である。
符号の説明
1、リード端子
2、チップ搭載部
3、半導体チップ
4、接着材
5、ワイヤー
6、モールド樹脂
7、直線形状溝
8、S字形状溝
9、X字形状溝
10、リング形状溝
11、接点
12、チップ間隔(波形状溝の幅)
13、接着材流れ領域

Claims (6)

  1. リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上の隣接する複数チップ搭載領域間に連続したS字形状の溝を設けたことを特徴とするリードフレーム。
  2. リード端子およびチップ搭載部を備えたリードフレームにおいて、前記チップ搭載部上の隣接する複数チップ搭載領域間にX字形状若しくはリング形状の溝を設けたことを特徴とするリードフレーム。
  3. チップ搭載部と前記チップ搭載部上に接着材等を介して固着された複数のチップを備えた半導体装置において、前記チップ搭載部上の隣接する複数チップ搭載領域間に連続したS字形状の溝を設けたことを特徴とする半導体装置。
  4. チップ搭載部と前記チップ搭載部上に接着材等を介して固着された複数のチップを備えた半導体装置において、前記チップ搭載部上の隣接する複数チップ搭載領域間にX字形状若しくはリング形状の溝を設けたことを特徴とする半導体装置。
  5. チップ搭載上にチップを固着されている接着材がはんだであることを特徴とする請求項3又は4に記載の半導体装置。
  6. チップ搭載上にチップを固着されている接着材がAgペーストであることを特徴とする請求項3又は4に記載の半導体装置。
JP2008006055U 2008-08-28 2008-08-28 リードフレームおよび半導体装置 Expired - Fee Related JP3146236U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006055U JP3146236U (ja) 2008-08-28 2008-08-28 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006055U JP3146236U (ja) 2008-08-28 2008-08-28 リードフレームおよび半導体装置

Publications (1)

Publication Number Publication Date
JP3146236U true JP3146236U (ja) 2008-11-06

Family

ID=43295952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006055U Expired - Fee Related JP3146236U (ja) 2008-08-28 2008-08-28 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (1) JP3146236U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010284499A (ja) * 2008-08-30 2010-12-24 Mitsuhiro Aida ラケットグリップの補助具
JP2021044452A (ja) * 2019-09-12 2021-03-18 富士電機株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010284499A (ja) * 2008-08-30 2010-12-24 Mitsuhiro Aida ラケットグリップの補助具
JP2021044452A (ja) * 2019-09-12 2021-03-18 富士電機株式会社 半導体装置
JP7347047B2 (ja) 2019-09-12 2023-09-20 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US10825758B2 (en) Semiconductor device
KR102073579B1 (ko) 반도체 장치와 그 제조 방법 및 전극판
JP4002476B2 (ja) 半導体装置
CN104218013A (zh) 半导体装置以及半导体装置的制造方法
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP2006203052A (ja) 表面実装型半導体素子
JP6857035B2 (ja) 半導体装置
JP2015072947A (ja) 半導体装置及びその製造方法
JP4722415B2 (ja) 半導体装置およびその製造方法
JP3146236U (ja) リードフレームおよび半導体装置
JP2014090103A (ja) モールドパッケージおよびその製造方法
US9196602B2 (en) High power dielectric carrier with accurate die attach layer
JP2008016469A (ja) 半導体装置
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP5112972B2 (ja) 半導体装置およびその製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP5124329B2 (ja) 半導体装置
JP2013012567A (ja) 半導体装置
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
CN215644476U (zh) 用于功率模块的基板及功率模块
WO2022196278A1 (ja) 半導体装置
JP7156141B2 (ja) 半導体モジュール
JP5037398B2 (ja) 半導体装置
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
JP3146231U (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees