CN104218013A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN104218013A
CN104218013A CN201410233734.4A CN201410233734A CN104218013A CN 104218013 A CN104218013 A CN 104218013A CN 201410233734 A CN201410233734 A CN 201410233734A CN 104218013 A CN104218013 A CN 104218013A
Authority
CN
China
Prior art keywords
pipe core
core welding
welding disc
wire
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410233734.4A
Other languages
English (en)
Other versions
CN104218013B (zh
Inventor
清水晓人
冈田史朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104218013A publication Critical patent/CN104218013A/zh
Application granted granted Critical
Publication of CN104218013B publication Critical patent/CN104218013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置以及半导体装置的制造方法，其提高半导体装置的可靠性。半导体装置(1)具有搭载了半导体芯片(3)的管芯焊盘(10)。管芯焊盘(10)以使位于搭载了半导体芯片(3)的上表面(10a)的相反侧的下表面(10b)露出的方式被树脂密封。另外，管芯焊盘(10)在俯视时，具有包括搭载了半导体芯片(3)的区域的中央部(11)、和设置在中央部(11)的旁边的边缘部(12)。另外，在中央部(11)和边缘部(12)的边界，设置了以使边缘部(12)的高度高于中央部(11)的高度的方式来形成的阶梯面(13a)。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置及其制造技术，涉及适用于将例如半导体芯片搭载于管芯焊盘(die pad)上的半导体装置的有效技术。
背景技术
在日本特开2001-85591号公报(专利文献1)中，记载了在搭载半导体芯片的管芯焊盘(芯片焊盘)的上表面形成槽。
另外，在日本特开2008-211231号公报(专利文献2)中，记载了以使搭载半导体芯片的管芯焊盘的圆形的中央部相比周围而配置于上方的方式实施冲压加工。
另外，在日本特开2002-134677号公报(专利文献3)中，记载了在搭载半导体芯片的管芯焊盘(岛部)的边缘附近，设置下表面的一部分通过蚀刻被去除了的薄壁部，并在薄壁部中形成有狭缝的构造。
【专利文献1】日本特开2001-85591号公报
【专利文献2】日本特开2008-211231号公报
【专利文献3】日本特开2002-134677号公报
发明内容
作为半导体装置的封装方式，有使搭载半导体芯片的管芯焊盘(片(tab))从密封体露出的、所谓片露出型的半导体装置。片露出型的半导体装置能够增大半导体装置的向外部的散热路径的面积，所以能够提高散热性。另外，通过对管芯焊盘和半导体芯片进行电连接，能够将管芯焊盘用作端子。
在这样的半导体装置中，管芯焊盘的平面面积大于半导体芯片的平面面积。但是，如果管芯焊盘的平面面积变大，则密封半导体芯片的密封体和管芯焊盘易于发生剥离，半导体装置的可靠性降低成为问题。
其他课题和新的特征根据本说明书的记述以及附图将更加明确。
一个实施方式的半导体装置具有搭载了半导体芯片的管芯焊盘。上述管芯焊盘以使位于搭载了上述半导体芯片的第一面的相反侧的第二面露出的方式被树脂密封。另外，上述管芯焊盘在俯视时，具有包括搭载了上述半导体芯片的区域的第一部分、和设置于上述第一部分的旁边的第二部分。另外，在上述第一部分与上述第二部分的边界处，设置了以使上述第二部分的高度高于上述第一部分的高度的方式形成了的阶梯面。
根据上述一个实施方式，能够提高半导体装置的可靠性。
附图说明
图1是作为一个实施方式的半导体装置的顶面图。
图2是图1所示的半导体装置的底面图。
图3是在去掉了图1所示的密封体的状态下示出半导体装置的内部构造的透视俯视图。
图4是沿着图1的A-A线的剖面图。
图5是沿着图1的B-B线的剖面图。
图6是将图3所示的管芯焊盘放大而示出的放大俯视图。
图7是沿着图6的A-A线的放大剖面图。
图8是图3的C部的放大俯视图。
图9是沿着图8的A-A线的放大剖面图。
图10是作为针对图9的研究例的管芯焊盘的放大剖面图。
图11是示出图1～图10所示的半导体装置的组装流程的说明图。
图12是示出在图11的引线框准备工序中准备的引线框的整体构造的俯视图。
图13是图12所示的多个产品形成部中的一部分的放大俯视图。
图14是示出在图11所示的阶梯面形成工序中刚要形成阶梯面之前的状态的放大剖面图。
图15是示出对图14所示的管芯焊盘实施冲压加工而形成了阶梯面的状态的放大剖面图。
图16是沿着图13所示的引线框的引线的延伸方向的放大剖面图。
图17是沿着图13所示的引线框的悬挂引线的延伸方向的放大剖面图。
图18是示出在图13所示的管芯焊盘上隔着结合(bonding)材料搭载了半导体芯片的状态的放大俯视图。
图19是示出在图16所示的管芯焊盘上隔着结合材料搭载了半导体芯片的状态的放大剖面图。
图20是示出将图18所示的半导体芯片、和多个引线以及管芯焊盘经由导线电连接了的状态的放大俯视图。
图21是示出将图19所示的半导体芯片和多个引线经由导线电连接了的状态的放大剖面图。
图22是将图21的管芯焊盘的导线连接区域周边放大而示出的放大剖面图。
图23是示出在图20所示的引线框的产品形成部中形成了密封体的状态的放大俯视图。
图24是示出在图21所示的引线框的产品形成部中形成了密封体的状态的放大剖面图。
图25是在将图24的一部分放大了的剖面示意地示出密封用的树脂的流动的说明图。
图26是示出在从图24所示的密封体露出的多个引线以及管芯焊盘的露出面形成了金属膜(外装镀覆膜、焊锡膜)的状态的放大剖面图。
图27是示出将在图11所示的外装镀覆工序中形成了金属膜的多个引线从引线框的框部切断并成形了的状态的放大俯视图。
【符号说明】
1：半导体装置；3：半导体芯片；3a：表面(主面、上表面)；3b：背面(主面、下表面)；4：引线(端子、外部端子)；4a：内部引线部；4b：外部引线部；5、5a、5b：导线(导电性部件)；7：密封体(树脂体)；7a：上表面；7b：下表面(背面、安装面)；7c：侧面；7f：填料粒子；7p：树脂；8：芯片结合材料(粘结材料)；9：悬挂引线；9a：倾斜部；10、10H1：管芯焊盘(芯片搭载部、片)；10a：上表面(芯片搭载面)；10b：下表面(安装面)；10c：侧面；10d：芯片搭载区域；10wb：导线连接区域(导线接合区域)；11：中央部(部分)；11a：上表面；11b：下表面；12：边缘部(部分)；12：芯片连接部；12a：上表面；12b：下表面；12j：连结部；13：阶梯部；13a、13b：阶梯面；13H1：折弯部；13H1a：倾斜面；13j：连结部；14：金属膜；15：狭缝；20：引线框；20a：产品形成部；20b：外框；20c：框部(坝体部)；21：联结杆(tie bar)(坝体部)；31、32：夹具(剪切夹具)；31、32：夹具；31a：上夹具；31b：下夹具；32a：上夹具；32b：下夹具；35：成形模具；36：上模(第一模具)；36a：模具面(第一模具面)；36b：空腔(凹部)；37：下模(第二模具)；37a：模具面(第二模具面)；37b：空腔(凹部)；CP：毛细管；Cu：铜；HS：加热平台(加热台)；HSa：管芯焊盘保持面；HSb：引线保持面；HSc：边缘部保持面；HT：加热器(热源)；PD：焊盘(电极、结合焊盘)；SD：金属膜(外装镀覆膜、焊锡膜)。
具体实施方式
(本申请中的记载形式·基本的用语·用法的说明)
在本申请中，在实施方式的记载中，根据需要，为便于说明分成多个部分等来记载，但除了特别明示了并非如此的意思的情况以外，它们并非相互独立的单独部分，不论记载的前后，关于单一的例子的各部分，一方是另一方的部分详细或者一部分或者全部的变形例等。另外，原则上，关于同样的部分省略重复的说明。另外，关于实施方式中的各构成要素，除了特别明示了并非如此的意思的情况、逻辑上限定于该数量的情况以及根据文章前后关系并非明确地如此的情况以外，并非必须。
同样地，在实施方式等的记载中，关于材料、组成等，即使是“由A构成的X”等，除了特别明示了并非如此的意思的情况以及根据文章前后关系并非明确地如此的情况以外，并不排除包括A以外的要素的部分。例如，在说明成分时，是“作为主要的成分包含A的X”等意思。例如，即便是“硅部件”等，也不限于纯粹的硅，当然还包括SiGe(硅-锗)合金、其他以硅为主要的成分的多元合金、包含其他添加物等的部件。另外，即便是镀金、Cu层、镀镍等，除了并非如此的意思、特别明示了的情况以外，不仅是纯粹的例子，而且还分别包括以金、Cu、镍等为主要的成分的部件。
进而，即使论及特定的数值、数量，除了特别明示了并非如此的意思的情况、理论上限定于该数量的情况以及根据文章前后关系并非明确地如此的情况以外，也可以是超过该特定的数值的数值，也可以是小于该特定的数值的数值。
另外，在实施方式的各图中，用同一或者类似的记号或者参照编号表示同一或者同样的部分，说明原则上不反复。
另外，在附图中，在反而变得繁杂的情况或者与空隙的区分明确的情况下，即使是剖面，也有时省略阴影线等。与其关联地，在根据说明等明确等的情况下，即便是平面上封闭的孔，也有时省略背景的轮廓线。进而，即使是剖面，为了明示并非空隙，或者为了明示区域的边界，有时附加阴影线、点图案。
在以下的实施方式中说明的技术能够应用于使用引线框来制造的各种封装类型的半导体装置，但在本实施方式中，作为一个例子，说明应用于作为外部端子的多个引线在密封体的侧面露出的、QFP(Quad Flat Package，方型扁平封装)型的半导体装置的实施方式。图1是本实施方式的半导体装置的顶面图、图2是图1所示的半导体装置的底面图。另外，图3是在将图1所示的密封体去掉了的状态下示出半导体装置的内部构造的透视俯视图。另外，图4是沿着图1的A-A线的剖面图、图5沿着图1的B-B线的剖面图。
<半导体装置>
首先，使用图1～图5，说明本实施方式的半导体装置1的结构的概要。本实施方式的半导体装置1具备管芯焊盘(芯片搭载部、片)10(参照图3～图5)、和在管芯焊盘10上隔着芯片结合材料(粘结材料)8(参照图3～图5)搭载了的半导体芯片3(参照图3～图5)。另外，半导体装置1具有在半导体芯片3(管芯焊盘10)的旁边(周围)配置了的多个引线(端子、外部端子)4、以及将半导体芯片3的多个焊盘(电极、结合焊盘)PD(参照图3、图4)和多个引线4分别电连接的多个导线(导电性部件)5(参照图3、图4)。另外，半导体装置1具备对半导体芯片3以及多个导线5进行密封的密封体(树脂体)7。另外，对管芯焊盘10，连接了多个悬挂引线9。
<外观构造>
首先，说明半导体装置1的外观构造。图1所示的密封体(树脂体)7的平面形状是四边形。详细而言，各角部被预先倒角加工，由此抑制了密封体7的缺口。密封体7具有上表面7a、与该上表面7a相反一侧的下表面(背面、安装面)7b(参照图2)、以及位于该上表面7a与下表面7b之间的侧面7c。侧面7c如图4所示为倾斜面。密封体7的角部包括作为密封体7的四边(四个主边)中的、交叉的任意的二边(二个主边)的交点的角的周边区域。另外，严谨而言，如图1所示，密封体7的角部的一部分被倒角加工，所以主边的交点比密封体7的角部配置于外侧。但是，倒角加工部与主边的长度相比充分小，所以在本申请中，将倒角加工部的中心视作密封体7的角而进行说明。即，在本申请中，作为在密封体7的四边(四个主边)中的、任意的二边(二个主边)交叉的区域，在该区域被倒角加工了的情况下，该倒角加工部相当于角部，在该区域未被倒角加工了的情况下，任意的二边(二个主边)的交点相当于角部。以下，在本申请中，在说明为密封体7的角部时，除了明确记载了特别不同的意思、在内容中使用的意思的情况以外，用作与上述同样的意思、内容。
另外，如图1以及图2所示，在半导体装置1中，沿着密封体7的各边(各主边)，分别配置了多个引线4。多个引线4分别由金属材料构成，在本实施方式中，由以例如铜(Cu)为主体的金属构成。另外，在图1以及图2所示的例子中，多个引线4各自从密封体7的侧面7c向外侧突出一部分(外部引线部4b)，在密封体7的外侧，鸥形翼(Gull Wing)状地形成。换言之，多个引线4的外部引线部4b分别具备多个弯曲部，外部引线部4b的端部配置于比密封体7的下表面7b低的位置。另外，在引线4的从密封体7起的露出部(外部引线部4b)形成了金属膜SD，覆盖了上述基体材料的下表面。金属膜SD由通过例如镀覆法形成了的焊锡膜(外装镀覆膜)构成，在将引线4与未图示的安装基板侧的端子接合时作为接合材料发挥功能。
本实施方式的金属膜SD由实质上不包含铅(Pb)的所谓无铅焊锡构成，例如仅为锡(Sn)、或者是锡-铋(Sn-Bi)、或者锡-铜-银(Sn-Cu-Ag)等。此处，无铅焊锡是指：铅(Pb)的含量是0.1wt％以下的焊锡，其含量被确定为RoHS(Restriction of HazardousSubstances，有害物质限用)指令的基准。
另外，如图2所示，管芯焊盘(芯片搭载部、片)10的下表面10b在密封体7的下表面7b从密封体7露出。即，半导体装置1是管芯焊盘露出型(片露出型)的半导体装置。
管芯焊盘10由热传导率比密封体7高的金属材料构成，在本实施方式中，例如由铜(Cu)、或者在由铜(Cu)构成的基体材料的表面形成了例如由镍(Ni)构成的金属膜(省略图示)的层叠金属膜构成。这样，关于管芯焊盘露出型的半导体装置，通过使热传导率比密封体7高的、例如铜(Cu)等的金属部件(管芯焊盘10)露出，相比于管芯焊盘10未露出的半导体装置，能够提高封装的散热性。另外，在将半导体装置1安装到未图示的安装基板时，如果将管芯焊盘10的下表面10b与安装基板的端子经由例如焊锡材料(接合材料)连接，则能够使在半导体装置1中产生了的热更高效地向安装基板侧散热。
另外，如图3以及图4所示，在本实施方式中，对半导体芯片3和管芯焊盘10进行电连接，将管芯焊盘10用作外部端子。通过这样使管芯焊盘10的下表面10b露出而与未图示的安装基板进行电连接，能够有效地利用半导体装置1的端子配置空间。另外，对管芯焊盘10供给例如基准电位(例如接地电位)。根据使半导体装置1的电特性提高的观点，关于供给基准电位的端子，优选增大传送路径的面积。即，通过如图3、图4所示，作为被供给了基准电位的外部端子，利用管芯焊盘10，从而能够扩大传送路径的面积，并提高半导体装置1的电特性。
另外，在图2所示的例子中，在管芯焊盘10的下表面10b，形成了在安装时作为接合材料发挥功能的金属膜SD，并覆盖着所述基体材料的下表面。金属膜SD是如上述那样通过例如镀覆法形成了的焊锡膜。通过这样在管芯焊盘10的露出面形成金属膜SD，能够将管芯焊盘10容易地与未图示的安装基板的端子连接。
<内部构造>
接下来，说明半导体装置1的内部构造。如图3所示，关于管芯焊盘10的上表面(芯片搭载面)10a，平面形状由四边形构成。另外，在本实施方式中，相比于半导体芯片3的外形尺寸(图4所示的背面3b的平面尺寸)，管芯焊盘10的外形尺寸(平面尺寸)更大。通过这样将半导体芯片3搭载于具有比其外形尺寸更大的面积的管芯焊盘10，并如图2所示使管芯焊盘10的下表面10b从密封体7露出，能够提高散热性。管芯焊盘10的其他详细的构造将后面叙述。
另外，如图3所示，在管芯焊盘10的周围(半导体芯片3的周围)，配置多个引线4。如图4所示，多个引线4分别具备被密封体7密封的内部引线部4a、和从密封体7露出的外部引线部4b。另外，在外部引线部4b的表面(上表面、下表面、以及侧面)形成了金属膜SD。另外，在内部引线部4a中，包括接合导线5的导线结合部。
另外，如图3所示，对管芯焊盘10连接(连结)了多个悬挂引线9。多个悬挂引线9各自的一个端部在俯视时与构成四边形的管芯焊盘10的角部(角)连接。另外，多个悬挂引线9各自的另一个端部朝向密封体7的角部延伸，在角部从密封体7露出。
但是，如图4所示，管芯焊盘10配置(偏移(offset)配置)于与内部引线部4a不同的高度。详细而言，管芯焊盘10配置(下移(downset)配置)于比内部引线部4a低的位置。在如本实施方式那样引线4被形成为鸥形翼状的封装中，引线4优选在密封体7的侧面7c，从作为上表面7a和下表面7b的中间的位置导出。这是为了将内部引线部4a用密封体7紧固地固定。另一方面，为了使管芯焊盘10从密封体7露出，需要配置于与内部引线部4a不同的高度。因此，在本实施方式中，对管芯焊盘10进行了偏移配置(下移配置)。
作为这样进行偏移配置的方法，在本实施方式中，在支撑管芯焊盘10的多个悬挂引线9的各个中形成了倾斜部9a(参照图5)。由此，能够对管芯焊盘10进行偏移配置(下移配置)。
另外，如图3所示，在管芯焊盘10上搭载了半导体芯片3。半导体芯片3搭载于位于管芯焊盘10的中央的芯片搭载区域10d(参照图4、图5)上。如图4所示，半导体芯片3在背面3b与管芯焊盘10的上表面10a对置的状态下，隔着结合材料(粘结材料)8搭载于管芯焊盘10上。即，通过使形成了多个焊盘PD的表面(主面)3a的相反面(背面3b)与芯片搭载面(上表面10a)对置的、所谓面朝上安装方式来搭载。该芯片结合材料8是对半导体芯片3进行管芯结合时的粘结材料，使用例如环氧系的粘结材料，或者在环氧系的热硬化性树脂中含有由银(Ag)等构成的金属粒子的导电性粘结材料。
如图3所示，在管芯焊盘10上搭载的半导体芯片3的平面形状由四边形构成。在本实施方式中，是例如正方形。另外，如图4所示，半导体芯片3具有表面(主面、上表面)3a、与表面3a相反侧的背面(主面、下表面)3b、以及位于该表面3a与背面3b之间的侧面。另外，如图3以及图4所示，在半导体芯片3的表面3a形成了多个焊盘(结合焊盘)PD，在本实施方式中，沿着表面3a的各边形成了多个焊盘PD。另外，虽然省略图示，但在半导体芯片3的主面(详细而言，在半导体芯片3的基体材料(半导体基板)的上表面设置的半导体元件形成区域)，形成了多个半导体元件(电路元件)。另外，多个焊盘PD经由在半导体芯片3的内部(详细而言，表面3a和未图示的半导体元件形成区域之间)配置的布线层中形成了的布线(省略图示)，与该半导体元件电连接。
半导体芯片3(详细而言，半导体芯片3的半导体基板)由例如硅(Si)构成。另外，在表面3a形成了覆盖半导体芯片3的基体材料以及布线的绝缘膜，多个焊盘PD各自的表面在形成于该绝缘膜中的开口部中，从绝缘膜露出。另外，该焊盘PD由金属构成，在本实施方式中，由例如铝(Al)构成。另外，在焊盘PD中，也可以采用以铝(Al)为主体的合金层。
另外，如图3所示，在半导体芯片3的周围(详细而言，管芯焊盘10的周围)，配置了例如与管芯焊盘10相同的由铜(Cu)构成的多个引线4。另外，在半导体芯片3的表面3a形成了的多个焊盘(结合焊盘)PD经由多个导线(导电性部件)5与多个引线4分别电连接。导线5由例如金(Au)构成，导线5的一部分(例如一个端部)与焊盘PD接合，其他部分(例如另一个端部)与引线4的结合区域接合。另外，虽然省略图示，但优选在引线4的结合区域的表面形成由例如银(Ag)或者金(Au)构成的镀覆膜。通过在引线4(内部引线部4a)的结合区域(导线结合区域)的表面形成由银(Ag)、金(Au)构成的镀覆膜，能够提高与由金(Au)构成的导线5的接合强度。
另外，在本实施方式中，多个焊盘PD中的一部分经由导线(导电性部件)5b与管芯焊盘10的导线结合区域电连接。换言之，在与半导体芯片3的多个焊盘PD连接的多个导线5中，包括对多个焊盘PD和多个引线4进行电连接的多个导线5a、以及对焊盘PD和管芯焊盘10进行电连接的导线5b。通过这样经由导线5b对半导体芯片3的焊盘PD和管芯焊盘10进行电连接，能够将管芯焊盘10有效利用为外部端子。例如，如上述那样，对管芯焊盘10供给基准电位(例如接地电位)，经由管芯焊盘10以及导线5b对半导体芯片3供给基准电位。
<管芯焊盘的详细构造>
接下来，说明图2～图4所示的管芯焊盘10的详细的构造、以及通过采用该构造而得到的效果。图6是将图3所示的管芯焊盘放大而示出的放大俯视图。另外，图7是沿着图6的A-A线的放大剖面图。另外，图8是图3的C部的放大俯视图，图9是沿着图8的A-A线的放大剖面图。另外，在图6中，为了易于判定中央部11和边缘部12的边界，对边缘部12附加点图案而示出。另外，在图9中，为了明确示出导线5的一部分(导线5a)与引线4连接，导线5的另一部分(导线5b)与管芯焊盘10连接，用虚线表示导线5a，用实线表示导线5b。
在本实施方式的半导体装置1中，如使用图1～图5说明，管芯焊盘10的平面面积大于半导体芯片3的背面3b的平面面积。另外，如图4所示，使比半导体芯片3的平面面积大的管芯焊盘10的下表面10b从密封体7露出。但是，如果管芯焊盘10的平面面积变大，则对半导体芯片3进行密封的密封体7和管芯焊盘10易于发生剥离，半导体装置1的可靠性降低成为问题。例如，半导体芯片3和管芯焊盘10的线膨胀系数不同，所以施加温度循环，从而易于在半导体芯片3和管芯焊盘10的粘结界面中产生剥离。详细而言，在对半导体芯片3进行粘结固定的管芯结合材料8和管芯焊盘10的粘结界面，产生温度循环负荷所引起的应力，由于该应力而发生剥离。该温度循环负荷所引起的应力与管芯焊盘10的平面面积成比例地变大，所以如果管芯焊盘10的平面面积变大，则易于发生剥离。
另外，如果在管芯焊盘10和管芯结合材料8的粘结界面发生了剥离之后，进而施加温度循环负荷，则以剥离的发生部位为起点，剥离朝向管芯焊盘10的边缘部(侧面10c)(沿着管芯焊盘10的上表面10a)发展。另外，在管芯焊盘10的芯片搭载区域10d与侧面10c之间，密封体7和管芯焊盘10的上表面10a紧贴，但管芯焊盘10和密封体7的紧贴强度相比于管芯焊盘10和芯片结合材料8的紧贴强度，为相同的程度或者在其以下。因此，上述剥离发展至管芯焊盘10和密封体7的紧贴界面。
如果管芯焊盘10和密封体7的紧贴性降低，则成为管芯焊盘10从密封体7脱落等的原因，所以根据抑制半导体装置1的可靠性降低的观点，优选防止或者抑制剥离的发展。特别，在如本实施方式那样地对管芯焊盘10的一部分接合导线5b的情况下，如果剥离发展至导线5b和管芯焊盘10的接合部，则成为导线5b断线的原因。因此，根据提高半导体装置1的电可靠性的观点，优选防止或者抑制剥离的发展。
此处，本实施方式的半导体装置1所具备的管芯焊盘10如图6所示，在俯视时，具有作为包括芯片搭载区域10d的部分的中央部11、和作为以包围中央部11的方式设置的部分的边缘部12。另外，如图7所示，在中央部11和边缘部12的边界，以相比于中央部11的高度使边缘部12的高度更高的方式，设置了阶梯面13a、13b。
换言之，如图7所示，管芯焊盘10的中央部11具有作为芯片搭载面的上表面11a、以及位于上表面11a的相反侧的下表面11b。另外，在中央部11的外侧(侧面10c侧)设置的边缘部12具有与中央部11的上表面11a朝向相同方向(在图7所示的例子中Z方向)的上表面12a、以及位于上表面12a的相反侧的下表面12b。另外，在中央部11和边缘部12的边界形成了阶梯部13，边缘部12的上表面12a处于比中央部11的上表面11a高的位置。另外，边缘部12的下表面12b处于比中央部11的下表面11b高的位置。
进一步换而言之的话，在管芯焊盘10的边缘部12的上表面12a与中央部11的上表面11a之间，沿着相对于上表面11a以及上表面12a正交的厚度方向(在图7中Z方向)形成了阶梯面13a。阶梯面13a与边缘部12的上表面12a以及中央部11的上表面11a分别相连。另外，在管芯焊盘10的边缘部12的下表面12b与中央部11的下表面11b之间，沿着相对下表面11b以及下表面12b正交的厚度方向(在图7中Z方向)形成了阶梯面13b。阶梯面13b与边缘部12的下表面12b以及中央部11的下表面11b分别相连。
详细情况将后面叙述，阶梯部13是通过在用未图示的夹具(剪切夹具)按压了管芯焊盘10的中央部11和边缘部12的状态下施加冲压加工的加工法(以下记载为错开加工)形成的。这样通过错开加工形成了的阶梯部13的阶梯面13a、13b分别成为通过夹具剪切了的剪切面。
另外，在本实施方式的半导体装置1具备的管芯焊盘10的边缘部12，设置了作为对导线5b(参照图8、图9)进行电连接的区域的导线连接区域10wb。换言之，在本实施方式的半导体装置1中，在管芯焊盘10的上表面10a侧设置的导线连接区域10wb与芯片搭载区域10d之间，配置了具有阶梯面13a的阶梯部13。
此处，说明在本实施方式的半导体装置1(参照图8)中，在管芯焊盘10和管芯结合材料8的粘结界面发生了剥离的情况下的剥离发展的倾向。如果如在图9中示意地附加箭头所示的那样，在管芯焊盘10和管芯结合材料8的粘结界面中发生了剥离，则剥离沿着管芯焊盘10的上表面10a从中央部11朝向边缘部12发展。另外，如果剥离到达至密封体7和管芯焊盘10的上表面10a的紧贴界面，则密封体7和管芯焊盘10的剥离发展。
此时，密封体7和管芯焊盘10的紧贴界面的剥离沿着中央部11的上表面11a，朝向边缘部12平面地发展。因此，如果如本实施方式那样，在导线连接区域10wb与芯片搭载区域10d(参照图7)之间设置了阶梯面13a(阶梯部13)，则在阶梯面13a和上表面11a的边界易于使剥离的发展停止。
另外，如图6所示，本实施方式的阶梯面13a被设置成连续地包围芯片搭载区域10d的周围、换而言之的话图3所示的半导体芯片3的周围。因此，即使在例如图9所示的密封体7和管芯焊盘10的紧贴界面的剥离在俯视时朝向全方位发展了的情况下，在导线连接区域10wb与芯片搭载区域10d之间，一定存在阶梯面13a。因此，能够防止剥离蔓延发展到未设置阶梯部13的部分。
另外，如图7所示，通过错开加工形成了的阶梯面13a和中央部11的上表面11a所呈的角θ1形成为例如直角、或者比直角小的锐角。在图7所示的例子中，阶梯面13a和中央部11的上表面11a所呈的角θ1为直角(90°)。这样，如果配置以相对剥离的发展方向呈直角或者锐角的方式设置的阶梯面13a，则更易于抑制发展。
但是，作为将边缘部12配置于比中央部11高的位置并在边缘部12设置导线连接区域10wb的结构，考虑如图10所示的研究例的管芯焊盘10那样，在边缘部12与中央部11之间实施弯曲加工，而形成了折弯部13H1的实施方式。图10是作为针对图9的研究例的管芯焊盘的放大剖面图。关于图10所示的管芯焊盘10H1具有的折弯部13H1，与图4所示的引线4的外部引线部4b同样地，实施基于例如冲压加工的弯曲加工。折弯部13H1的上表面10a为相对中央部11的上表面11a、以及边缘部12的上表面12a倾斜的倾斜面13H1a。
在如管芯焊盘10H1那样地在边缘部12的导线连接区域10wb与中央部11的芯片搭载区域10d之间设置了倾斜面13H1a的情况下，当与未图示的平坦构造的管芯焊盘进行比较，能够抑制剥离的发展。但是，关于通过弯曲加工形成了的倾斜面13H1a，难以如图7所示的阶梯面13a那样以陡峭的角度形成。因此，如图10所示，通过弯曲加工形成了的倾斜面13H1a和中央部11的上表面11a所呈的角θ2为比直角大的钝角，所以抑制剥离的发展的效果相比于图7所示的实施方式相对低。换言之，如果如图7所示通过错开加工形成阶梯面13a，则相比于如图10所示地通过弯曲加工形成倾斜面13H1a的实施方式，抑制剥离的发展的效果变大。
另外，在通过弯曲加工形成了倾斜面13H1a的情况下，在俯视时，需要折弯部13H1的配置空间，所以管芯焊盘10H1的平面尺寸变大。另一方面，如果如图7所示地通过错开加工形成阶梯面13a，则在俯视时，几乎无需阶梯部13的配置空间，所以能够减小管芯焊盘10的平面尺寸。
另外，在通过弯曲加工形成了倾斜面13H1a的情况下，在相对上表面11a正交的方向的剖面视图(即图10所示的剖面视图)中，中央部11的上表面11a和倾斜面13H1a的边界的角易于变圆。另一方面，在如图7所示，通过错开加工形成了作为剪切面的阶梯面13a的情况下，中央部11的上表面11a和阶梯面13a的边界的角不易变圆。另外，即使在错开加工的情况下，也存在微观上角变圆的情况，但在与弯曲加工的情况进行比较时，变圆的部分的半径(R径)极其小。换言之，在图7所示的例子中，在中央部11的上表面11a和阶梯面13a的边界，存在针对上表面11a的倾斜角度变化的拐点(拐线)。
通过这样以存在倾斜角度相对剥离的发展方向变化的拐点的方式形成阶梯面13a，在拐点中，易于抑制剥离的发展。另外，虽然省略图示，但通过例如如图7所示的阶梯面13a那样，形成相对中央部11的上表面11a呈直角的阶梯面13a的方法，还考虑通过蚀刻处理等利用了化学反应的去除处理，将管芯焊盘10的中央部11的一部分去除来形成的实施方式。但是，在通过蚀刻处理形成了阶梯面13a的情况下，中央部11的上表面11a和阶梯面13a的边界的角易于变圆。因此，根据抑制剥离的发展的观点，特别优选如图7所示，通过错开加工形成阶梯面13a。
另外，图7所示的中央部11和边缘部12的错开量、即阶梯面13a、13b的高度相对管芯焊盘10的板厚(在图7所示的例子中Z方向的长度)为一半以下例如1/3左右。在图7所示的例子中，中央部11以及边缘部12的板厚分别是150μm左右。相对于此，阶梯面13a、13b的高度、即Z方向的长度为50μm左右。
如图7所示，在实施错开加工的情况下，位于阶梯面13a、13b之间的连结部13j的厚度比被加工物(在本实施方式中为管芯焊盘10)的板厚更薄。因此，根据提高将管芯焊盘10的中央部11和边缘部12连结的连结部13j的强度的观点，优选使阶梯面13a、13b的高度分别为管芯焊盘10的板厚的一半以下。在图7所示的例子中，连结部13j的厚度为100μm左右。
另外，在图7所示的例子中，在导线连接区域10wb与阶梯面13a之间，形成有多个狭缝15。狭缝15是以在管芯焊盘10的边缘部12所具有的上表面12a和下表面12b中从一个面贯通至另一个面的方式形成了的贯通槽。
如上所述，在本实施方式中，通过错开加工形成阶梯面13a、13b，所以边缘部12的下表面12b的位置配置于比中央部11的下表面11b高的位置。因此，如图9所示，边缘部12的下表面12b被密封体7覆盖。另外，在本实施方式中，在边缘部12设置了导线连接区域10wb，所以边缘部12的宽度(相对延伸方向正交的方向的长度、在图7中为X方向的长度)变长。在例如图7所示的例子中，边缘部12的宽度大于边缘部12的厚度，是2mm左右。
此处，说明了作为管芯焊盘10和密封体7剥离的原因，在半导体芯片3和管芯焊盘10的粘结部中发生剥离，该剥离朝向管芯焊盘10的边缘部12发展的模式。但是，在如本实施方式那样使管芯焊盘10的下表面10b的一部分(下表面11b)从密封体7露出的类型的半导体装置的情况下，作为管芯焊盘10和密封体7剥离的原因，存在其他模式。即，有时水分从管芯焊盘10的露出部(下表面11b)中的密封体7和管芯焊盘10的紧贴界面侵入，由于该水分而密封体7和管芯焊盘10剥离。作为从该下表面11b侧起的剥离模式的原因的水分主要从封装的外部侵入。在管芯焊盘10的露出部的端部，如果密封体7和管芯焊盘10紧贴，则能够防止水分的侵入。但是，在管芯焊盘10与密封体7之间有间隙的情况下，侵入到间隙的水分沿着管芯焊盘10侵入到内部，使管芯焊盘10和密封体7的紧贴性降低。
详细情况将后面叙述，在本实施方式中，通过在将软化了的树脂压入到未图示的成形模具内之后使其硬化的所谓传递模方式，形成图9所示的密封体7。在该情况下，如果如本实施方式那样，边缘部12的下表面12b的面积变宽，则难以以覆盖下表面12b的整体的方式供给树脂。另外，如果在边缘部12与密封体7之间产生了间隙，则有如上所述，水分从间隙侵入，成为使管芯焊盘10和密封体7的紧贴性降低的原因的担忧。
因此，根据降低作为水分侵入的原因的密封体7与管芯焊盘10之间的间隙的观点，如本实施方式那样，为了易于向面积大的边缘部12的下表面12b侧供给树脂，优选在导线连接区域10wb与阶梯面13a之间设置狭缝15。如果设置狭缝15，则在通过传递模方式形成密封体7时，能够将狭缝15有效利用作树脂或者气体的流路。因此，树脂向边缘部12的下表面12b侧的填充性提高。
另外，在图9所示的例子中，狭缝15设置于导线连接区域10wb与中央部11之间、即边缘部12中的、在中央部11中比侧面10c更接近阶梯面13a的位置。由此，树脂向边缘部12的下表面12b侧的填充性进一步提高，能够用树脂(密封体7)覆盖边缘部12的下表面12b以及下表面10b侧的阶梯面13b。
另外，假设在上述剥离的发展越过阶梯面13a而发展至边缘部12的上表面12a侧的情况下，通过在导线连接区域10wb与阶梯面13a之间设置狭缝15，能够通过狭缝15抑制剥离的发展。但是，为了在边缘部12设置导线连接区域10wb并且对中央部11的下表面11b和边缘部12进行电连接，无法以在俯视时包围阶梯部13的周围的方式连续地设置狭缝15。
例如，在图6所示的例子中，在悬挂引线9的延长线上，未形成狭缝15。另外，在管芯焊盘10的各边的中央部分，设置了将导线连接区域10wb和中央部11连结的连结部12j。换言之，在本实施方式中，关于管芯焊盘10，以断续地包围中央部11的周围的方式，配置有多个狭缝15。
因此，在不设置例如如图6所示的阶梯部13那样连续地包围芯片搭载区域10d的周围的部分，而只想要仅仅通过狭缝15防止剥离的发展的情况下，剥离从悬挂引线9的延长线上的部分、连结部12j蔓延发展至导线连接区域10wb。即，在本实施方式中，通过以连续地包围芯片搭载区域10d的周围的方式设置阶梯面13a(阶梯部13)，并且在阶梯面13a与导线连接区域10wb之间设置狭缝15，能够更可靠地防止剥离发展至导线连接区域10wb。
另外，在图6以及图7所示的例子中，在边缘部12的上表面12a的一部分设置的导线连接区域10wb中，形成了作为由例如银(Ag)或者金(Au)构成的镀覆膜的金属膜14。通过在管芯焊盘10的导线连接区域10wb的表面，形成由银(Ag)、金(Au)构成的金属膜14，从而能够提高与由金(Au)构成的导线5的接合强度。
<半导体装置的制造工序>
接下来，说明使用图1～图9说明了的半导体装置1的制造工序。本实施方式中的半导体装置1是按照图11所示的组装流程制造的。图11是示出图1～图9所示的半导体装置的组装流程的说明图。
1.引线框准备工序；
首先，作为图11所示的引线框准备工序，准备图12所示那样的引线框20。图12是示出在图11的引线框准备工序中准备的引线框的整体构造的俯视图，图13是图12所示的多个产品形成部中的一部分的放大俯视图。另外，图14是示出在图11所示的阶梯面形成工序中刚要形成阶梯面之前的状态的放大剖面图。另外，图15是示出对图14所示的管芯焊盘实施冲压加工而形成了阶梯面的状态的放大剖面图。另外，图16是沿着图13所示的引线框的引线的延伸方向的放大剖面图。另外，图17是沿着图13所示的引线框的悬挂引线的延伸方向的放大剖面图。
在本工序中准备的引线框20在外框20b的内侧具备多个产品形成部20a。在图12所示的例子中，关于引线框20，而矩阵状地配置了行方向上14个且列方向上4个的产品形成部20a，具备合计56个产品形成部20a。引线框20由以例如铜(Cu)为主体的金属膜构成。
另外，在各产品形成部20a之间，配置了分别包围各产品形成部20a的周围的框部(坝体部)20c。如图13所示，框部20c被形成为包围多个引线4的周围，与图12所示的外框20b一体地形成。
另外，如图13所示，在各产品形成部20a的中央部，形成了在俯视时呈四边形的管芯焊盘10。在管芯焊盘10的4个角部，分别连接了多个悬挂引线9，并将多个悬挂引线9配置成朝向产品形成部20a的角部延伸。另外，在管芯焊盘10的周围，在多个悬挂引线9之间分别形成了多个引线4。另外，多个引线4与相对管芯焊盘10比多个引线4配置于外侧的框部20c分别连接。换言之，引线框20具备框部20c、在俯视时配置于框部20c的内侧的管芯焊盘10、连结管芯焊盘10和框部20c的多个悬挂引线9、以及配置于管芯焊盘10与框部20c之间且与框部20c连接的多个引线4。另外，多个引线4经由联结杆(坝体部)21连结。该联结杆21在后面叙述的密封体形成工序中，作为阻拦树脂的泄漏的坝体部发挥功能。即，俯视时的密封体7(参照图1)的轮廓由包围管芯焊盘10的周围的联结杆21规定。
另外，在各产品形成部20a的中央配置的管芯焊盘10的上表面10a在俯视时，具有作为包括芯片搭载区域10d的部分的中央部11、和作为以包围中央部11的方式设置了的部分的边缘部12。另外，在中央部11与边缘部12的边界，以使边缘部12的高度高于中央部11的高度的方式设置了阶梯面13a(阶梯部13)。另外，如使用图7说明，在管芯焊盘10的下表面10b侧，并且在中央部11和边缘部12的边界，以相比于中央部11的下表面11b使边缘部12的下表面12b配置于更高的位置的方式，设置了阶梯面13b(阶梯部13)。
另外，在边缘部12的上表面12a，设置了在后面叙述的导线接合工序中接合导线的导线连接区域(导线结合区域)10wb。在边缘部12的上表面12a的一部分中设置的导线连接区域10wb中，形成了作为由例如银(Ag)或者金(Au)构成的镀覆膜的金属膜14。另外，在导线连接区域10wb与阶梯面13a之间，如图7所示，形成有在边缘部的上表面12a和下表面12b中从一个面贯通至另一个面的多个狭缝15。
上述引线框20是按照例如图11所示的流程制造的。首先，在图案化工序中，准备作为基体材料的金属板(省略图示)，在该金属板中对图13所示的产品形成部20a内的构成部件(管芯焊盘10、多个引线4以及联结杆21)的外形形状进行成形。成形方法没有特别限定，能够通过使用了例如管芯和冲头的冲压加工、或者蚀刻来成形。图13所示的多个狭缝15能够在本工序中与多个引线4一并地形成。
接下来，在阶梯面形成工序中，如图7所示，分别在管芯焊盘10的上表面10a形成阶梯面13a，在管芯焊盘10的下表面10b形成阶梯面13b。图7所示的阶梯部13是通过如图14以及图15所示地在分别用独立的夹具(剪切夹具)31、32按压了边缘部12和中央部11的状态下实施冲压加工而形成的。
如图14以及图15所示，将边缘部12用夹具31夹入、将中央部11用夹具32夹入而按压。夹具31具有上夹具31a和下夹具31b，在分别使上夹具31a抵接到作为边缘部12的被保持面的上表面12a、使下夹具31b抵接到作为边缘部12的被保持面的下表面12b的状态下，夹入边缘部12来固定。另一方面，夹具32具有上夹具32a和下夹具32b，在分别使上夹具32a抵接到中央部11的上表面11a、使下夹具32b抵接到中央部11的下表面11b的状态下，夹入芯片连接部12来固定。
另外，夹具31、32为能够相互独立地移动的构造，如对图14附加箭头而示意地所示，能够沿着管芯焊盘10的厚度方向(Z方向)，使夹具31、32的相对的位置关系错开。如图14所示，在用夹具31、32分别独立地按压了边缘部12和中央部11的状态下，在管芯焊盘10的厚度方向上向夹具31、32施加按压力(即实施冲压加工)。此时，在管芯焊盘10的边缘部12和中央部11的边界部分，从夹具31、32集中地施加按压力，所以边缘部12和中央部11的厚度方向上的位置关系被错开。
另外此时，在管芯焊盘10的边缘部12和中央部11的边界部分，通过从夹具31、32传递了的按压力，边界部分的一部分发生剪切变形。但是，通过调整夹具31、32的错开量，能够以未将边缘部12和中央部11的边界部分完全切断而一部分被连结了的状态残留。
即，如果实施了错开加工，则如图15所示，在管芯焊盘10中，一并地形成连结边缘部12和中央部11的连结部13j、朝向连结部13j的下方的阶梯面13b、以及从连结部13j的上端朝向上方的阶梯面13a。
阶梯面13a是通过上夹具32a被压入到下方且管芯焊盘10的上表面10a侧的一部分剪切变形而形成了的剪切面，与高度不同的边缘部12的上表面12a和中央部11的上表面11a分别相连。另外，阶梯面13a是通过剪切变形形成的，所以能够使在与上表面11a、上表面12a之间所呈的角度变得陡峭。例如，能够使上表面11a以及上表面12a、和阶梯面13a所呈的角度分别为90°。
另外，阶梯面13b是通过下夹具31b被压入上方且管芯焊盘10的下表面10b侧的一部分剪切变形而形成了的剪切面，与高度不同的边缘部12的下表面12b和中央部11的下表面11b分别相连。另外，阶梯面13b是通过剪切变形形成的，所以能够使在与下表面11b、下表面12b之间所呈的角度变得陡峭。例如，能够使下表面11b以及下表面12b、和阶梯面13b所呈的角度分别为90°。
这样，阶梯部13如上所述是通过错开加工形成的，所以几乎不需要俯视时的阶梯部13的配置空间(参照图6)。另外，关于上述错开加工，在用夹具31、32夹住了管芯焊盘10的状态下在厚度方向上使其变形，所以除了变形用的夹具的形状不同这点以外，能够通过与在图11所示的偏移工序中对图17所示的悬挂引线9实施弯曲加工的工序同样的工序来形成。
另外，在上述错开加工法的情况下，使管芯焊盘10的一部分剪切变形，所以错开加工后的斥力、即加工后的管芯焊盘10想要返回原来的形状的力小(几乎没有)。因此，只要控制夹具31、32的移动量，就能够高精度地控制中央部11的下表面11b和边缘部12的下表面12b的高低差。
接下来，在偏移工序中，如图16所示，以使管芯焊盘10的上表面10a位置(高度)为低于引线4(内部引线部4a)的位置(高度)的位置的方式来进行加工(偏移加工)。在偏移加工的方法中，通过使用例如成形模具进行冲压加工，能够使图17所示的悬挂引线9变形而偏移(下移)。
2.半导体芯片搭载；
接下来，作为图11所示的半导体芯片搭载工序，如图18以及图19所示，在管芯焊盘10上隔着芯片结合材料8搭载半导体芯片3。图18是示出在图13所示的管芯焊盘上隔着结合材料搭载了半导体芯片的状态的放大俯视图，图19是示出在图16所示的管芯焊盘上隔着结合材料搭载了半导体芯片的状态的放大剖面图。
在本实施方式中，如图19所示，通过在使半导体芯片3的背面3b(形成了多个焊盘PD的表面3a的相反侧的面)与管芯焊盘10的上表面10a对置了的状态下进行搭载的所谓面朝上安装方式来进行搭载。另外，如图18所示，在管芯焊盘10的中央部11的芯片搭载区域10d中，以使表面3a的各边沿着管芯焊盘10的各边配置的方式，搭载半导体芯片3。
在本实施方式中，例如，隔着作为环氧系的热硬化性树脂的管芯结合材料8(参照图19)搭载半导体芯片3，但管芯结合材料8是在硬化(热硬化)之前具有流动性的膏材料。在这样将膏材料用作管芯结合材料8的情况下，首先，在管芯焊盘10上，涂覆芯片结合材料8，之后，将半导体芯片3的背面3b粘结到管芯焊盘10的上表面10a。然后，在粘结之后，当使芯片结合材料8硬化(实施例如热处理)，如图19所示，半导体芯片3隔着管芯结合材料8固定于管芯焊盘10上。
另外，在本实施方式中，说明了作为芯片结合材料8，使用由热硬化性树脂构成的膏材料的实施方式，但能够应用各种变形例。例如，也可以不是将膏材料，而是将作为在两面具备粘结层的带材料(薄膜材料)的粘结材料预先粘贴到半导体芯片3的背面3b，隔着带材料将半导体芯片3搭载于管芯焊盘10上。
另外，在本实施方式中，在包括芯片搭载区域10d的上表面10a的整体被粗糙面化了的状态下，搭载半导体芯片3。因此，管芯结合材料8和管芯焊盘10的紧贴界面的面积增加，所以能够抑制芯片结合材料8的剥离。因此，根据阻止剥离的发展的观点，不考虑芯片搭载区域10d的表面粗糙度，但根据抑制芯片结合材料8和管芯焊盘10的剥离的观点，优选使芯片搭载区域10d的表面粗糙度比下表面10b更粗。
3.导线结合工序；
接下来，作为图11所示的导线结合工序，如图20以及图21所示，经由多个导线(导电性部件)5a，对半导体芯片3的多个焊盘PD和多个引线4分别进行电连接。另外，在本工序中，经由导线5b对半导体芯片3和管芯焊盘10进行电连接。图20是示出将图18所示的半导体芯片、和多个引线以及管芯焊盘经由导线电连接了的状态的放大俯视图，图21是示出将图19所示的半导体芯片和多个引线经由导线电连接了的状态的放大剖面图。另外，图22是将图21的管芯焊盘的导线连接区域周边放大而示出的放大剖面图。
在本工序中，例如如图21所示，将在各产品形成部20a的管芯焊盘10上搭载了半导体芯片3的引线框20配置于加热平台(加热台)HS。然后，将半导体芯片3的多个焊盘PD和多个引线4经由多个导线5a电连接。另外，在本工序中，将多个焊盘PD的一部分和管芯焊盘10的导线连接区域10wb(参照图22)经由导线5b电连接。导线5由金属构成，在本实施方式中，例如由金(Au)构成。另外，如图22所示，在导线连接区域10wb的上表面12a形成了金属膜14，在本工序中，将导线5接合到金属膜14。
关于导线5的连接方式，通过经由例如图21所示的毛细管CP供给导线5并且并用超声波和热压接合来接合导线5的所谓引线头结合方式来连接导线5。在本实施方式中，为了提高接合强度，将作为接合对象物的焊盘PD、引线4以及管芯焊盘10的导线连接区域10wb在分别加热了的状态下接合。
对焊盘PD、引线4以及管芯焊盘10供给热的热源是在例如加热平台HS中内置了的加热器(热源)HT。详细而言，通过使加热平台HS的管芯焊盘保持面HSa和管芯焊盘10的下表面10b紧贴，从管芯焊盘10的下表面10b侧对管芯焊盘10以及半导体芯片3所具备的焊盘PD进行加热。另外，通过使加热平台HS的引线保持面HSb和引线4的下表面紧贴，从引线4的下表面侧对引线4的上表面(连接导线5a的面)进行加热。通过这样对作为被接合部件的焊盘PD、引线4、以及管芯焊盘10的导线结合区域进行加热，能够提高导线5、和被接合物的接合强度。
另外，在本实施方式中，如上述那样，中央部11和边缘部12的高度不同，对配置于相对高的位置的边缘部12连接导线5，所以加热平台HS如图22所示，具有配置于比管芯焊盘保持面HSa高的位置的边缘部保持面HSc。该边缘部保持面HSc配置于比管芯焊盘保持面HSa高、并且比图21所示的引线保持面HSb低的位置，设置于能够使管芯焊盘10的边缘部12的下表面12b紧贴的高度。
这样，通过使加热平台HS的一部分紧贴到边缘部12的下表面12b、换言之管芯焊盘10的导线连接区域10wb的相反侧的面，能够对导线连接区域10wb高效地进行加热。
4.密封工序；
接下来，作为图11所示的密封工序(密封体形成工序)，如图23以及图24所示，形成密封体(树脂体)7，对半导体芯片3(参照图24)、多个导线5(参照图24)、引线4的内部引线部4a、以及管芯焊盘10(参照图24)的上表面10a(参照图24)进行密封。图23是示出在图20所示的引线框的产品形成部中形成了密封体的状态的放大俯视图，图24是示出在图21所示的引线框的产品形成部中形成了密封体的状态的放大剖面图。另外，图25是在将图24的一部分放大了的剖面中，示意地示出密封用的树脂的流动的说明图。
在本工序中，首先，如图24所示，准备成形模具35，该成形模具35具备：具有模具面(第一模具面)36a以及在该模具面36a形成了的空腔(凹部)36b的上模(第一模具)36、和具有与上模36的模具面36a对置的模具面(第二模具面)37a以及在该模具面37a中形成了的空腔(凹部)37b的下模(第二模具)37。然后，以使半导体芯片3以及管芯焊盘10位于上模36的空腔36b以及下模37的空腔37b内的方式，将实施了导线结合工序的引线框20配置于成形模具35的内部(上模36与下模37之间)。此处，在本实施方式中，为了使管芯焊盘10的下表面10b在密封体7的下表面7b侧露出，下表面10b抵接到下模37的空腔37b的底面。
接下来，通过上模36和下模37对引线框20进行夹持。此时，在对引线框20进行夹持时，对在引线框20中形成了的多个引线4的一部分(至少与图23所示的联结杆21重叠的部分)进行夹持。另外，引线4的一部分(内部引线部4a)配置于空腔36b、37b内，引线4的其他部分(外部引线部4b)在空腔36b、37b的外侧通过成形模具35被夹持。另外，空腔37b的深度(从模具面37a的高度至空腔37b的底面的高度的距离)是根据管芯焊盘10的偏移量(以使偏移量和空腔37b的深度相同的方式)形成的。因此，如果用上模36和下模37对引线框20进行了夹持，则管芯焊盘10的下表面10b与下模37的空腔37b的底面紧贴。
接下来，在用上模36和下模37对引线框20进行了夹持的状态下，向使上模36的空腔36b以及下模37的空腔37b重叠而形成的空间内供给树脂(例如通过加热而软化了的树脂)7p(参照图24)。然后，用该密封用的树脂7p对半导体芯片3、多个导线5、多个引线4的一部分(内部引线部4a)、以及管芯焊盘10的上表面10a进行密封。最后，通过使所供给的树脂7p热硬化，形成密封体7。将这样的密封方式称为传递模方式。
在传递模方式中，从供给部(浇口部)向空腔36b、37b内部供给(压入)树脂，从排出部(排口部)排出空腔36b、37b内的残留气体、剩余的树脂7p。如果根据供给部相对空腔36b、37b的位置分类，则能够大致分成在空腔36b的上方配置供给部的顶浇方式、以及在空腔36b、37b的侧面侧配置供给部的侧浇方式。在本实施方式中，应用了根据成形模具的小型化的观点、或者成形模具的维护的难易度的观点而有利的侧浇方式。
在本实施方式中，如图24所示，以使管芯焊盘10的下表面10b的一部分、详细而言中央部11的下表面11b露出的方式，形成密封体7，但如上所述，在不设置狭缝15的情况下，在边缘部12的宽度大的情况下，难以以覆盖边缘部12的下表面12b的整体的方式供给树脂7p。例如，在图25所示的例子中，边缘部12的宽度(与延伸方向正交的方向的长度)大于管芯焊盘10的厚度，例如为2倍左右。
如图25所示，边缘部12的下表面12b侧的空间被边缘部12的下表面12b、阶梯面13b、以及下模37的空腔37b包围。因此，在从侧面10c侧供给树脂7p的情况下，需要从树脂7p的供给口排出空间内的残存气体。另外，边缘部12的宽度越大，向供给压力的相反方向作用的压力(静压)越大，所以残存气体的排出变得困难，树脂7p的填充性降低。
另外，关于树脂7p，为了使密封体7的线膨胀系数接近半导体芯片3的线膨胀系数，含有二氧化硅等大量填料粒子7f。另外，如果填料粒子7f夹在边缘部12的下表面12b、与下模37的空腔37b之间，则有时填料粒子7f阻拦树脂7p的流动。
因此，在本实施方式中，为了易于向面积大的边缘部12的下表面12b侧供给树脂，在导线连接区域10wb与阶梯面13a之间，设置有狭缝15。如果设置狭缝15，则在从例如管芯焊盘10的侧面10c和下模37之间供给树脂7p的情况下，狭缝15作为排出残存气体等的排口部发挥功能。另外，在从狭缝15供给了树脂7p的情况下，管芯焊盘10的侧面10c与下模37之间的开口部作为排出残存气体等的排口部发挥功能。由此，能够提高向边缘部12的下表面12b侧的树脂的填充性。
另外，狭缝15设置于导线连接区域10wb与中央部11之间、即边缘部12中的、在中央部11比侧面10c接近阶梯面13a的位置。由此，即使在假设填料粒子7f被夹在边缘部12的下表面12b、与下模37的空腔37b之间的情况下，也能够减小向树脂7p的供给压力的相反方向作用的静压，所以能够进一步提高树脂向边缘部12的下表面12b侧的填充性。即，根据本实施方式，通过在导线连接区域10wb与阶梯面13a之间设置狭缝15，能够降低作为水分侵入的原因的、密封体7与管芯焊盘10之间的间隙。
接下来，通过使向空腔36b、37b内供给了的树脂7p硬化，得到图23以及图24所示的密封体7。如果作为树脂7p使用例如环氧系树脂等热硬化性树脂，则能够通过实施加热处理来硬化。
5.外装镀覆工序；
接下来，作为图11所示的外装镀覆工序，如图26所示，在从密封体7露出的多个引线4的露出面(外部引线部4b)中形成金属膜(外装镀覆膜、焊锡膜)SD。图26是示出在从图24所示的密封体露出的多个引线以及管芯焊盘的露出面形成了金属膜(外装镀覆膜、焊锡膜)的状态的放大剖面图。
在本工序中，将作为被镀覆加工物的引线框20配置于镀覆液(省略图示)进入了的镀覆槽(省略图示)内，通过例如电镀法来形成金属膜SD。通过该电镀法，能够在从密封体7露出了的引线框20的各区域中一并地形成外装镀覆膜。因此，除了引线4的露出部以外，还以覆盖管芯焊盘10的露出部(中央部11的下表面11b)的方式形成金属膜SD。另外，在框部20c(参照图23)中也形成金属膜SD。
6.引线成形工序；
接下来，作为引线成形工序，在切断了与引线框20的框部20c连结了的多个引线4的连结部之后，对引线4实施弯曲加工来成形。图27是示出将在图11所示的外装镀覆工序中形成了金属膜的多个引线从引线框的框部切断并成形了的状态的放大俯视图。另外，针对图23的剖面图与图4相同，所以省略图示。另外，图27示出图11所示的单片化工序完成了的状态，图23所示的悬挂引线9也被切断。
在本工序中，首先，将对框部20c分别连结而一体化了的多个引线4用连结部切断，作为分别独立了的部件(引线切割工序)。另外，关于连结多个引线4的联结杆21，在密封体工序之后并且在外装镀覆工序之前在相邻的引线之间预先切断(联结杆切割工序)。关于该联结杆切割工序，还能够在外装镀覆工序之后进行，但通过在外装镀覆工序之前切断联结杆21，在切剖面也形成金属膜SD。因此，根据提高安装图1所示的半导体装置1时的焊锡的润湿性的观点，优选在外装镀覆工序之前切断联结杆21。
在联结杆切割工序以及引线切割工序中，通过分别在引线框20的一个面(例如下表面)侧配置管芯(支撑部件；省略图示)、在另一个面(例如上表面)侧配置冲头(切断刃；省略图示)并进行冲压来切断引线4。这样通过冲压加工切断了的引线4的端部如图4所示，具有大致平坦的切剖面，在切剖面处，引线4的基体材料从金属膜SD露出。通过本工序，多个引线4成为分别分离了的独立部件。
接下来，对切断了的多个引线4实施弯曲加工来成形(弯曲加工工序)。在本实施方式中，例如，如图4所示，鸥形翼状地成形了外部引线部4b。另外，也可以根据需要，进行进一步切断引线4(外部引线部4b)的前端，调整引线4的长度的工序。
7.单片化工序；
接下来，作为图11所示的单片化工序，如图27所示，切断与框部20c连结了的多个悬挂引线9(参照图23)，针对每个产品形成部20a进行单片化，来取得多个半导体装置1。
单片化方法没有特别限定，能够与上述引线切割工序同样地，应用使用未图示的切断模具通过冲压加工来切断的方法。在本工序之后，进行外观检查、电试验等必要的检查、试验，合格了的产品为图1～图9所示的完成品的半导体装置1。然后，将半导体装置1出厂、或者安装到未图示的安装基板上。
<变形例>
以上，根据实施方式，具体说明了由本申请发明者完成了的发明，但本发明不限于所述实施方式，当然能够在不脱离其主旨的范围内实现各种变更。
例如，在上述实施方式中，作为管芯焊盘10的下表面10b露出的半导体封装的例子，举出QFP型的半导体装置1进行了说明，但所应用的半导体封装不限于QFP型。虽然省略图示，但能够应用于例如多个引线的一部分在密封体7的下表面(安装面)露出的、QFN(Quad Flat Non-leaded package)型的半导体装置。
另外，例如，在上述实施方式中，说明了以连续地包围中央部11的周围的方式形成阶梯面13a的实施方式。例如如图6所示的管芯焊盘10那样，在俯视时，在构成四边形的管芯焊盘10的四边的各边设置导线连接区域10wb的情况下，根据抑制剥离发展到多个导线连接区域10wb的各个的观点，优选以阶梯面13a连续地包围中央部11的周围。但是，作为变形例，还有在四边中的一部分(例如一边)设置导线连接区域10wb，在其他边不设置导线连接区域10wb的情况。在该情况下，如果在形成了导线连接区域10wb的边上，在导线连接区域10wb与中央部11之间形成了阶梯面13a，则也可以在其他边不形成阶梯面13a。
另外，例如，在上述实施方式中，说明了通过夹着管芯焊盘10的边缘部12实施错开加工，并使与中央部11的边界剪切变形，来形成阶梯面13a的实施方式。在该情况下，在边缘部12的下表面12b与中央部11的下表面11b之间，形成了阶梯面13b。但是，根据抑制中央部11的上表面11a侧的剥离的发展的观点，也可以在管芯焊盘10的下表面10b侧不形成阶梯面13b。例如，作为针对上述实施方式的变形例，能够应用在边缘部12的上表面12a侧形成阶梯面13a，在边缘部12的下表面12b侧不形成阶梯面13b的实施方式。在该情况下，边缘部12的下表面12b位于与中央部11的下表面11b相同的高度。但是，根据防止管芯焊盘10从密封体7脱落的观点、以及抑制水分从管芯焊盘10的下表面10b侧侵入的观点，优选如上述实施方式说明的那样，将边缘部12的下表面12b配置于比中央部11的下表面11b高的位置，用密封体7覆盖下表面11b。
另外，例如，在上述实施方式中，未特别论及管芯焊盘10的表面的平坦度，但还能够对管芯焊盘10和密封体7的紧贴界面实施粗糙面化处理，进一步提高管芯焊盘10和密封体7的紧贴性。即，能够使管芯焊盘10的中央部11的上表面11a的表面粗糙度比下表面11b的表面粗糙度更大(粗糙)。但是，如果对导线连接区域10wb实施了粗糙面化处理，则存在导线5的连接强度降低的担心，所以即使在对中央部11的上表面11a实施粗糙面化处理的情况下，优选不对边缘部12的上表面12a实施粗糙面化处理。即，优选使上表面11a的表面粗糙度比上表面12a的表面粗糙度更大(粗糙)。
另外，在所述实施方式中，说明了通过在形成了密封体7之后，形成由例如焊锡构成的金属膜(外装镀覆膜)SD，来提高安装到未图示的安装基板时的焊锡的润湿性的方法(后镀覆法)，但能够应用以下的变形例。即，作为提高半导体装置的端子表面的焊锡的润湿性的技术，除了上述后镀覆法以外，还有在引线框的表面预先形成金属膜的所谓先镀覆法。在所述实施方式中说明了的技术还能够应用于该先镀覆法的情况。
在应用了先镀覆法的情况下，在图11所示的引线框准备工序中，在例如阶梯面形成工序或者偏移工序之后，追加在引线框的整个露出面形成提高焊锡的润湿性的表面金属膜的表面金属膜形成工序。在该表面金属膜形成工序中，通过镀覆法，形成例如由镍(Ni)、钯(Pd)、金(Au)构成的表面金属膜。另外，在应用了先镀覆法的情况下，能够省略图11所示的外装镀覆工序。因此，在应用了先镀覆法的半导体装置的情况下，图9所示那样的由焊锡构成的金属膜SD未形成。另外，在应用了先镀覆法的半导体装置的情况下，在管芯焊盘10以及引线4的整个表面(上表面以及下表面)，形成由例如镍(Ni)、钯(Pd)、金(Au)构成的表面金属膜。
另外，能够组合应用上述各变形例的结构。

Claims (20)

1.一种半导体装置，其特征在于，具有：
管芯焊盘，具有第一面、位于所述第一面的相反侧的第二面；
多个引线，配置于所述管芯焊盘的旁边；
半导体芯片，具有表面、在所述表面形成的多个电极、以及位于所述表面的相反侧的背面，搭载于所述管芯焊盘的所述第一面的芯片搭载区域上；
多个第一导线，对所述半导体芯片的所述多个电极的一部分与所述多个引线进行电连接；
第二导线，对所述半导体芯片的所述多个电极的其他部分与所述管芯焊盘进行电连接；以及
密封体，以使所述多个引线的一部分以及所述管芯焊盘的所述第二面露出的方式，对所述半导体芯片、所述多个第一导线以及所述第二导线进行密封，
所述管芯焊盘具备：
第一部分，包括所述芯片搭载区域，具有朝向与所述第一面相同的方向的第三面、和位于所述第三面的相反侧的第四面；
第二部分，具有朝向与所述第一面相同的方向的第五面和位于所述第五面的相反侧的第六面，被设置成俯视时包围所述第一部分；以及
第一阶梯面，在所述第一面被设置于所述第一部分的所述第三面与所述第二部分的所述第五面之间，
所述第二导线与设置在所述第二部分的所述第五面的导线连接区域连接，
所述第二部分的所述第五面配置于比所述第一部分的所述第三面更高的位置。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一阶梯面被形成为连续地包围所述第一部分的所述第三面的周围。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第二部分的所述第六面配置于比所述第一部分的所述第四面更高的位置，并且被所述密封体覆盖。
4.根据权利要求3所述的半导体装置，其特征在于，
在所述第二部分的所述导线连接区域与所述第一阶梯面之间，以从所述第五面以及所述第六面中的一个贯通至另一个方式，形成有狭缝。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第二部分的宽度比所述管芯焊盘的厚度更大。
6.根据权利要求4所述的半导体装置，其特征在于，
所述第一阶梯面的高度是所述管芯焊盘的厚度的一半以下。
7.根据权利要求4所述的半导体装置，其特征在于，
在所述密封体中包含多个填料粒子。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第一阶梯面与所述第一部分的所述第三面所成的角被形成为直角或者比直角小的锐角。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第一阶梯面是通过使所述第一部分与所述第二部分的边界剪切变形而形成的剪切面。
10.根据权利要求1所述的半导体装置，其特征在于，
在所述管芯焊盘的所述第二面，将第二阶梯面设置在所述第一部分的所述第四面与所述第二部分的所述第六面之间，
所述第二阶梯面以及所述第二部分的所述第三面被所述密封体覆盖。
11.一种半导体装置的制造方法，其特征在于，具有：
(a)准备具备具有第一面、位于所述第一面的相反侧的第二面的管芯焊盘、和配置于所述管芯焊盘的旁边的多个引线的引线框的工序；
(b)将具有表面、在所述表面形成的多个电极、以及位于所述表面的相反侧的背面的半导体芯片搭载于所述管芯焊盘的所述第一面的芯片搭载区域上的工序；
(c)在所述(b)工序之后，经由多个第一导线对所述半导体芯片的所述多个电极的一部分和所述多个引线进行电连接，经由第二导线对所述多个电极的其他部分和所述管芯焊盘进行电连接的工序；以及
(d)在所述(c)工序之后，以使所述多个引线的一部分以及所述管芯焊盘的所述第二面露出的方式，用树脂对所述半导体芯片、所述多个第一导线以及所述第二导线进行密封的工序，
在所述(a)工序中准备的所述引线框的所述管芯焊盘具备：
第一部分，包括所述芯片搭载区域，具有朝向与所述第一面相同的方向的第三面、和位于所述第三面的相反侧的第四面；
第二部分，朝向与所述第一面相同的方向，具有配置于比所述第一部分的所述第三面更高的位置的第五面、以及位于所述第五面的相反侧的第六面，被配置成俯视时包围所述第一部分；以及
第一阶梯面，在所述第一面设置于所述第一部分的所述第三面、与所述第二部分的所述第五面之间，
在所述(c)工序中，所述第二导线与设置在所述第二部分的所述第五面的导线连接区域连接。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述第一阶梯面被形成为连续地包围所述第一部分的所述第三面的周围。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述第二部分的所述第六面配置于比所述第一部分的所述第四面更高的位置，
在所述(d)工序中，以用所述树脂覆盖的方式，对所述第二部分的所述第六面进行密封。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
在所述第二部分的所述导线连接区域与所述第一阶梯面之间，以从所述第五面以及所述第六面中的一个贯通至另一个方式，形成有狭缝。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
在所述(d)工序中，在成形模具内配置了所述引线框的状态下，压入软化了的所述树脂之后使所述树脂硬化。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述第二部分的宽度比所述管芯焊盘的厚度更大。
17.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述第一阶梯面的高度是所述管芯焊盘的厚度的一半以下。
18.根据权利要求15所述的半导体装置的制造方法，其特征在于，
在所述(d)工序中，在对所述半导体芯片、所述多个第一导线以及所述第二导线进行密封的所述树脂中，包含多个填料粒子。
19.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述第一阶梯面与所述第一部分的所述第三面所成的角被形成为直角或者比直角小的锐角。
20.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述(a)工序中，包括通过使所述管芯焊盘的所述第一部分与所述第二部分的边界剪切变形而形成所述第一阶梯面的工序。
CN201410233734.4A 2013-05-29 2014-05-29 半导体装置以及半导体装置的制造方法 Active CN104218013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-113337 2013-05-29
JP2013113337A JP6129645B2 (ja) 2013-05-29 2013-05-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104218013A true CN104218013A (zh) 2014-12-17
CN104218013B CN104218013B (zh) 2018-11-23

Family

ID=51827812

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410233734.4A Active CN104218013B (zh) 2013-05-29 2014-05-29 半导体装置以及半导体装置的制造方法
CN201420280455.9U Expired - Fee Related CN203932042U (zh) 2013-05-29 2014-05-29 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201420280455.9U Expired - Fee Related CN203932042U (zh) 2013-05-29 2014-05-29 半导体装置

Country Status (6)

Country Link
US (1) US9368432B2 (zh)
JP (1) JP6129645B2 (zh)
KR (1) KR20140140486A (zh)
CN (2) CN104218013B (zh)
HK (1) HK1204506A1 (zh)
TW (1) TWI639214B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364873A (zh) * 2017-01-17 2018-08-03 株式会社三井高科技 引线框的制造方法和引线框

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11325828B2 (en) * 2013-02-22 2022-05-10 Vibrant Composites Inc. High-volume millimeter scale manufacturing
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
KR101631558B1 (ko) * 2014-12-05 2016-06-24 주식회사 에스에프에이반도체 라우터블 ｑｆｎ 패키지 및 그 제조 방법
US9972557B2 (en) * 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
US9972508B2 (en) * 2015-06-24 2018-05-15 Renesas Electronic Corporation Manufacturing method of semiconductor device
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
JP2017168703A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP2018107296A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11067288B2 (en) 2017-05-15 2021-07-20 Backer Ehp Inc. Dual coil electric heating element
US10132504B1 (en) 2017-05-15 2018-11-20 Backer Ehp Inc. Dual coil electric heating element
JP6922674B2 (ja) * 2017-11-09 2021-08-18 トヨタ自動車株式会社 半導体装置
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
JP7057727B2 (ja) * 2018-07-12 2022-04-20 株式会社三井ハイテック リードフレームおよび半導体装置
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
US11581156B2 (en) 2019-07-03 2023-02-14 Backer Ehp Inc. Dual coil electric heating element
USD955168S1 (en) 2019-07-03 2022-06-21 Backer Ehp Inc. Electric heating element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308563A (ja) * 1989-05-23 1990-12-21 Shinko Electric Ind Co Ltd リードフレーム
CN1207585A (zh) * 1997-07-31 1999-02-10 松下电子工业株式会社 半导体装置及半导体装置的引线框架
CN1374697A (zh) * 2001-03-01 2002-10-16 松下电器产业株式会社 树脂密封型半导体装置及其制造方法
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
CN1619806A (zh) * 2003-11-19 2005-05-25 罗姆股份有限公司 引线框的制造方法及使用该方法的半导体装置的制造方法
CN1734935A (zh) * 2004-08-11 2006-02-15 三洋电机株式会社 陶瓷封装件、集合基板及其制造方法
US20060175717A1 (en) * 2000-10-23 2006-08-10 Rohm Co., Ltd. Semiconductor device and method of making the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529529A (ja) * 1991-07-24 1993-02-05 Matsushita Electron Corp 樹脂封止型半導体装置
JP2971449B2 (ja) * 1997-07-31 1999-11-08 松下電子工業株式会社 半導体装置、その製造方法及び半導体装置のリードフレーム
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
JP2003142636A (ja) * 2001-08-02 2003-05-16 Nec Kyushu Ltd 封止用樹脂、樹脂封止型半導体及びシステムインパッケージ
JP4767277B2 (ja) 2008-04-08 2011-09-07 パナソニック株式会社 リードフレームおよび樹脂封止型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02308563A (ja) * 1989-05-23 1990-12-21 Shinko Electric Ind Co Ltd リードフレーム
CN1207585A (zh) * 1997-07-31 1999-02-10 松下电子工业株式会社 半导体装置及半导体装置的引线框架
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
US20060175717A1 (en) * 2000-10-23 2006-08-10 Rohm Co., Ltd. Semiconductor device and method of making the same
CN1374697A (zh) * 2001-03-01 2002-10-16 松下电器产业株式会社 树脂密封型半导体装置及其制造方法
CN1619806A (zh) * 2003-11-19 2005-05-25 罗姆股份有限公司 引线框的制造方法及使用该方法的半导体装置的制造方法
CN1734935A (zh) * 2004-08-11 2006-02-15 三洋电机株式会社 陶瓷封装件、集合基板及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364873A (zh) * 2017-01-17 2018-08-03 株式会社三井高科技 引线框的制造方法和引线框
CN108364873B (zh) * 2017-01-17 2023-07-07 株式会社三井高科技 引线框的制造方法和引线框

Also Published As

Publication number Publication date
CN203932042U (zh) 2014-11-05
HK1204506A1 (zh) 2015-11-20
US9368432B2 (en) 2016-06-14
JP2014232811A (ja) 2014-12-11
TW201507071A (zh) 2015-02-16
KR20140140486A (ko) 2014-12-09
CN104218013B (zh) 2018-11-23
TWI639214B (zh) 2018-10-21
US20140353809A1 (en) 2014-12-04
JP6129645B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
CN203932042U (zh) 半导体装置
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
CN105185752B (zh) 半导体器件及其制造方法
US9601415B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8410585B2 (en) Leadframe and semiconductor package made using the leadframe
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
KR101378792B1 (ko) 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
CN104025287A (zh) 半导体装置
KR102047899B1 (ko) 기판 어댑터를 제조하기 위한 방법, 기판 어댑터, 및 반도체 소자와 접촉시키기 위한 방법
US20020017706A1 (en) Lead frame, semiconductor device and manufacturing method therefor, circuit board and electronic equipment
CN106206326A (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
JP2022143169A (ja) 半導体装置
JP2022143167A (ja) 半導体装置
JP2019145625A (ja) 半導体装置
JP2017108191A (ja) 半導体装置
JP2008108967A (ja) リードフレームおよびそれを用いた半導体パッケージの製造方法
JP2022143166A (ja) 半導体装置
JP2022143168A (ja) 半導体装置
CN116417413A (zh) 芯片封装和形成该芯片封装的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1204506

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant