CN108364873B - 引线框的制造方法和引线框 - Google Patents
引线框的制造方法和引线框 Download PDFInfo
- Publication number
- CN108364873B CN108364873B CN201810045059.0A CN201810045059A CN108364873B CN 108364873 B CN108364873 B CN 108364873B CN 201810045059 A CN201810045059 A CN 201810045059A CN 108364873 B CN108364873 B CN 108364873B
- Authority
- CN
- China
- Prior art keywords
- pad
- leads
- lead frame
- chip
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title description 4
- 238000007747 plating Methods 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 230000000873 masking effect Effects 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 48
- 229920005989 resin Polymers 0.000 claims description 37
- 239000011347 resin Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 21
- 238000005452 bending Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 238000005336 cracking Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000008199 coating composition Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种引线框的制造方法，包括：在金属板上形成图案的图案形成步骤，其中，图案包括：芯片焊盘、设置在芯片焊盘的周围的多条引线、设置为遮断多条引线与芯片焊盘的面对该多条引线的侧面之间的空间的虚设焊盘；在图案形成步骤之后利用镀层掩膜覆盖金属板的前表面的掩膜步骤，其中，镀层掩膜覆盖芯片焊盘的全部和虚设焊盘的至少一部分，并且包括形成为使多条引线的在芯片焊盘侧处的末端部露出的开口部；以及在掩膜步骤之后经由镀层掩膜的开口部在多条引线的末端部中形成镀膜的镀层步骤。
Description
技术领域
本公开的实施例涉及引线框的制造方法和引线框。
背景技术
在现有技术的引线框中，为了提高与键合线的附着性，已知在形成于芯片焊盘(die pad)的四周的多条引线的末端部上形成诸如Ag镀层这样的镀膜的技术(例如，参见专利文献1)。
专利文献1:JP-A-11-340399
发明内容
然而，在现有技术的引线框中，当在利用由树脂板等构成的镀层掩膜覆盖引线框的同时在引线的末端部上形成镀膜时，镀层成分从镀层掩膜的露出引线的末端部的开口部扩散到芯片焊盘侧，并且可能在芯片焊盘的侧面上形成镀膜。
这里，在利用这样的引线框构成其中芯片焊盘的底面从密封树脂露出这样的露出焊盘型半导体装置的情况下，芯片焊盘与密封树脂之间的附着性由于形成在芯片焊盘的侧面上的镀膜而降低。因此，担心在芯片焊盘的侧面上发生密封树脂的剥落或破裂。
鉴于以上描述做出了实施例的方面，并且其目的是提供引线框的制造方法和引线框，其能够抑制芯片焊盘的侧面上的密封树脂的剥落或破裂。
根据实施例的方面的引线框的制造方法包括：图案形成步骤、掩膜步骤和镀层步骤。图案形成步骤在金属板上形成图案，其中，所述图案包括：芯片焊盘；多条引线，该多条引线设置在所述芯片焊盘的周围；虚设焊盘，该虚设焊盘设置为遮断所述多条引线与所述芯片焊盘的面对所述多条引线的侧面之间的空间。在所述图案形成步骤之后，掩膜步骤利用镀层掩膜覆盖所述金属板的前表面，其中，所述镀层掩膜覆盖所述芯片焊盘的全部和所述虚设焊盘的至少一部分，并且包括形成为用于使所述多条引线的在芯片焊盘侧的末端部露出的开口部。在所述掩膜步骤之后，镀层步骤经由所述镀层掩膜的开口部在所述多条引线的末端部中形成镀膜。
根据实施例的方面，能够提供能够抑制在芯片焊盘的侧面上发生密封树脂的剥落或破裂的引线框的制造方法和引线框。
附图说明
在附图中：
图1是图示出根据第一实施例的引线框的各个制造步骤的放大平面图和截面图；
图2A是通过使用根据第一实施例的引线框而构成的半导体装置的透视平面图；
图2B是沿着图2A所示的线IIB-IIB截取的截面图；
图3A是图示出根据第一实施例的变形例1的图案形成步骤的放大平面图；
图3B是图示出根据第一实施例的变形例2的图案形成步骤的放大平面图；
图3C是图示出根据第一实施例的变形例3的图案形成步骤的放大平面图；
图3D是图示出根据第一实施例的变形例4的图案形成步骤的放大平面图；
图4A是通过使用根据第二实施例的引线框而构成的半导体装置的透视平面图；
图4B是沿着图4A所示的线IVB-IVB截取的截面图；和
图5是图示出根据第二实施例的弯曲步骤的放大平面图和截面图。
与本公开的实施例的元件对应的参考标记列出如下：
1：引线框
10：芯片焊盘
10a：侧面
10a1：中央部
10a2：端部
10b：半蚀刻部
10c：切割部
11：引线
11a：末端部
12：支撑杆
13：虚设焊盘
14：镀膜
20：金属板
21：镀层掩膜
21a：开口部
22：按压部件
30：半导体元件
31：键合线
32：密封树脂
100、100A：半导体装置
具体实施方式
在下文中，将参考附图描述要在本申请中公开的引线框的制造方法和引线框。而且，本发明不限于下面的各个实施例。
<第一实施例>
首先，将参考图1描述根据第一实施例的引线框1的制造过程。图1在左侧图示出各个步骤的放大平面图，并且在右侧图示出放大平面图中的由箭头表示的部分的截面图。
首先，如图1的(a)所示，进行在由铜、铜合金、铁镍合金等构成的金属板20上的构成引线框1的各个部分中形成图案的图案形成步骤。通过图案形成步骤形成构成引线框1的诸如芯片焊盘10、多条引线11、支撑杆12等这样的部分。
例如，芯片焊盘10具有基本矩形形状(参见图2A)。稍后描述的半导体元件30(参见图2A)能够安装于芯片焊盘10的前表面(frontsurface)侧。
多条引线11并排布置在芯片焊盘10的四周，并且末端部11a朝着芯片焊盘10延伸。在引线11中，稍后描述的键合线31(参见图2A)键合于末端部11a。引线11通过电连接于半导体元件30的电极而用作稍后描述的半导体装置100(参见图2A)的外部端子。
而且，虽然在图1的(a)中未示出，但是在第一实施例中，多条引线11并排布置于芯片焊盘10的所有的四个侧面10a(参见图2A)。
支撑杆12设置于芯片焊盘10与引线框1中的其它部分之间，并且具有将芯片焊盘10支撑在其它部分上的功能。而且，虽然未示出，但是与支撑杆12相似地，引线11也连接于引线框1中的其它部分。
此外，在图案形成步骤中，虚设焊盘(dummy pad)13形成于芯片焊盘10的面对引线11的侧面10a与多条引线11之间，从而遮断侧面10a与引线11的末端部11a之间的空间。而且，在第一实施例中，如图1的(a)所示，侧面10a具有在引线11侧突出的中央部10a1和设置在中央部11a1的两侧处的一对端部10a2。虚设焊盘13由两侧的端部10a2支撑，并且通过虚设焊盘13在中央部10a1的周围形成封闭空间。
除了目前为止描述的图案形成步骤之外，如图1的(a)所示，还有在芯片焊盘10中对向着引线11侧的突出部的后表面侧进行半蚀刻加工的半蚀刻步骤。因此，半蚀刻部10b形成在芯片焊盘10的后表面侧的中央部10a1的附近。
半蚀刻步骤可以与图案形成步骤同时进行，或者可以在图案形成步骤之后进行。例如，当在蚀刻加工中进行金属板20上的图案形成步骤的情况下，能够通过使具有不同图案形状的抗蚀剂掩模形成于金属板20的前表面和后表面而同时进行图案形成步骤与半蚀刻步骤。
另外，例如，当在压模加工(冲压加工)中在金属板20上进行图案形成步骤的情况下，在压模加工中进行图案形成步骤，而后进行加工从而挤压芯片焊盘10中的向着引线11侧的突出部的后表面侧。因此，能够形成半蚀刻部10b。
随后，如图1的(b)所示，在图案形成步骤和半蚀刻步骤之后，进行掩膜步骤以利用镀层掩膜21覆盖金属板20的前表面侧。这里，镀层掩膜21覆盖芯片焊盘10的全部和虚设焊盘13的至少一部分，并且被设置为使得引线11的末端部11a从形成在预定位置处的开口部21a向上露出。
例如，镀层掩膜21是板状，并且由诸如玻璃环氧树脂这样的树脂制成。另外，由硅橡胶等制成的软层形成于镀层掩膜21的与金属板20直接接触的后表面侧。因此，不会在金属板20的前表面与镀层掩膜21的后表面之间形成间隙。
另外，在掩膜步骤中，形成由例如软橡胶制成的片状的按压部件22，使得在金属板20的后表面侧不形成间隙。
这里，在第一实施例中，如图1的(b)所示，夹持虚设焊盘13，使得在镀层掩膜21与按压部件22之间不形成间隙。因此，在掩膜步骤中，各个部件被设置为使得虚设焊盘13阻隔在开口部21a与芯片焊盘10的侧面10a之间。
而且，镀层掩膜21可以覆盖虚设焊盘13的全部或者可以覆盖虚设焊盘13的一部分。例如，在镀层掩膜21覆盖虚设焊盘13的一部分的情况下，镀层掩膜21可以被设置为充分地遮断开口部21a与侧面10a之间的空间。
随后，如图1的(c)所示，在掩膜步骤之后，进行镀层步骤，从而经由镀层掩膜21的开口部21a在引线11中的末端部11a的前表面上形成镀膜14。例如，镀膜14由银或银合金制成，并且提高了键合线31与引线11的末端部11a之间的附着性。
而且，在镀层步骤中，镀膜14的成分在大气中扩散，使得除了末端部11a的前表面之外，还在末端部11a的侧面或虚设焊盘13的侧面上形成镀膜14。另一方面，虚设焊盘13被设置为遮断开口部21a与芯片焊盘10的侧面10a之间的空间，并且抑制镀层成分扩散到芯片焊盘10的侧面10a。因此，能够抑制在侧面10a上形成镀膜14。
随后，如图1的(d)所示，在镀层步骤之后，进行切割步骤，以将镀层掩膜21和按压部件22从金属板20去除，并且将虚设焊盘13从金属板20切除。作为切割的轨迹的一对切割部10c通过切割步骤形成在芯片焊盘10的侧面10a中的两侧的端部10a2中的支撑虚设焊盘13的部分处。在切割步骤之后，经由清洁步骤等完成根据第一实施例的引线框1。
<使用引线框的半导体装置的构造>
随后，将参考图2A和2B描述通过使用引线框1而构成的半导体装置100的构造。图2A和2B所示的半导体装置100是露出焊盘(在下文中，称为E-焊盘)四方扁平封装(QFP)型半导体装置。
而且，在第一实施例中，虽然图示出了用于制造E-焊盘QFP半导体装置100的引线框1，但是另外，该实施例还可以应用于用于制造E-焊盘型，例如，E-焊盘小轮廓封装(SOP)型半导体装置的引线框。
半导体装置100包括引线框1、半导体元件30、键合线31、和密封树脂32。在半导体装置100中，如图2A所示，在半导体装置100的制造步骤中，在预定位置处将多条引线11和支撑杆12切割成件，并且加工成互相不短路。
另外，如图2B所示，在半导体装置100中，引线11的末端部11a被设置在芯片焊盘10的前表面的上方，并且末端部11a的相反侧的端部弯曲，从而被设置在芯片焊盘10的表面上或芯片焊盘10的下方。
半导体元件30利用诸如焊料这样的接合材料接合于芯片焊盘10的前表面。电极(未示出)设置于半导体元件30的前表面，并且键合线31的一端接合于该电极。
另外，键合线31的另一端接合于形成在引线11的末端部11a中的镀膜14。因此，在半导体元件30的电极与对应于该电极的引线11之间进行电连接。
例如，键合线31由铜、铜合金、金、金合金等制成。因此，能够通过在引线11的末端部11a中形成镀膜14而提高引线11与键合线31之间的附着性。
例如，密封树脂32由环氧树脂等制成，并且通过成型步骤等形成为预定形状。密封树脂32密封半导体元件30、键合线31等。另外，在半导体装置100中，芯片焊盘10的后表面从密封树脂32露出，并且在引线11中，末端部11a的相反侧的端部突出。
这里，在根据第一实施例的引线框1中，能够通过在制造步骤中形成的虚设焊盘13抑制在芯片焊盘10的侧面10a上形成镀膜14。因此，在其中芯片焊盘10的后表面从密封树脂32露出的E-焊盘型半导体装置100中，能够提高侧面10a与密封树脂32之间的附着性。
因此，根据第一实施例，能够抑制芯片焊盘10的侧面10a上的密封树脂32的剥离或破裂。即，根据第一实施例，能够提高半导体装置100的可靠性。
而且，在半导体装置100中，镀膜14形成在引线11的末端部11a中，并且密封树脂32也设置于镀膜14的周围。然而，末端部11a的周边由密封树脂32全部地覆盖，并且镀膜14与密封树脂32之间的界面不露出于外部。因此，由于大气中的水分等不从外部直接渗透到界面，所以充分地确保了半导体装置100的可靠性。
另外，在半导体装置100中，通过切割步骤切割其中形成镀膜14的虚设焊盘13。因此，能够将其中形成镀膜14并且密封树脂32等的附着性降低的部分从引线框1去除。因此，根据第一实施例，能够通过切割步骤提高密封树脂32与引线框1之间的附着性。因此，能够提高半导体装置100的可靠性。
另外，在第一实施例中，半蚀刻部10b形成于芯片焊盘10的后表面侧的中央部10a1的附近。能够通过形成在半蚀刻部10b中的凹凸而提高芯片焊盘10与密封树脂32之间的附着性。因此，能够进一步提高半导体装置100的可靠性。
另外，上述的一对切割部10c形成在侧面10a的两侧处的端部10a2中。这里，在第一实施例中，虚设焊盘13支撑在侧面10a的两侧处的端部10a2上，并且通过使用虚设焊盘13而在侧面10a的中央部10a1的周围形成封闭空间(参见图1的(a))。
如上所述，当进行镀层步骤时，能够通过使用虚设焊盘13在中央部10a1的周围形成封闭空间而抑制中央部10a1的周围的镀层成分的包覆(wrapping)。因此，根据第一实施例，一对切割部10c形成在侧面10a的两侧处的端部10a2中。因此，能够进一步抑制在侧面10a的中央部10a1中形成镀膜。
<变形例>
随后，将参考图3A至3D描述第一实施例的各个变形例的引线框1的制造步骤。而且，图3A至3D所示的放大平面图是与图1(a)的左侧所示的放大平面图对应的图。
在图3A所示的变形例1中，在图案形成步骤中，在金属板20中形成图案，使得虚设焊盘13由支撑杆12支撑。另外，在变形例1中，虚设焊盘13连接于设置在侧面10a的两侧处的各个支撑杆12。
因此，能够通过虚设焊盘13在整个侧面10a的周边形成封闭空间。当进行镀层步骤时，能够抑制整个侧面10a的周围的镀层成分的包覆。因此，能够进一步抑制在整个侧面10a中形成镀膜14。
在图3B所示的变形例2中，在图案形成步骤中，在金属板20中形成图案，使得虚设焊盘13被引线11的末端部11a支撑。因此，能够将支撑并排设置的引线11的功能施加于虚设焊盘13，使得以预定间隔维持相邻的引线11之间的间隔。
另外，在变形例2中，虚设焊盘13的在并排设置的引线11的布置方向上的宽度形成为比并排设置引线11的宽度宽。当进行镀层步骤时，能够通过将虚设焊盘13形成为宽度较宽地形成的形状而抑制侧面10a的周围的镀层成分的包覆。因此，能够进一步抑制在侧面10a上形成镀膜14。
在图3C所示的变形例3中，在图案形成步骤中，在金属板20中形成图案，使得虚设焊盘13由芯片焊盘10支撑并且还由引线11的末端部11a支撑。即，虚设焊盘13连接于芯片焊盘10，并且还连接于引线11的末端部11a。
因此，与第一实施例相似地，能够通过使用虚设焊盘13在侧面10a中的中央部10a1的周围形成封闭空间。因此，当进行镀层步骤时，能够抑制中央部10a1的周围的镀层成分的包覆。因此，能够进一步抑制在中央部10a1中形成镀膜14。
此外，与变形例2相似地，能够将支撑并排设置的引线11的功能施加于虚设焊盘13，使得以预定间隔维持相邻的引线11之间的间隔。
在图3D所示的变形例4中，在图案形成步骤中，在金属板20中形成图案，使得虚设焊盘13由支撑杆12支撑并且还由引线11的末端部11a支撑。即，虚设焊盘13连接于支撑杆12，并且还连接于引线11的末端部11a。
因此，与变形例1相似地，能够通过使用芯片焊盘13在整个侧面10a的周围形成封闭空间。因此，当进行镀层步骤时，能够抑制整个侧面10a的周围的镀层成分的包覆。因此，能够进一步抑制在整个侧面10a中形成镀膜14。
此外，与变形例2相似地，能够将支撑并排设置的引线11的功能施加于虚设焊盘13，使得以预定间隔维持相邻的引线11之间的间隔。
而且，在任意变形例中，在图3A至3D所示的各个图案形成步骤之后(或同时)进行半蚀刻步骤、掩膜步骤、镀层步骤和切割步骤，使得能够完成引线框1。而且，在变形例1和变形例4中，作为切割的轨迹的切割部通过切割步骤形成在设置于侧面10a的两侧的支撑杆12的支撑虚设焊盘13的部分处。
(第二实施例)
随后，将参考图4A和4B描述通过使用根据第二实施例的引线框1而构成的半导体装置100A的构造。而且，在第二实施例中，引线框1的一部分与第一实施例中不同。由于除此之外的部分与第一实施例中相同，所以将省略其它部分的详细描述。
与第一实施例不同，在根据第二实施例的半导体装置100A中，不通过切割步骤从金属板20切割虚设焊盘13，并且虚设焊盘13包括在引线框1中。此外，虚设焊盘13向芯片焊盘10的前表面弯曲，从而不从密封树脂32露出。换句话说，虚设焊盘13具有向芯片焊盘10的前表面侧弯曲的弯曲部。
这里，如上所述，在引线框1的制造步骤中的镀层步骤中，镀膜14还形成于虚设焊盘13的侧面。然而，虚设焊盘13弯曲从而不从密封树脂32露出。因此，能够通过密封树脂32整体覆盖虚设焊盘13的周边，并且镀膜14与密封树脂32之间的界面不露出于外部。
因此，由于能够抑制大气中的水分等从外部直接渗透到该界面，所以能够充分地确保半导体装置100A的可靠性。
随后，将描述根据第二实施例的引线框1的制造步骤。在第二实施例中，与第一实施例相似地，进行图案形成步骤(参见图1的(a))、半蚀刻步骤(参见图1的(a))、掩膜步骤(参见图1的(b)、和镀层步骤(参见图1的(c))。因此，将省略这样的步骤的详情。
在第二实施例中，在镀层步骤之后，如图5所示，进行弯曲步骤，以使虚设焊盘13向芯片焊盘10的前表面侧弯曲。与图1相似地，图5在左侧图示出弯曲步骤的放大平面图，并且在右侧图示出放大平面图中的由箭头表示的部分的截面图。
根据第二实施例，在半导体装置100A中，虚设焊盘13通过弯曲步骤而不从密封树脂32露出。
另外，在弯曲步骤中，除了虚设焊盘13的弯曲步骤之外，还可以同时进行引线11的弯曲步骤。如上所述，虚设焊盘13的弯曲步骤与引线11的弯曲步骤同时进行，并从而能够提高引线框1的生产率。
以上，描述了本发明的各个实施例，但是本发明不限于各个实施例，并且只要不背离本发明的主旨，就能够做出各种修改。例如，在上述各个实施例中，虚设焊盘13形成为连接于芯片焊盘10和支撑杆12中的两个以上的位置，但是虚设焊盘13可以连接于芯片焊盘10、支撑杆12和引线11之中的一个位置。另外，虚设焊盘13的一端可以连接于芯片焊盘10的一端部10a2，并且虚设焊盘13的另一端可以连接于芯片焊盘10的另一端部10a2的附近的支撑杆12。
然而，虚设焊盘13形成为连接于芯片焊盘10的两侧的端部10a2、或连接于支撑杆12、或连接于芯片焊盘10的一端部10a2和支撑杆12这两个位置，使得，如上所述，能够通过虚设焊盘13在侧面10a的中央部10a1或整个侧面10a的周围形成封闭空间。因此，能够进一步抑制在侧面10a的中央部10a1或整个侧面10a中形成镀膜14。
另外，在本发明的各个实施例中，由于引线11被设置为面对芯片焊盘10的所有的四个侧面10a，所以虚设焊盘13形成在芯片焊盘10的所有的四个侧面10a中。然而，如在用于制造例如SOP型半导体装置的引线框中一样，在引线11被设置为仅面对芯片焊盘10的两个侧面10a的情况下，虚设焊盘13可以仅形成在面对引线11的两个侧面10a中。
如上所述，引线框1的制造方法包括图案形成步骤、掩膜步骤、和镀层步骤。进行图案形成步骤以在金属板20上形成图案，所述图案包括：芯片焊盘10；多条引线11，其设置在芯片焊盘10的周围；虚设焊盘13，其被设置为遮断芯片焊盘10的面对多条引线11的侧面10a与多条引线11之间的空间。在图案形成步骤之后，进行掩膜步骤，以利用镀层掩膜21覆盖金属板20的前表面，镀层掩膜21覆盖芯片焊盘10的全部和虚设焊盘13的至少一部分，并且该镀层掩膜21包括使多条引线11中的芯片焊盘10侧的末端部11a露出的开口部21a。在掩膜步骤之后，进行镀层步骤，以经由镀层掩膜21的开口部21a在多条引线11的末端部11a中形成镀膜14。因此，能够抑制芯片焊盘10的侧面10a中的密封树脂32的剥落和破裂。
另外，在根据实施例的引线框1的制造方法中，虚设焊盘13形成为支撑在芯片焊盘10的侧面10a中的两侧的端部10a2上。因此，由于能够抑制侧面10a的中央部10a1的周围的镀层成分的包覆，所以能够进一步抑制在中央部10a1中形成镀膜14。
另外，在根据实施例的引线框1的制造方法中，引线框1还包括支撑芯片焊盘10的支撑杆12，并且虚设焊盘13形成为由支撑杆12支撑。因此，由于能够抑制整个侧面10a的周围的镀层成分的包覆入，所以能够进一步抑制在整个侧面10a上形成镀膜14。
另外，在根据实施例的引线框1的制造方法中，虚设焊盘13形成为由多条引线11的末端部11a支撑。因此，能够将支撑并排设置的引线11的功能施加于虚设焊盘13，使得以预定间隔维持相邻的引线11之间的间隔。
另外，在镀层步骤之后，根据实施例的引线框1的制造方法还包括切割虚设焊盘13的切割步骤。因此，能够提高半导体装置100的可靠性。
另外，在镀层步骤之后，根据实施例的引线框1的制造方法还包括弯曲步骤，进行该弯曲步骤以使虚设焊盘13向芯片焊盘10的前表面侧弯曲。因此，在半导体装置100A中，虚设焊盘13不能从密封树脂32露出。
另外，在根据实施例的引线框1中，包括芯片焊盘10和设置在芯片焊盘10的周围的多条引线11的于半导体装置100的引线框1被构造为使得芯片焊盘10的后表面从密封树脂32露出，该用于半导体装置100的引线框1包括：半蚀刻部，该半蚀刻部在芯片焊盘10的侧表面10a的附近形成在芯片焊盘10的后表面侧；镀膜14，该镀膜14形成在多条引线11中的芯片焊盘10侧的末端部11a中；和切割部10c，其中，在芯片焊盘10的侧面10a中切割引线框1的一部分。因此，能够抑制芯片焊盘10的侧面10a中的密封树脂32的剥落和破裂。
另外，在根据实施例的引线框1中，半蚀刻部10b形成在侧面10a中的中央部10a1的附近，并且一对切割部10c形成在侧面10a中的两侧的端部10a2中。因此，能够进一步抑制侧面10a的中央部10a1中的镀膜14的形成。
另外，在根据实施例的引线框1中，用于半导体装置100该引线框1包括芯片焊盘10、设置在芯片焊盘10的周围的多条引线11和支撑芯片焊盘10的支撑杆12，并且该引线框1被构造为使得芯片焊盘10的后表面从密封树脂32露出，该引线框1包括：半蚀刻部10b，该半蚀刻部10b形成在侧面10a的后表面侧，使得芯片焊盘10的后表面从密封树脂32露出；镀膜14，该镀膜14形成在多条引线11中的芯片焊盘10侧处的末端部11a中；和切割部，其中，从支撑杆12切割引线框1的一部分。因此，能够进一步抑制在整个侧面10a中形成镀膜14。
另外，在根据实施例的引线框1中，用于半导体装置100A的引线框1包括芯片焊盘10和设置在芯片焊盘10的周围的多条引线11，并且被构造为使得芯片焊盘10的后表面从密封树脂32露出，该引线框1包括：虚设焊盘13，该虚设焊盘13设置在芯片焊盘10的面对多条引线11的侧面10a与多条引线11之间；半蚀刻部，该半蚀刻部形成芯片焊盘10的后表面侧的芯片焊盘10的侧面10a的附近；和镀膜14，该镀膜14形成在多条引线11中的芯片焊盘10侧的末端部11a中。虚设焊盘13包括向芯片焊盘10的前表面侧弯曲的弯曲部。因此，能够抑制芯片焊盘10的侧面10a中产生密封树脂32的剥落和破裂。
此外，本领域技术人员能够容易地得到进一步的效果和变形例。从而，本发明的更广的方面不限于以上说明的代表性实施例的具体详情。因此，能够在不背离由附加的权利要求及其等同所限定的总发明概念的精神或范围的情况下做出各种修改。
Claims (12)
1.一种引线框的制造方法，包括：
在金属板上形成图案的图案形成步骤，其中，所述图案包括：芯片焊盘；多条引线，该多条引线设置在所述芯片焊盘的周围；虚设焊盘，该虚设焊盘设置为遮断所述多条引线与所述芯片焊盘的面对所述多条引线的侧面之间的空间；
在所述图案形成步骤之后利用镀层掩膜覆盖所述金属板的前表面的掩膜步骤，其中，所述镀层掩膜覆盖所述芯片焊盘的全部和所述虚设焊盘的至少一部分，并且所述镀层掩膜包括形成为用于使所述多条引线的在芯片焊盘侧处的末端部露出的开口部；
在所述掩膜步骤之后的经由所述镀层掩膜的所述开口部在所述多条引线的所述末端部中形成镀膜的镀层步骤，以及
在所述镀层步骤之后切割所述虚设焊盘的切割步骤。
2.根据权利要求1所述的引线框的制造方法，其中，所述图案形成步骤使所述虚设焊盘形成为被支撑在所述芯片焊盘的侧面上的两端部上。
3.根据权利要求1所述的引线框的制造方法，其中，所述图案形成步骤形成支撑所述芯片焊盘的支撑杆。
4.根据权利要求1至3的任意一项所述的引线框的制造方法，其中，所述图案形成步骤使所述虚设焊盘形成为被所述多条引线的所述末端部支撑。
5.一种引线框的制造方法，包括：
在金属板上形成图案的图案形成步骤，其中，所述图案包括：芯片焊盘；多条引线，该多条引线设置在所述芯片焊盘的周围；虚设焊盘，该虚设焊盘设置为遮断
所述多条引线与所述芯片焊盘的面对所述多条引线的侧面之间的空间；
在所述图案形成步骤之后利用镀层掩膜覆盖所述金属板的前表面的掩膜步骤，其中，所述镀层掩膜覆盖所述芯片焊盘的全部和所述虚设焊盘的至少一部分，并且所述镀层掩膜包括形成为用于使所述多条引线的在芯片焊盘侧处的末端部露出的开口部；
在所述掩膜步骤之后的经由所述镀层掩膜的所述开口部在所述多条引线的所述末端部中形成镀膜的镀层步骤，以及
在所述镀层步骤之后使所述虚设焊盘向所述芯片焊盘的前表面侧弯曲的弯曲步骤。
6.根据权利要求5所述的引线框的制造方法，其中，所述图案形成步骤使所述虚设焊盘形成为被支撑在所述芯片焊盘的侧面上的两端部上。
7.根据权利要求5所述的引线框的制造方法，其中，所述图案形成步骤形成支撑所述芯片焊盘的支撑杆。
8.根据权利要求5至7的任意一项所述的引线框的制造方法，其中，所述图案形成步骤使所述虚设焊盘形成为被所述多条引线的所述末端部支撑。
9.一种用于半导体装置的引线框，包括：
芯片焊盘；以及
多条引线，该多条引线设置在所述芯片焊盘的周围；
其中，所述芯片焊盘的后表面从密封树脂露出，
所述引线框还包括：
半蚀刻部，该半蚀刻部在所述芯片焊盘的侧面的附近形成在所述芯片焊盘的后表面侧；
镀膜，该镀膜形成在所述多条引线的在芯片焊盘侧的末端部中；和
切割部，该切割部通过在形成所述镀膜后从所述引线框切割虚设焊盘而形成在所述芯片焊盘的所述侧面中的支撑所述虚设焊盘的部分处，所述虚设焊盘设置为遮断所述多条引线与所述芯片焊盘的面对所述多条引线的所述侧面之间的空间。
10.根据权利要求9所述的引线框，其中，所述半蚀刻部形成在所述芯片焊盘的所述侧面的中央部的附近，并且
所述切割部在所述芯片焊盘的所述侧面中的两端部处形成为一对。
11.一种用于半导体装置的引线框，包括：
芯片焊盘；
多条引线，该多条引线设置在所述芯片焊盘的周围；以及
支撑杆，该支撑杆支撑所述芯片焊盘，
其中，所述芯片焊盘的后表面从密封树脂露出，
所述引线框还包括：
半蚀刻部，该半蚀刻部形成于所述芯片焊盘的侧面的后表面侧；
镀膜，该镀膜形成于所述多条引线的在芯片焊盘侧处的末端部中；以及
切割部，该切割部通过在形成所述镀膜后从所述引线框切割虚设焊盘而形成，所述虚设焊盘被设置为遮断所述多条引线与所述芯片焊盘的面对所述多条引线的所述侧面之间的空间并且被所述支撑杆支撑。
12.一种用于半导体装置的引线框，包括：
芯片焊盘；以及
多条引线，该多条引线设置在所述芯片焊盘的周围；
其中，所述芯片焊盘的后表面从密封树脂露出，
所述引线框还包括：
虚设焊盘，该虚设焊盘设置在所述多条引线与所述芯片焊盘的面对所述多条引线的侧面之间；
半蚀刻部，该半蚀刻部在所述芯片焊盘的侧面的附近形成在所述芯片焊盘的后表面侧；
镀膜，该镀膜形成于所述多条引线的在所述芯片焊盘侧处的末端部中，
其中，所述虚设焊盘包括其中在形成所述镀膜后所述虚设焊盘向所述芯片焊盘的前表面侧弯曲的弯曲部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-005857 | 2017-01-17 | ||
| JP2017005857A JP6788509B2 (ja) | 2017-01-17 | 2017-01-17 | リードフレームの製造方法およびリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108364873A CN108364873A (zh) | 2018-08-03 |
| CN108364873B true CN108364873B (zh) | 2023-07-07 |
Family
ID=62984118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810045059.0A Active CN108364873B (zh) | 2017-01-17 | 2018-01-17 | 引线框的制造方法和引线框 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6788509B2 (zh) |
| CN (1) | CN108364873B (zh) |
| TW (1) | TWI706482B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04271150A (ja) * | 1991-02-27 | 1992-09-28 | Mitsui High Tec Inc | 半導体装置用リードフレームの製造方法 |
| JPH11260990A (ja) * | 1998-03-12 | 1999-09-24 | Matsushita Electron Corp | リードフレーム，樹脂封止型半導体装置及びその製造方法 |
| JP2001044351A (ja) * | 1999-07-29 | 2001-02-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| CN104218013A (zh) * | 2013-05-29 | 2014-12-17 | 瑞萨电子株式会社 | 半导体装置以及半导体装置的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742555B2 (en) * | 2011-08-30 | 2014-06-03 | Jian Wen | Lead frame having a flag with in-plane and out-of-plane mold locking features |
| KR101833312B1 (ko) * | 2013-05-06 | 2018-03-02 | 해성디에스 주식회사 | 리드 프레임 제조 방법 |
| JP6325975B2 (ja) * | 2014-12-19 | 2018-05-16 | 新光電気工業株式会社 | リードフレーム、半導体装置 |
-
2017
- 2017-01-17 JP JP2017005857A patent/JP6788509B2/ja active Active
-
2018
- 2018-01-16 TW TW107101536A patent/TWI706482B/zh active
- 2018-01-17 CN CN201810045059.0A patent/CN108364873B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04271150A (ja) * | 1991-02-27 | 1992-09-28 | Mitsui High Tec Inc | 半導体装置用リードフレームの製造方法 |
| JPH11260990A (ja) * | 1998-03-12 | 1999-09-24 | Matsushita Electron Corp | リードフレーム，樹脂封止型半導体装置及びその製造方法 |
| JP2001044351A (ja) * | 1999-07-29 | 2001-02-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| CN104218013A (zh) * | 2013-05-29 | 2014-12-17 | 瑞萨电子株式会社 | 半导体装置以及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018117009A (ja) | 2018-07-26 |
| JP6788509B2 (ja) | 2020-11-25 |
| TWI706482B (zh) | 2020-10-01 |
| CN108364873A (zh) | 2018-08-03 |
| TW201841271A (zh) | 2018-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| JP2005057067A (ja) | 半導体装置およびその製造方法 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| US10727169B2 (en) | Semiconductor device having lead with back and end surfaces provided with plating layers | |
| JP2003023134A (ja) | 半導体装置およびその製造方法 | |
| TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
| JP6936963B2 (ja) | リードフレーム | |
| US8999761B2 (en) | Method of manufacturing semiconductor device | |
| JP2009038145A (ja) | リード端子型半導体装置 | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| CN108364873B (zh) | 引线框的制造方法和引线框 | |
| CN108074901B (zh) | 具有可湿拐角引线的半导体器件及半导体器件组装方法 | |
| JP2016066790A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2016154161A (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| TWI719905B (zh) | 導線框架及其製造方法、以及半導體裝置及其製造方法 | |
| JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
| JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP7061278B2 (ja) | リードフレームおよび半導体装置 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JP2018014397A (ja) | リードフレームおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |