TW201841271A - 引線框架的製造方法及引線框架 - Google Patents
引線框架的製造方法及引線框架 Download PDFInfo
- Publication number
- TW201841271A TW201841271A TW107101536A TW107101536A TW201841271A TW 201841271 A TW201841271 A TW 201841271A TW 107101536 A TW107101536 A TW 107101536A TW 107101536 A TW107101536 A TW 107101536A TW 201841271 A TW201841271 A TW 201841271A
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- lead frame
- wafer pad
- leads
- wafer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000007747 plating Methods 0.000 claims abstract description 96
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims abstract description 37
- 238000007789 sealing Methods 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 230000000873 masking effect Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 44
- 238000005520 cutting process Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 238000005452 bending Methods 0.000 claims description 13
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 238000005336 cracking Methods 0.000 description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本發明提供一種可抑制在晶片之側面產生密封樹脂的剝離或裂縫的引線框架的製造方法及引線框架。引線框架的製造方法係包含：圖案形成步驟、遮罩步驟及鍍覆步驟。圖案形成步驟係在金屬板形成包含晶片墊、複數根引線及虛設墊的圖案，該複數根引線係設置於晶片墊的周圍，該虛設墊係設置成將晶片墊中面對於複數根引線之側面與複數根引線之間阻斷。遮罩步驟係在圖案形成步驟之後，以鍍覆遮罩覆蓋金屬板的正面，該鍍覆遮罩係覆蓋晶片墊的整體與虛設墊的至少一部分，並且形成有使複數根引線中之晶片墊側的前端部露出的開口部。鍍覆步驟係在遮罩步驟之後，經由鍍覆遮罩的開口部於複數根引線的前端部形成鍍覆膜。
Description
本發明的實施形態係關於一種引線框架的製造方法及引線框架。
在習知的引線框架中，為提升與接合線的密著性，對形成在晶片墊(die pad)之周圍的複數根引線的前端部，形成Ag鍍覆等的鍍覆膜的技術是眾所周知的(例如，參照專利文獻1)。
專利文獻1：日本特開平11-340399號公報。
然而，在習知的引線框架中，是一面利用由樹脂板等所構成的鍍覆遮罩覆蓋引線框架並一面對引線的前端部形成鍍覆膜時，會有鍍覆成分係從引線之前端部露出的鍍覆遮罩的開口部往晶片墊側擴散，而在晶片墊的 側面亦形成有鍍覆膜的情形。
對此，採用上述的引線框架，來構成晶片墊的底面露出在密封樹脂的外露焊墊式(Exposed Pad type)的半導體裝置時，由於受到形成在晶片墊側面的鍍覆膜而使晶片墊與密封樹脂的密著性降低，因此會有晶片墊側面密封樹脂的剝離或裂縫發生的疑慮。
實施形態的一態樣係有鑒於上述課題所研創，目的在於提供可抑制晶片墊側面密封樹脂的剝離及/或裂縫發生的一種引線框架的製造方法及引線框架。
實施形態的一態樣的引線框架的製造方法係包含：圖案形成步驟、遮罩步驟及鍍覆步驟。前述圖案形成步驟係在金屬板形成包含晶片墊、複數根引線及虛設墊的圖案，該複數根引線係設置於前述晶片墊的周圍，該虛設墊係設置成將前述晶片墊中面對於前述複數根引線之側面與前述複數根引線之間阻斷。前述遮罩步驟係在前述圖案形成步驟之後，以鍍覆遮罩覆蓋前述金屬板的正面，該鍍覆遮罩係覆蓋前述晶片墊的整體與前述虛設墊的至少一部分，並且形成有使前述複數根引線中之前述晶片墊側的前端部露出的開口部。前述鍍覆步驟係在前述遮罩步驟之後，經由前述鍍覆遮罩的前述開口部於前述複數根引線的前述前端部形成鍍覆膜。
根據實施形態的一態樣，可提供一種可抑 制在晶片墊的側面產生密封樹脂的剝離或裂縫的引線框架的製造方法及引線框架。
1‧‧‧引線框架
10‧‧‧晶片墊
10a‧‧‧側面
10a1‧‧‧中央部
10a2‧‧‧端部
10b‧‧‧半蝕刻部
10c‧‧‧裁斷部
11‧‧‧引線
11a‧‧‧前端部
12‧‧‧支撐桿
13‧‧‧虛設墊
14‧‧‧鍍覆膜
20‧‧‧金屬板
21‧‧‧鍍覆遮罩
21a‧‧‧開口部
22‧‧‧按壓構件
30‧‧‧半導體元件
31‧‧‧接合線
32‧‧‧密封樹脂
100、100A‧‧‧半導體裝置
第1圖係顯示第一實施形態之引線框架的各製造步驟的放大俯視圖及剖面圖。
第2A圖係採用第一實施形態之引線框架所構成的半導體裝置的透視俯視圖。
第2B圖係第2A圖所示之箭頭A-A線的剖面圖。
第3A圖係顯示第一實施形態之變形例1的圖案形成步驟的放大俯視圖。
第3B圖係顯示第一實施形態之變形例2的圖案形成步驟的放大俯視圖。
第3C圖係顯示第一實施形態之變形例3的圖案形成步驟的放大俯視圖。
第3D圖係顯示第一實施形態之變形例4的圖案形成步驟的放大俯視圖。
第4A圖係採用第二實施形態之引線框架所構成的半導體裝置的透視俯視圖。
第4B圖係第4A圖所示之箭頭B-B線的剖面圖。
第5圖係顯示第二實施形態之折彎步驟的放大俯視圖及剖面圖。
以下，參照檢附圖式，針對本案揭示之引 線框架的製造方法及引線框架加以說明。此外，本發明不受以下所示之各實施形態所限定。
首先，一面參照第1圖，一面針對第一實施形態之引線框架1的製造步驟加以說明。此外，在第1圖中，於左側顯示各步驟的各工程中的放大俯視圖，並且於右側顯示以箭頭線段所示於該放大俯視圖之部分的剖面圖。
首先，如第1圖(a)所示，在以銅或銅合金、鐵鎳合金等所構成的金屬板20，進行形成構成引線框架1之各部位之圖案的圖案形成步驟。藉由該圖案形成步驟，形成用以構成引線框架1之晶片墊10或複數根引線11、支撐桿12等的部位。
晶片墊10係例如為大致矩形狀(參照第2A圖)，且在該晶片墊10正表面側可搭載後述的半導體元件30(參照第2A圖)。
複數根引線11係排列配置在晶片墊10的周圍，且前端部11a係以朝向晶片墊10的方式延伸。該引線11係於前端部11a接合有後述的接合線31(參照第2A圖)，與半導體元件30的電極電性連接，藉此作為後述的半導體裝置100(參照第2A圖)的外部端子並發揮功能。
此外，雖然第1圖(a)中未加以圖示，但在第一實施形態中，複數根引線11係分別排列配置在晶片墊10的所有四個側面10a(參照第2A圖)。
支撐桿12係連接晶片墊10與引線框架1之其他的部位之間，具有對該其他部位發揮支持晶片墊10的功能。此外，雖然未加以圖示，但引線11亦與支撐桿12同樣地被連接在引線框架1中之其他的部位。
再者，在該圖案形成步驟中，晶片墊10中在與引線11對面的側面10a與複數根引線11之間，以阻擋該側面10a與引線11的前端部11a之間的方式，形成有虛設墊13。此外，在第一實施形態中，如第1圖(a)所示，側面10a係具有朝引線11側突出的中央部10a1、以及配置於該中央部10a1之兩側的一對端部10a2。並且，虛設墊13係支持於兩方的端部10a2，且藉由虛設墊13在中央部10a1的周圍形成封閉空間。
除到此說明的圖案形成步驟之外，如第1圖(a)所示之方式，進行對晶片墊10中之朝向引線11側之突出部分的背面側施以半蝕刻加工的半蝕刻步驟。藉此，在中央部10a1的附近的晶片墊10的背面側形成有半蝕刻部10b。
該半蝕刻步驟亦可與上述之圖案形成步驟同時地進行，亦可在圖案形成步驟之後進行。例如，利用蝕刻加工進行對於金屬板20的圖案形成步驟時，以金屬板20正面表面及背面設為阻劑遮罩(resist mask)不同的圖案形狀的方式，可同時地進行圖案形成步驟及半蝕刻步驟。
而且，例如，當利用沖壓加工進行對於金屬板20的圖案形成步驟時，利用該沖壓加工進行圖案形成 步驟後，以壓扁的方式對晶片墊10中之往引線11側的突出部分的背面側予以加工，藉此可形成半蝕刻部10b。
接著，如第1圖(b)所示，在圖案形成步驟及半蝕刻步驟之後，進行以鍍覆遮罩21覆蓋金屬板20正面側的遮罩步驟。在此，鍍覆遮罩21係覆蓋晶片墊10的體整以及虛設墊13的至少一部分，並且配置成引線11的前端部11a從形成在預定位置的開口部21a朝上方露出。
鍍覆遮罩21例如為板狀，且以玻璃環氧樹脂等之樹脂所構成。再者，以金屬板20正面與鍍覆遮罩21背面之間不產生間隙的方式，在與金屬板20直接接觸的鍍覆遮罩21的背面側形成以矽橡膠等所構成的軟質層。
在該遮罩步驟中，還以金屬板20的背面側不產生間隙的方式，例如配置有以軟質橡膠所構成的薄片狀的按壓構件22。
在第一實施形態中，如第1圖(b)所示，虛設墊13係以不會形成間隙之方式被夾入鍍覆遮罩21和按壓構件22。藉此，在遮罩步驟中，以虛設墊13阻斷開口部21a和晶片墊10側面10a之間的方式，配置各個構件。
另外，鍍覆遮罩21可覆蓋虛設墊13的整體，或可覆蓋虛設墊13的一部分。假設在以鍍覆遮罩21覆蓋虛設墊13的一部分時，只要可充分阻斷開口部21a與側面10a之間的方式，配置鍍覆遮罩21即可。
接著，如第1圖(c)所示，在遮罩步驟之後，經由鍍覆遮罩21的開口部21a，來進行在引線11中的前 端部11a的正面形成鍍覆膜14的鍍覆步驟。鍍覆膜14例如以Ag或Ag合金等所構成，使接合線31與引線11的前端部11a之間的密接性提升。
另外，在鍍覆步驟中，使鍍覆膜14的成分在氣體環境中擴散，藉此除了在前端部11a的正面以外，亦在前端部11a的側面及虛設墊13的側面形成鍍覆膜14。另一方面，以阻斷開口部21a與晶片墊10側面之間的方式配置虛設墊13，來抑制鍍覆成分往晶片墊10側面的擴散，所以可抑制鍍覆膜14往側面10a的形成。
接著，如第1圖(d)所示，在鍍覆步驟之後，將鍍覆遮罩21及按壓構件22自金屬板20移除，進行自金屬板20裁斷虛設墊13的裁斷步驟。藉由該裁斷步驟，在晶片墊10之側面10a中之兩方端部10a2，係於支持虛設墊13的部分，形成一對屬於裁斷後痕跡的裁斷部10c。並且，在該裁斷步驟之後，經由洗淨步驟等，來完成第一實施形態的引線框架1。
接著，一面參照第2A圖及第2B圖，一面針對採用至此說明之引線框架1所構成的半導體裝置100的構成加以說明。第2A圖及第2B圖所示的半導體裝置100係Exposed Pad(外露焊墊式，以下稱為E-Pad)之QFP(Quad Flat Package，四面扁平封裝)式的半導體裝置。
另外，在第一實施形態中，雖然就用於E-Pad QFP式的半導體裝置100之製造的引線框架1加以顯示，惟本實施形態亦可適用在用於其他E-Pad式，例如用於E-Pad SOP(Small Outline Package)式之半導體裝置的製造的引線框架。
半導體裝置100係具有：引線框架1、半導體元件30、接合線31及密封樹脂32。如第2A圖所示，在該半導體裝置100中，複數根引線11或支撐桿12係在半導體裝置100的製造步驟中，以預定地位置裁斷而單片化，且以彼此不短路的方式進行處理。
此外，如第2B圖所示，在該半導體裝置100中，引線11的前端部11a係配置於較晶片墊10的正面上側，並且前端部11a的相反側的端部係與晶片墊10齊平或以配置成較晶片墊10還下側的方式折彎。
半導體元件30係在晶片墊10的正面，採用銲材等的接合材來接合。該半導體元件30的正面設置有未圖式的電極，且在該電極接合接合線31的一端。
此外，接合線31的另一端係接合在形成於引線11的前端部11a的鍍覆膜14。藉此，使半導體元件30的電極與該電極所對應的引線11之間電性連接。
接合線31，例如由Cu或Cu合金、Au、Au合金等所構成。因此，在引線11的前端部11a形成鍍覆膜14，藉此可使引線11與接合線31之間的密著性提升。
密封樹脂32係例如由環氧樹脂等所構成，且藉由成模製步驟等成型成預定的形狀。密封樹脂32係密 封半導體元件30及接合線31等。而且，在半導體裝置100中，使晶片墊10的背面從密封樹脂32露出，並且使引線11中之前端部11a的相反側的端部突出。
在此，第一實施形態的引線框架1中，在上述的製造步驟中所形成的虛設墊13，藉此可抑制在晶片墊10的側面10a形成鍍覆膜14。藉此，使晶片墊10的背面從密封樹脂32露出的E-Pad式的半導體裝置100中，可使側面10a與密封樹脂32之間的密著性提升。
因此，根據第一實施形態，可抑制在晶片墊10的側面10a產生密封樹脂32的剝離或裂縫。亦即，跟據第一實施形態，可使半導體裝置100的可靠性提升。
另外，在半導體裝置100中，在引線11的前端部11a形成鍍覆膜14，亦在該鍍覆膜14的周圍配置有密封樹脂32。然而，前端部11a的周圍全部覆蓋密封樹脂32，使鍍覆膜14與密封樹脂32的交界面不露出在外部。因此，大氣中的水分等不會自外部直接滲透至該交界面，所以可充分確保半導體裝置100的可靠性。
再者，在半導體裝置100中，藉由上述裁斷步驟，裁斷形成有鍍覆膜14的虛設墊13。藉此形成鍍覆膜14，且可從引線框架1除去與密封樹脂32之密著性較低的部位。因此，根據第一實施形態，藉由上述的裁斷步驟，可使密封樹脂32與引線框架1的密著性提升，所以可提升半導體裝置100的可靠性。
再者，在第一實施形態中，在中央部10a1 附近的晶片墊10的背面側形成有半蝕刻部10b。於是，藉由形成於該半蝕刻部10b的凹凸，可進一步提升晶片墊10與密封樹脂32的密著性，所以可進一步提升半導體裝置100的可靠性。
再者，在側面10a中的兩方的端部10a2形成有一對上述的裁斷部10c。因此，在第一實施形態中，虛設墊13係支持在側面10a中之兩方的端部10a2，且使用虛設墊13在側面10a的中央部10a1的周圍形成封閉空間(參照第1圖(a))。
如此，使用虛設墊13在中央部10a1的周圍形成有封閉空間，藉此在上述的鍍覆步驟時，可抑制鍍覆成分回流到中央部10a1。因此，根據第一實施形態，在側面10a中的兩方的端部10a2形成一對切斷部10c，藉此可進一步抑制在側面10a的中央部10a1形成鍍覆膜14。
接著，針對第一實施形態之各種變形例的引線框架1的製造步驟，一面參照第3A圖至第3D圖一面加以說明。另外，第3A圖至第3D圖所示的放大俯視圖係與在第1圖(a)之左側所示的放大俯視圖相對應的圖式。
在第3A圖所示的變形例1中，係在圖案形成步驟中，在金屬板20形成虛設墊13支持於支撐桿12的圖案。再者，在變形例1中，配置於側面10a之兩側的支撐桿12各自與虛設墊13連接。
藉此，在側面10a整體的周圍，可藉由虛設墊13形成封閉空間。因此，在上述的鍍覆步驟時，可抑制鍍覆成分回流到側面10a整體，所以可進一步抑制鍍覆膜14形成在側面10a整體。
在第3B圖所示之變形例2中，係在圖案形成步驟中，在金屬板20形成虛設墊13支持於引線11的前端部11a的圖案。藉此，使鄰接之引線11彼此的間隔維持預定的間隔，可對虛設墊13附加支持排列配置之引線11的功能。
再者，在變形例2中，將排列配置之引線11的排列方向中的虛設墊13的寬度形成為比引線11排列配置的寬度更寬闊。藉由以寬闊形狀的方式形成虛設墊13，藉此在上述的鍍覆步驟時，可抑制鍍覆成分回流至側面10a，所以進一步抑制鍍覆膜14形成在側面10a。
在第3C圖所示的變形例3中，係在圖案形成步驟中，在金屬板20形成虛設墊13支持在晶片墊10，並且亦支持在引線11的前端部11a的圖案。亦即，虛設墊13係與晶片墊10連接，並且亦與引線11的前端部11a連接。
藉此，可與第一實施形態同樣地，使用虛設墊13，在側面10a中之中央部10a1的周圍形成封閉空間。因此，在上述的鍍覆步驟時，可抑制鍍覆成分回流至中央部10a1，所以可進一步抑制鍍覆膜14形成於中央部10a1。
再者，可與變形例2同樣地，以使鄰接之引線11彼此間隔維持預定間隔的形態，對虛設墊13附加支持排列配置的引線11的功能。
在第3D圖所示的變形例4中，係在圖案形成步驟中，金屬板20形成虛設墊13支持在支撐桿12、並且亦支持在引線11的前端部11a的圖案。亦即，虛設墊13係與支撐桿12連接，並且亦與引線11的前端部11a連接。
藉此，可與變形例1同樣地，使用虛設墊13，於側面10a整體的周圍形成封閉空間。因此，在上述的鍍覆步驟時，可抑制鍍覆成分回流至側面10a整體，所以可進一步抑制鍍覆膜14形成於側面10a整體。
再者，可與變形例2同樣地，以使鄰接之引線11彼此間隔維持預定間隔的方式，對虛設墊13附加支持排列配置的引線11的功能。
另外，在任一個變形例中，在第3A圖至第3D圖所示之各個圖案形成步驟後(或者同時)，亦可進行在第一實施形態所示之半蝕刻步驟、遮罩步驟、鍍覆步驟、及裁斷步驟，藉此完成引線框架1。另外，在上述的變形例1及變形例4中，藉由該裁斷步驟，在配置於側面10a的兩側的支撐桿12當中支持虛設墊13的部分，形成屬於裁斷後痕跡的裁斷部。
接著，一面參照第4A圖及第4B圖，一面針對採用第二實施形態的引線框架1所構成的半導體裝置100A的構成加以說明。另外，第二實施形態的引線框架1的一部分與第一實施形態不同。處此之外其他部分與第一實施形態相同，故省略針對其他部分的詳細說明。
在第二實施形態的半導體裝置100A中，與第一實施形態不同，不藉由上述的裁斷步驟自金屬板20裁斷虛設墊13，且引線框架1包含虛設墊13。再者，虛設墊13係以不從密封樹脂32露出的方式，朝晶片墊10正面側折彎。換言之，虛設墊13係具有朝晶片墊10正面側折彎的彎曲部。
在此，如上述的方式，在引線框架1的製造步驟中的鍍覆步驟時，在虛設墊13的側面亦形成有鍍覆膜14。然而，將虛設墊13折彎使其不從密封樹脂32露出，藉此可利用密封樹脂32覆蓋虛設墊13的周圍全部，且可使鍍覆膜14與密封樹脂32的交界面不露出在外部。
因此，可抑制大氣中的水分等自外部直接滲透至該交界面，所以可充分確保半導體裝置100A的可靠性。
接著，針對第二實施形態該引線框架1的製造步驟加以說明。在第二實施形態中，與第一實施形態同樣地，進行圖案形成步驟(參照第1圖(a))、半蝕刻步驟(參照第1圖(a))、遮罩步驟(參照第1圖(b))及鍍覆步驟(參照第1圖(c))。因此，省略該步驟的詳細。
在第二實施形態中，在鍍覆步驟後，如第5圖所示，進行將虛設墊13予以朝晶片墊10的正面側折彎的折彎步驟。另外，在第5圖中，與第1圖同樣地，於左側顯示折彎步驟中之放大俯視圖，並且於右側顯示於該放大俯視圖以箭頭線段所示之部分的剖面圖。
根據第二實施形態，藉由該折彎步驟，從而可在半導體裝置100A中，使虛設墊13不從密封樹脂32露出。
再者，在該折彎步驟中，除了折彎虛設墊13的步驟之外，亦可同時進行折彎引線11的步驟。如此，藉由同時進行折彎虛設墊13的步驟及折彎引線11的步驟，藉此可使引線框架1的生產性提升。
以上，針對本發明的各實施形態加以說明了，但本發明並不限定於上述的各實施形態，在不脫離本發明的意旨可加以各種的變更。例如，在上述的各實施形態中，虛設墊13係形成為以兩個部位以上連接在晶片墊10或支撐桿12，惟虛設墊13亦可連接晶片墊10或支撐桿12、引線11當中一個部位。此外，亦可虛設墊13的一端係連接在晶片墊10的一方的端部10a2，而虛設墊13的另一端係連接在晶片墊10的另一方的端部10a2附近的支撐桿12。
然而，將虛設墊13予以形成為：在兩個部位連接於晶片墊10中的兩方的端部10a2或支撐桿12，或晶片墊10的一方的端部10a及支撐桿12，如上述的方式， 在側面10a的中央部10a1或側面10a整體的周圍，可藉由虛設墊13來形成封閉空間。因此，可抑制鍍覆膜14形成在側面10a的中央部10a1或側面10a全體。
此外，在本發明的各實施形態中，引線11係以面向晶片墊10的所有四個側面10a的方式配置，所以在晶片墊10的所有四個側面10a形成有虛設墊13。然而，例如用於SOP式的半導體裝置之製造的引線框架，在引線11係以僅面向晶片墊10的兩個側面10a的方式配置時，亦可僅在面對於引線11的兩個側面10a形成虛設墊13。
如以上的方式，實施形態的引線框架1的製造方法係包含：圖案形成步驟、遮罩步驟及鍍覆步驟。圖案形成步驟係在金屬板20形成包含晶片墊10、複數根引線11及虛設墊13的圖案；其中，該複數根引線11係設置於晶片墊10的周圍，該虛設墊13係設置成將晶片墊10中面對於複數根引線11的側面10a與複數根引線11之間阻斷。遮罩步驟係在圖案形成步驟之後，以鍍覆遮罩21來覆蓋金屬板20的正面，該鍍覆遮罩21係覆蓋晶片墊10的整體、及虛設墊13的至少一部分，並且形成有使複數根引線11中之晶片墊10側的前端部11a露出的開口部21a。鍍覆步驟係在遮罩步驟之後，經由鍍覆遮罩21的開口部21a在複數根引線11的前端部11a形成鍍覆膜14。藉此，可抑制在晶片墊10的側面10a產生密封樹脂32的剝離或裂縫。
再者，在實施形態的引線框架1的製造方 法中，虛設墊13係形成為支持在晶片墊10的側面10a的兩方的端部10a2。藉此，可抑制鍍覆成分回流至側面10a的中央部10a1，所以可進一步抑制鍍覆膜14形成在中央部10a1。
再者，實施形態的引線框架1的製造方法中，引線框架1還包含支持晶片墊10的支撐桿12，且虛設墊13係形成為支持在支撐桿12。藉此，可抑制鍍覆成分回流至側面10a全體，所以可進一步抑制鍍覆膜14形成在側面10a整體。
此外，在實施形態的引線框架1的製造方法中，虛設墊13係形成為支持在複數跟引線11的前端部11a。藉此，以使鄰接之引線11彼此間隔維持預定間隔的形態，對虛設墊13附加支持排列配置的引線11的功能。
再者，實施形態的引線框架1的製造方法，還包含在鍍覆步驟之後，裁斷虛設墊13的裁斷步驟。藉此，可提升半導體裝置100的可靠性。
再者，實施形態的引線框架1的製造方法，還包含在鍍覆步驟之後，將虛設墊13予以朝晶片墊10的正面側折彎的折彎步驟。藉此，在半導體裝置100A中，可使虛設墊13不自密封樹脂32露出。
再者，實施形態的引線框架1係在具有晶片墊10及設置於晶片墊10周圍的複數根引線11，且構成為晶片墊10的背面從密封樹脂32露出的半導體裝置100用的引線框架1中具有：半蝕刻部、鍍覆膜14、及裁斷部 10c；該半蝕刻部係形成於晶片墊10的側面10a附近的晶片墊10的背面側，鍍覆膜14係形成於複數根引線11的晶片墊10側的前端部11a，而該裁斷部10c係在晶片墊10的側面10a裁斷引線框架1的一部分而成者。藉此，可抑制在晶片墊10的側面10a產生密封樹脂32的剝離或裂縫。
再者，在實施形態的引線框架1中，半蝕刻部10b係形成在側面10a中的中央部10a1的附近，而裁斷部10c係形成一對於側面10a的兩方的端部10a2。藉此，可進一步抑制鍍覆膜14形成在側面10a的中央部10a1。
再者，實施形態的引線框架1係在具有晶片墊10、設置於晶片墊10周圍的複數根引線11以及支持晶片墊10的支撐桿12，且構成為晶片墊10的背面從密封樹脂32露出的半導體裝置100用的引線框架1中具有：半蝕刻部10b、鍍覆膜14以及裁斷部；該半蝕刻部10b係形成於晶片墊10中的側面10a的背面側，鍍覆膜14係形成於複數根引線11中的晶片墊10側的前端部11a，而裁斷部係對支撐桿12裁斷引線框架1的一部分。藉此，可進一步抑制鍍覆膜14形成於側面10a整體。
再者，實施形態的引線框架1係在具有晶片墊10及設置於晶片墊10之周圍的複數根引線11，且構成為晶片墊10的背面從密封樹脂32露出的半導體裝置100A用的引線框架1中，引線框架1係具備有：虛設墊13，係設置在晶片墊10中面對於複數根引線11的側面10a與複數根引線11之間；半蝕刻部，係形成在晶片墊10的 側面10a之附近的晶片墊10的背面側；鍍覆膜14係形成於複數根引線11中之晶片墊10側的前端部11a，且虛設墊13係具有朝晶片墊10的正面側折彎的彎曲部。藉此，可抑制在晶片墊10的側面10a產生密封樹脂32的剝離或裂縫。
進一步的效果及變形例，可由本發明所屬技術領域中具有通常知識者容易導出。故此，本發明的更廣泛態樣，並不限定為如上所示及記載之特定的細節及代表性實施形態。故此，不脫離根據檢附之申請專利範及其均等物所定義之概括的發明概念精神或範圍，能夠進行各種的變更。
Claims (10)
- 一種引線框架的製造方法，係包含：圖案形成步驟，係在金屬板形成包含晶片墊、複數根引線及虛設墊的圖案，該複數根引線係設置於前述晶片墊的周圍，該虛設墊係設置成將前述晶片墊中面對於前述複數根引線的側面與前述複數根引線之間阻斷；遮罩步驟，係在前述圖案形成步驟之後，以鍍覆遮罩覆蓋前述金屬板的正面，該鍍覆遮罩係覆蓋前述晶片墊的整體與前述虛設墊的至少一部分，並且形成有使前述複數根引線中之前述晶片墊側的前端部露出的開口部；以及鍍覆步驟，係在前述遮罩步驟之後，經由前述鍍覆遮罩的前述開口部於前述複數根引線的前述前端部形成鍍覆膜。
- 如申請專利範圍第1項所述的引線框架的製造方法，其中，前述虛設墊係形成為被支持在前述晶片墊的前述側面中的兩方的端部。
- 如申請專利範圍第1項所述的引線框架的製造方法，其中，前述引線框架還包含：支持前述晶片墊的支撐桿；前述虛設墊係形成為被支持在前述支撐桿。
- 如申請專利範圍第1至3項中任一項所述的引線框架的 製造方法，其中，前述虛設墊係形成為被支持在前述複數根引線的前述前端部。
- 如申請專利範圍第1至4項中任一項所述的引線框架的製造方法，還包含：在前述鍍覆步驟之後，裁斷前述虛設墊的裁斷步驟。
- 如申請專利範圍第1至3項中任一項所述的引線框架的製造方法，還包含：在前述鍍覆步驟之後，將前述虛設墊朝前述晶片墊的正面側折彎的折彎步驟。
- 一種引線框架，係半導體裝置用的引線框架，具有晶片墊及設置於前述晶片墊之周圍的複數根引線，且構成為前述晶片墊的背面從密封樹脂露出，該引線框架係具有：半蝕刻部，係形成於前述晶片墊的側面附近的前述晶片墊的背面側；鍍覆膜，係形成於前述複數根引線中的前述晶片墊側的前端部；以及裁斷部，係於前述晶片墊的前述側面裁斷引線框架的一部分而成者。
- 如申請專利範圍第7項所述的引線框架，其中，前述半蝕刻部係形成於前述側面中之中央部的附近， 前述裁斷部係於前述側面中的兩方的端部形成一對。
- 一種引線框架，係半導體裝置用的引線框架，具有晶片墊、設置於晶片墊之周圍的複數根引線以及支持晶片墊的支撐桿，且構成為晶片墊的背面從密封樹脂露出，該引線框架具有：半蝕刻部，係形成於前述晶片墊之側面的背面側；鍍覆膜，係形成於前述複數根引線中之前述晶片墊側的前端部；以及裁斷部，係於前述支撐桿裁斷引線框架的一部分而成者。
- 一種引線框架，係半導體裝置用的引線框架，具有晶片墊及設置於前述晶片墊之周圍的複數根引線，且構成為前述晶片墊的背面從密封樹脂露出，該引線框架具有：虛設墊，係設置在前述晶片墊中面對於前述複數根引線的側面與前述複數根引線之間；半蝕刻部，係形成在前述晶片墊之側面附近的前述晶片墊的背面側；以及鍍覆膜，係形成在前述複數根引線中之前述晶片墊側的前端部；前述虛設墊係具有朝前述晶片墊的正面側折彎的彎曲部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017005857A JP6788509B2 (ja) | 2017-01-17 | 2017-01-17 | リードフレームの製造方法およびリードフレーム |
| JP2017-005857 | 2017-01-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201841271A true TW201841271A (zh) | 2018-11-16 |
| TWI706482B TWI706482B (zh) | 2020-10-01 |
Family
ID=62984118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107101536A TWI706482B (zh) | 2017-01-17 | 2018-01-16 | 引線框架的製造方法及引線框架 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6788509B2 (zh) |
| CN (1) | CN108364873B (zh) |
| TW (1) | TWI706482B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2539548B2 (ja) * | 1991-02-27 | 1996-10-02 | 株式会社三井ハイテック | 半導体装置用リ―ドフレ―ムの製造方法 |
| JP3458057B2 (ja) * | 1998-03-12 | 2003-10-20 | 松下電器産業株式会社 | 樹脂封止型半導体装置 |
| JP2001044351A (ja) * | 1999-07-29 | 2001-02-16 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US8742555B2 (en) * | 2011-08-30 | 2014-06-03 | Jian Wen | Lead frame having a flag with in-plane and out-of-plane mold locking features |
| KR101833312B1 (ko) * | 2013-05-06 | 2018-03-02 | 해성디에스 주식회사 | 리드 프레임 제조 방법 |
| JP6129645B2 (ja) * | 2013-05-29 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6325975B2 (ja) * | 2014-12-19 | 2018-05-16 | 新光電気工業株式会社 | リードフレーム、半導体装置 |
-
2017
- 2017-01-17 JP JP2017005857A patent/JP6788509B2/ja active Active
-
2018
- 2018-01-16 TW TW107101536A patent/TWI706482B/zh active
- 2018-01-17 CN CN201810045059.0A patent/CN108364873B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP6788509B2 (ja) | 2020-11-25 |
| CN108364873B (zh) | 2023-07-07 |
| CN108364873A (zh) | 2018-08-03 |
| TWI706482B (zh) | 2020-10-01 |
| JP2018117009A (ja) | 2018-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5122835B2 (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| TW201725675A (zh) | 引線架及其製造方法、半導體裝置 | |
| JP2003124421A (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| US10201917B2 (en) | Lead frame | |
| JP6357415B2 (ja) | 半導体装置の製造方法 | |
| TWI745539B (zh) | 導線架 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| JP4243270B2 (ja) | 半導体装置の製造方法 | |
| JP2008113021A (ja) | 半導体装置の製造方法 | |
| TWI706482B (zh) | 引線框架的製造方法及引線框架 | |
| JP7068640B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP7249533B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
| JP2009152324A (ja) | 半導体装置の製造方法 | |
| JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
| TW201801261A (zh) | 導線架、及半導體封裝之製造方法 | |
| JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP4747188B2 (ja) | 半導体装置の製造方法 | |
| JP2008235557A (ja) | リードフレームおよび半導体装置 | |
| JP2008258289A (ja) | 半導体チップ支持体およびそれを用いた半導体装置の製造方法 |