KR101833312B1 - 리드 프레임 제조 방법 - Google Patents

리드 프레임 제조 방법 Download PDF

Info

Publication number
KR101833312B1
KR101833312B1 KR1020130050810A KR20130050810A KR101833312B1 KR 101833312 B1 KR101833312 B1 KR 101833312B1 KR 1020130050810 A KR1020130050810 A KR 1020130050810A KR 20130050810 A KR20130050810 A KR 20130050810A KR 101833312 B1 KR101833312 B1 KR 101833312B1
Authority
KR
South Korea
Prior art keywords
lead frame
raw material
lead
strip
leads
Prior art date
Application number
KR1020130050810A
Other languages
English (en)
Other versions
KR20140131777A (ko
Inventor
김정일
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020130050810A priority Critical patent/KR101833312B1/ko
Priority to US14/182,783 priority patent/US9299588B2/en
Priority to TW103115462A priority patent/TWI595619B/zh
Publication of KR20140131777A publication Critical patent/KR20140131777A/ko
Application granted granted Critical
Publication of KR101833312B1 publication Critical patent/KR101833312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 일 측면에 따르면, 리드 프레임 원소재를 준비하는 원소재 준비 단계와, 상기 리드 프레임 원소재가, 다이 패드와, 상기 다이 패드를 지지하는 다이 패드 지지부와, 상기 다이 패드 지지부를 지지하는 레일부와, 상기 레일부에 일단이 연결된 복수개의 리드들과, 양단이 상기 다이 패드 지지부에 고정되고 상기 리드들의 타단을 연결하는 리드 지지부를 가지도록, 에칭 공정으로 상기 리드 프레임 원소재에 개구부를 형성하는 리드 프레임 개구부 형성 단계와, 상기 개구부가 형성된 리드 프레임 원소재에 도금을 수행하여 도금층을 형성하는 도금층 형성 단계와, 상기 리드 지지부를 제거하는 리드 지지부 제거 단계를 포함하는 리드 프레임 제조 방법을 제공한다.

Description

리드 프레임 제조 방법{Method for manufacturing lead frame}
본 발명은 리드 프레임의 제조 방법에 관한 것이다.
리드프레임(lead frame)은 반도체 칩(chip)과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead) 역할과 반도체 칩을 지지해 주는 지지체(frame) 역할을 한다. 이러한 리드 프레임은 반도체 칩의 고밀도화, 고집적화 및 기판 실장 방법 등에 따라 다양한 형상으로 제작될 수 있다.
통상적으로 리드프레임은 다이 패드와 복수개의 리드들을 구비하며, 상기 다이 패드와 리드 사이, 각각의 리드들 사이에는 개구부가 형성된다.
상기 개구부는 이를 사이에 두고 형성된 리드와 패드 사이, 리드와 리드 사이가 전기적으로 연결되는 것을 방지하는 기능을 하며, 특히 리드와 패드 사이의 개구부는 이를 통하여 반도체 칩이 와이어 본딩에 의해 내부 리드에 연결될 수 있도록 한다.
통상적으로 리드프레임의 개구부를 형성시키는 방법은 스탬핑(stamping)에 의한 방법과 에칭(etching)에 의한 방법으로 크게 분류된다. 스탬핑 방식은 순차 이송형 프레스 금형 장치에 의해 자재를 순차적으로 이송시키면서 타발함으로써 소정 형상의 제품을 제작하는 프레스 가공 방식으로서, 주로 리드의 수가 많지 않은 리드프레임의 대량생산에 많이 이용된다.
공개특허공보 2002-062518호에는 리드프레임의 개구부가 에칭 방법에 의하여 형성되는 기술이 개시되어 있다.
본 발명의 일 측면에 따르면, 리드 프레임을 제조하는 방법을 제공하는 것을 주된 과제로 한다.
본 발명의 일 측면에 따르면, 리드 프레임 원소재를 준비하는 원소재 준비 단계;와, 상기 리드 프레임 원소재가, 다이 패드와, 상기 다이 패드를 지지하는 다이 패드 지지부와, 상기 다이 패드 지지부를 지지하는 레일부와, 상기 레일부에 일단이 연결된 복수개의 리드들과, 양단이 상기 다이 패드 지지부에 고정되고 상기 리드들의 타단을 연결하는 리드 지지부를 가지도록, 에칭 공정으로 상기 리드 프레임 원소재에 개구부를 형성하는 리드 프레임 개구부 형성 단계;와, 상기 개구부가 형성된 리드 프레임 원소재에 도금을 수행하여 도금층을 형성하는 도금층 형성 단계;와, 상기 리드 지지부를 제거하는 리드 지지부 제거 단계;를 포함하는 리드 프레임 제조 방법을 제공한다.
여기서, 상기 리드 지지부에는 하프 에칭부가 형성될 수 있다.
여기서, 상기 리드 지지부 제거 단계는, 프레스 가공에 의해 이루어질 수 있다.
여기서, 상기 리드 지지부 제거 단계 후에, 상기 리드 프레임 원소재를 스트립 별로 커팅하는 단계를 수행할 수 있다.
여기서, 상기 리드 지지부 제거 단계는, 상기 리드 프레임 원소재를 스트립 별로 커팅하는 단계와 동시에 수행될 수 있다.
여기서, 상기 리드 프레임 원소재는 롤-투-롤 공정에 의해 이송될 수 있다.
여기서, 상기 리드 프레임 원소재는 시트-투-시트 공정에 의해 이송될 수 있다.
여기서, 상기 리드 프레임 원소재는 스트립-투-스트립 공정에 의해 이송될 수 있다.
여기서, 상기 리드 프레임은 QFN(quad-flat no-leads) 패키지에 적용될 수 있다.
본 발명의 일 측면에 따르면 고품질의 리드 프레임을 제조할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 관한 리드 프레임 제조 장치를 이용하여 리드 프레임을 제조하는 공정을 도시한 개략적인 도면이다.
도 2는 도 1의 Ⅰ의 지점에서의 리드 프레임 원소재의 모습을 도시한 개략적인 평면도이다.
도 3은 도 1의 Ⅱ의 지점에서의 리드 프레임 원소재의 부분 중 한 개의 유니트의 모습을 도시한 개략적인 평면도이다.
도 4a는 도 1의 Ⅲ의 지점에서의 리드 프레임 원소재의 부분 중 한 개의 유니트의 모습을 도시한 개략적인 평면도이고, 도 4b는 도 4a에 도시된 유니트의 선 Ⅹ-Ⅹ'을 잘라 도시한 개략적인 단면도이다.
도 5는 도 1의 Ⅳ의 지점에서의 리드 프레임 원소재의 부분 중 한 개의 유니트의 모습을 도시한 개략적인 평면도이다.
도 6은 도 1의 Ⅴ의 지점에서의 스트립 형상의 리드 프레임을 도시한 개략적인 평면도이다.
도 7은 본 발명의 일 실시예에 관한 리드 프레임이 적용되는 QFN 패키지의 일부 절개 사시도이다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 사용함으로써 중복 설명을 생략한다.
도 1은 본 발명의 일 실시예에 관한 리드 프레임 제조 장치를 이용하여 리드 프레임을 제조하는 공정을 도시한 개략적인 도면이다. 도 2는 도 1의 Ⅰ의 지점에서의 리드 프레임 원소재의 모습을 도시한 개략적인 평면도이고, 도 3은 도 1의 Ⅱ의 지점에서의 리드 프레임 원소재의 부분 중 한 개의 유니트의 모습을 도시한 개략적인 평면도이다. 또한, 도 4a는 도 1의 Ⅲ의 지점에서의 리드 프레임 원소재의 부분 중 한 개의 유니트의 모습을 도시한 개략적인 평면도이고, 도 4b는 도 4a에 도시된 유니트의 선 Ⅹ-Ⅹ'을 잘라 도시한 개략적인 단면도이다. 또한, 도 5는 도 1의 Ⅳ의 지점에서의 리드 프레임 원소재의 부분 중 한 개의 유니트의 모습을 도시한 개략적인 평면도이고, 도 6은 도 1의 Ⅴ의 지점에서의 스트립 형상의 리드 프레임을 도시한 개략적인 평면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 관한 리드 프레임 제조 장치(100)는 롤-투-롤 공정에 의해 리드 프레임 원소재(200')을 이송하면서 스트립 형상의 리드 프레임(200)(도 6 참조)을 형성하는 장치이다.
리드 프레임 제조 장치(100)는, 원소재 공급롤(110), 개구부 형성부(120), 도금층 형성부(130), 프레스 가공부(140), 스트립 커팅부(150), 다수의 이송 롤러(R)를 포함한다.
본 실시예에 따른 리드 프레임 제조 장치(100)에서 제조되는 리드 프레임(200)은 듀얼 로우 리드 프레임(dual-row lead frame)을 구현하는 복수개의 유니트(200u)를 가지고 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 리드 프레임은 싱글 로우 리드 프레임(single-row lead frame), 멀티 로우 리드 프레임(multi-row lead frame)을 구현하는 유니트도 가질 수 있다.
본 실시예에 따른 리드 프레임 제조 장치(100)는 롤-투-롤 공정에 의해 리드 프레임 원소재(200')을 이송하면서 일련의 공정을 통해 스트립 형상의 리드 프레임(200)을 형성하는 장치이지만, 본 발명에 따르면 이에 한정하지 않는다. 즉, 본 발명에 따른 리드 프레임 제조 장치는, 리드 프레임 원소재(200')가 패널(panel)의 형상을 가지는 경우에 컨베이어 이송 방법 등을 이용하여 리드 프레임 원소재(200')를 이송시키면서 일련의 공정을 통해 리드 프레임을 형성할 수도 있다. 예를 들면, 복수개의 스트립이 하나의 시트를 이루고, 그러한 시트들이 이송되면서 리드 프레임을 형성하는 시트-투-시트(sheet-to-sheet) 공정이나, 처음부터 스트립 단위로 나뉘어 개별 스트립들이 이송되면서 리드 프레임을 형성하는 스트립-투-스트립(strip-to-strip) 공정도 가능하다.
한편, 도 1에 도시된 리드 프레임 제조 장치(100)의 원소재 공급롤(110)은, 리드 프레임 원소재(200')를 공급한다. 원소재 공급롤(110)은 원통형의 형상으로 형성되어 있으며, 원소재 공급롤(110)에는 개구부(C)가 형성되지 않은 리드 프레임 원소재(200')가 소정의 횟수로 감겨져 있다.
원소재 공급롤(110)로부터 풀려 나온 리드 프레임 원소재(200')는 연성(flexible)의 특성을 가진다.
원소재 공급롤(110)로부터 풀려 나온 리드 프레임 원소재(200')는, 리드 프레임 제조에 일반적으로 사용되는 금속 소재가 사용될 수 있는데, 예를 들면, 철, 니켈, 얼로이42(alloy42), 구리, 구리 합금 등의 소재가 사용될 수 있다.
한편, 개구부 형성부(120)는, 리드 프레임 원소재(200')의 각 유니트(200u')가 다이 패드(210), 다이 패드(210)를 지지하는 다이 패드 지지부(220), 다이 패드 지지부(220)를 지지하는 레일부(230), 레일부(230)에 일단이 연결된 복수개의 리드들(240), 양단이 다이 패드 지지부(220)에 고정되고 리드들(240)의 타단을 연결하는 리드 지지부(250)를 가지도록, 에칭 공정으로 리드 프레임 원소재(200')에 개구부(C)를 형성하는 장치이다.
이를 위해, 개구부 형성부(120)는, 리드 프레임 원소재(200')에 감광성 물질을 도포하는 장치(121)와, 노광 및 현상 공정을 포함한 포토 리소그래피 공정으로 에칭 레지스트 패턴을 형성하는 장치(122)와, 상기 형성된 에칭 레지스트 패턴을 이용한 에칭 공정으로 개구부(C)를 형성하는 장치(123)를 포함하는데, 각 장치들(121)(122)(123)은 공지의 장치가 사용될 수 있으므로, 여기서 자세한 설명은 생략한다.
리드 프레임 원소재(200')가 개구부 형성부(120)를 거치게 되면, 도 3에 도시된 바와 같이, 리드 프레임 원소재(200')의 각 유니트(200u')는 다이 패드(210), 다이 패드 지지부(220), 레일부(230), 리드들(240), 리드 지지부(250), 개구부(C)를 구비하게 된다.
본 실시예에 따른 개구부 형성부(120)는 리드 프레임 원소재(200')에 개구부(C)를 형성함으로써, 리드 프레임 원소재(200')의 각 유니트(200u')는 다이 패드(210), 다이 패드 지지부(220), 레일부(230), 리드들(240), 리드 지지부(250)를 구비하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 개구부 형성부(120)는 개구부(C)를 형성하는 기능뿐만 아니라, 필요한 경우에 리드 프레임 원소재(200')의 일부에 하프 에칭(half-etching)을 수행하여 하프 에칭부를 형성하는 공정도 함께 수행할 수 있다. 특히, 리드 지지부(250)에 하프 에칭을 수행하여 하프 에칭부를 형성하게 되면, 리드 지지부(250)와 다이 패드 지지부(220)의 연결 부분과, 리드 지지부(250)와 리드들(240)과의 연결 부분의 형성이 용이하게 되므로, 제조 공정에 리드 지지부(250)의 하프 에칭 공정을 포함시키는 것이 바람직하다.
한편, 도금층 형성부(130)는, 이송된 리드 프레임 원소재(200')를 은(Ag) 성분을 포함한 도금액(PL)에 담근 채 전해 도금을 수행함으로써, 도금층(260)(도 4b 참조)을 형성한다.
도금층 형성부(130)는 도금액 수용부(131)를 포함하는데, 도금액 수용부(131)는 용기의 형상을 가지고 있고, 도금액(PL)을 수용하고 있다.
본 실시예에 따르면, 도금층 형성부(130)에 의해 리드 프레임 원소재(200')의 전체 표면에 도금층(260)이 형성되는데, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 도금층 형성부는 리드 프레임 원소재(200')의 일부 표면에만 도금층(260)을 형성할 수도 있다.
본 실시예에 따르면, 도금층 형성부(130)는 전해 도금을 수행하는 장치이지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 도금층 형성부는 무전해 도금을 수행하는 장치로 구성될 수 있다.
본 실시예에 따른 도금층 형성부(130)는 은(Ag) 성분을 포함한 도금액을 수용하고 있어, 은 도금만을 수행하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 도금층 형성부는 은(Ag) 이외의 소재를 이용하여 도금층을 형성할 수 있다. 예를 들어, 도금 소재로 팔라듐(Pd), 니켈(Ni), 금(Au) 등 리드 프레임 구조에 사용되는 다양한 소재가 적용될 수 있다. 또한, 본 발명에 따른 도금층 형성부는 각각 다른 소재가 복수개의 층을 이루도록 도금층을 형성하도록 구성될 수 있다. 그 경우, 도금층 형성부(130)는 다양한 도금액을 수용하는 복수개의 도금액 수용부들을 포함하고, 리드 프레임 원소재(200')는 복수개의 도금액 수용부들을 순차적으로 통과하면서 도금이 수행될 수 있다. 예를 들어 도금층은 3개의 층으로 구성될 수 있고, 3개의 층의 예로 제1층은 니켈(Ni), 제2층은 팔라듐(Pd), 제3층은 금(Au)으로 구성될 수 있다.
한편, 프레스 가공부(140)는 프레스 가공에 의해 리드 프레임 원소재(200')의 각 유니트(200u')의 리드 지지부(250)를 제거하는 장치이다.
프레스 가공부(140)는 상하로 이동하는 펀치(141)와 펀치(141) 하부에 배치되는 다이(142)를 포함한다.
프레스 가공부(140)는, 리드 프레임 원소재(200')가 다이(142)에 놓여지면, 펀치(141)가 하강하여 프레스 전단 가공으로 리드 지지부(250)를 제거하게 된다. 이를 위해 펀치(141) 및 다이(142)의 형상은 리드 지지부(250)를 제거할 수 있는 형상으로 설계된다.
본 실시예에 따른 프레스 가공부(140)는 리드 지지부(250)만을 제거하도록 설계되어 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 프레스 가공부는 리드 프레임 원소재(200')를 스트립 별로 커팅하는 공정도 함께 수행하도록 설계될 수도 있다.
스트립 커팅부(150)는 프레스 가공 또는 소잉 가공으로 리드 프레임 원소재(200')를 스트립 별로 커팅시켜, 스트립 형상의 리드 프레임(200)들을 형성하는 장치이다. 스트립 커팅부(150)에 의해 형성된 리드 프레임(200)은, 도 6에 도시된 바와 같이, 복수개의 유니트(200u)를 가지고 있는데, 각 유니트(200u)는 단일의 반도체 칩 패키지에 각각 적용된다.
본 실시예에 따른 리드 프레임 제조 장치(100)는 스트립 커팅부(150)를 포함하고 있지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 리드 프레임 제조 장치는 스트립 커팅부를 포함하지 않도록 구성될 수 있다. 예를 들면, 전술한 바와 같이, 프레스 가공부(140)가 리드 프레임 원소재(200')를 스트립 별로 커팅하는 공정도 함께 수행하도록 설계되는 경우, 리드 프레임 제조 장치(100)는 별개의 스트립 커팅부(150)를 구비하지 않을 수 있다.
이하에서는, 도 1 내지 도 7을 참조하여, 상기 설명한 리드 프레임 제조 장치(100)를 이용한 리드 프레임의 제조 공정을 설명한다.
먼저, 제조자는 리드 프레임 원소재(200')가 감겨져 있는 원소재 공급롤(110)을 준비하고, 도 1에 도시된 것과 같이, 원소재 공급롤(110)을 리드 프레임 제조 장치(100)에 세팅시킨다(S1 단계).
도 2에는 원소재 공급롤(110)과 개구부 형성부(120) 사이의 일 지점 Ⅰ에서의 리드 프레임 원소재(200')의 모습이 도시되어 있다.
그 다음, 원소재 공급롤(110)의 회전과 함께 풀려진 리드 프레임 원소재(200')는 개구부 형성부(120)로 이송된다.
개구부 형성부(120)에서는, 이송된 리드 프레임 원소재(200')의 각 유니트(200u')가, 다이 패드(210), 다이 패드(210)를 지지하는 다이 패드 지지부(220), 다이 패드 지지부(220)를 지지하는 레일부(230), 레일부(230)에 일단이 연결된 복수개의 리드들(240), 양단이 다이 패드 지지부(220)에 고정되고 리드들(240)의 타단을 연결하는 리드 지지부(250)를 가지도록, 에칭 공정으로 리드 프레임 원소재(200')에 개구부(C)를 형성한다(S2 단계).
즉, 개구부 형성부(120)로 이송된 리드 프레임 원소재(200')는, 리드 프레임 원소재(200')에 감광성 물질을 도포하는 장치(121)와, 노광 및 현상 공정을 포함한 포토 리소그래피 공정으로 에칭 레지스트 패턴(예를 들어, 상기 에칭 레지스트 패턴은 DFR(Dry Film PhotoResist)를 이용하여 형성)을 형성하는 장치(122)와, 상기 형성된 에칭 레지스트 패턴을 이용하여 리드 프레임 원소재(200')를 식각하는 에칭 공정이 수행되는 장치(123)를 순차적으로 통과하면서, 리드 프레임 원소재(200')의 각 유니트(200u')에는 개구부(C)가 형성된다. 도 3에는, 개구부 형성부(120)를 통과한 일 지점 Ⅱ에서의 리드 프레임 원소재(200')의 유니트(200u')의 모습이 도시되어 있는데, 일 지점 Ⅱ에서의 리드 프레임 원소재(200')의 유니트(200u')는, 다이 패드(210), 다이 패드 지지부(220), 레일부(230), 복수개의 리드들(240), 리드 지지부(250), 개구부(C)를 구비하고 있다.
그 다음으로, 개구부 형성부(120)의 개구부(C) 형성 공정을 거친 리드 프레임 원소재(200')는, 도금층 형성부(130)로 이송된다. 도금층 형성부(130)는 이송된 리드 프레임 원소재(200')의 표면에 전해 도금으로 도금층(260)을 형성한다(S3 단계).
도 4a는, 도금층 형성부(130)와 프레스 가공부(140) 사이의 일 지점 Ⅲ에서의 리드 프레임 원소재(200')의 부분 중 한 개의 유니트(200u')의 모습이 도시되어 있고, 도 4b는 도 4a에 도시된 유니트(200u')의 선 Ⅹ-Ⅹ'을 잘라 도시한 개략적인 단면도이다. 도 4a에서는 리드 프레임 원소재(200')의 전면의 도금층(260)을 점을 이용한 무늬로 표현하였고, 도 4b에서는 일 지점 Ⅲ에서의 리드 프레임 원소재(200')의 양쪽 표면에 형성된 도금층(260)이 단면도로 도시되어 있다.
그 다음으로, 도금층 형성부(130)에서 도금층(260)의 형성 공정을 거친 리드 프레임 원소재(200')는, 프레스 가공부(140)로 이송된다. 프레스 가공부(140)에서는 프레스 가공(스탬핑 공정)으로 리드 지지부(250)의 제거 단계가 진행된다(S4 단계). 즉, 도 1에 도시된 바와 같이, 프레스 가공부(140)의 펀치(141)가 하방으로 이동하면서 다이(142)에 놓여진 리드 프레임 원소재(200')를 타격하여, 리드 지지부(250)를 제거한다.
도 5에는, 프레스 가공부(140)를 거친 일 지점 Ⅳ에서의 리드 프레임 원소재(200')의 유니트(200u)의 모습이 도시되어 있다. 일 지점 Ⅳ에서는 리드 프레임 원소재(200')의 유니트(200u)의 리드 지지부(250)가 제거된 모습이 도시되어 있다.
그 다음, 프레스 가공부(140)에서 리드 지지부(250)가 제거된 리드 프레임 원소재(200')는 스트립 커팅부(150)에서 스트립 별로 커팅되고(S5 단계), 그렇게 되면, 도 6에 도시된 바와 같이 스트립 형상의 리드 프레임(200)으로 분리되게 된다. 도 6은 도 1의 Ⅴ의 지점에서의 리드 프레임(200)을 도시한 개략적인 평면도이다.
스트립 커팅부(150)는 프레스 가공 또는 소잉 가공으로 리드 프레임 원소재(200')를 스트립 별로 커팅시켜, 스트립 형상의 리드 프레임(200)들을 형성하게 되는데, 리드 프레임(200)을 구성하는 복수개의 유니트(200u)의 각각은 차후 반도체 패키지 각각의 내부에 들어가 배치되게 된다.
본 실시예에서는 프레스 가공부(140)를 거친 리드 프레임 원소재(200')는, 스트립 커팅부(150)에서 스트립 별로 커팅되어 스트립 형상의 리드 프레임(200)의 형태를 가지게 되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 프레스 가공부(140)에서 리드 지지부(250)를 제거하는 공정뿐만 아니라, 아예 스트립 별로 커팅하는 공정도 리드 지지부(250)를 제거하는 공정과 동시에 수행될 수도 있다. 또한, 본 발명에 따르면, 프레스 가공부(140)를 거친 리드 프레임 원소재(200')는, 스트립 별로 커팅하는 커팅 공정을 경유하지 않고, 회수롤에 의해 감겨 회수될 수 있다.
한편, 반도체 패키지 제조사에서는 해당 스트립 형상의 리드 프레임(200)을 공급받아, 패키징 공정을 수행하고 개별 패키지 별로 커팅하는데, 그렇게 되면 각 반도체 패키지에는 리드 프레임(200)의 각 유니트(200u)가 배치되게 된다. 도 7에는 최종적으로 완성된 반도체 패키지(300)가 도시되어 있다.
즉, 도 7에 도시된 반도체 패키지(300)는 QFN(quad-flat no-leads) 패키지로서, 내부에는 듀얼 로우(dual-row) 형식의 리드 프레임(200)의 유니트(200u)가 배치되어 있다.
즉, 반도체 패키지(300)는, 다이 패드(210)에 배치된 반도체 칩(310)과, 반도체 칩(310)의 패드(311)와 리드들(240)을 연결하는 도전성 와이어(320)와, 반도체 칩(310), 도전성 와이어(320), 리드 프레임(200)을 몰딩하는 몰드 수지(330)를 포함하여 구성된다.
여기서, 도전성 와이어(320)는 그 소재가 금(Au)으로 이루어지나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 도전성 와이어는 전기 전도성이 뛰어난 소재로 이루어지면 되고, 그 소재 선정에 있어 특별한 제한이 없다.
또한, 몰드 수지(330)는 에폭시 소재를 포함하여 이루어진다. 본 실시예에 따르면, 몰드 수지(330)로서 에폭시 소재를 포함하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 몰드 수지의 소재는 특별한 제한이 없다. 즉, 본 발명에 따른 몰드 수지의 소재는, 비전도성의 성질을 가지고, 반도체 칩 등을 보호할 수 있으면, 에폭시 외의 소재로도 이루어질 수 있다.
이상과 같이 설명한 본 발명의 실시예에 따른 리드 프레임 제조 방법에서는, 리드 프레임 개구부 형성 단계에서, 양단이 다이 패드 지지부(220)에 고정되고 리드들(240)의 타단을 연결하는 리드 지지부(250)를 형성함으로써, 리드들(240)을 확실히 고정한 상태에서 도금층(260)을 형성하는 도금 공정을 수행하고, 도금 공정 후에 리드 지지부(250)를 제거하게 된다. 그렇게 되면, 리드 지지부(250)의 존재로 인하여 도금 공정 시에 리드들(240) 사이의 간격이 쉽게 변화되지 않아, 리드들(240)이 촘촘하게 배치되어도 단락 등을 방지할 수 있게 된다. 따라서, 고품질의 리드 프레임(200)을 구현할 수 있으며, 특히, 리드들(240)이 고밀도로 빽빽이 배치되는 다열 리드 프레임의 제조 시에 유리하다.
본 발명의 일 측면들은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
본 발명은 리드 프레임을 제조하는 산업이나, 리드 프레임을 이용하여 반도체 패키지를 제조하는 산업 등에 이용할 수 있다.
100: 리드 프레임 제조 장치 110: 원소재 공급롤
120: 개구부 형성부 130: 도금층 형성부
140: 프레스 가공부 150: 스트립 커팅부
200': 리드 프레임 원소재 200: 리드 프레임
300: 반도체 패키지

Claims (9)

  1. 리드 프레임 원소재를 준비하는 원소재 준비 단계;
    상기 리드 프레임 원소재가, 다이 패드와, 상기 다이 패드를 지지하는 다이 패드 지지부와, 상기 다이 패드 지지부를 지지하는 레일부와, 상기 레일부에 일단이 연결된 복수개의 리드들과, 양단이 상기 다이 패드 지지부에 고정되고 상기 리드들의 타단을 연결하는 리드 지지부를 가지도록, 에칭 공정으로 상기 리드 프레임 원소재에 개구부를 형성하는 리드 프레임 개구부 형성 단계;
    상기 개구부가 형성되고 상기 리드 지지부를 가지는 리드 프레임 원소재에 도금을 수행하여 도금층을 형성하는 도금층 형성 단계; 및
    상기 도금된 리드 지지부를 제거하는 리드 지지부 제거 단계;를 포함하는 리드 프레임 제조 방법.
  2. 제1항에 있어서,
    상기 리드 지지부에는 하프 에칭부가 형성되는 리드 프레임 제조 방법.
  3. 제1항에 있어서,
    상기 리드 지지부 제거 단계는, 프레스 가공에 의해 이루어지는 리드 프레임 제조 방법.
  4. 제1항에 있어서,
    상기 리드 지지부 제거 단계 후에, 상기 리드 프레임 원소재를 스트립 별로 커팅하는 단계를 수행하는 리드 프레임 제조 방법.
  5. 제1항에 있어서,
    상기 리드 지지부 제거 단계는, 상기 리드 프레임 원소재를 스트립 별로 커팅하는 단계와 동시에 수행되는 리드 프레임 제조 방법.
  6. 제1항에 있어서,
    상기 리드 프레임 원소재는 롤-투-롤 공정에 의해 이송되는 리드 프레임 제조 방법.
  7. 제1항에 있어서,
    상기 리드 프레임 원소재는 시트-투-시트 공정에 의해 이송되는 리드 프레임 제조 방법.
  8. 제1항에 있어서,
    상기 리드 프레임 원소재는 스트립-투-스트립 공정에 의해 이송되는 리드 프레임 제조 방법.
  9. 제1항에 있어서,
    상기 리드 프레임은 QFN(quad-flat no-leads) 패키지에 적용되는 리드 프레임 제조 방법.
KR1020130050810A 2013-05-06 2013-05-06 리드 프레임 제조 방법 KR101833312B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130050810A KR101833312B1 (ko) 2013-05-06 2013-05-06 리드 프레임 제조 방법
US14/182,783 US9299588B2 (en) 2013-05-06 2014-02-18 Method of manufacturing lead frame
TW103115462A TWI595619B (zh) 2013-05-06 2014-04-30 導線架之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130050810A KR101833312B1 (ko) 2013-05-06 2013-05-06 리드 프레임 제조 방법

Publications (2)

Publication Number Publication Date
KR20140131777A KR20140131777A (ko) 2014-11-14
KR101833312B1 true KR101833312B1 (ko) 2018-03-02

Family

ID=51841621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130050810A KR101833312B1 (ko) 2013-05-06 2013-05-06 리드 프레임 제조 방법

Country Status (3)

Country Link
US (1) US9299588B2 (ko)
KR (1) KR101833312B1 (ko)
TW (1) TWI595619B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324643B1 (en) * 2014-12-11 2016-04-26 Stmicroelectronics, Inc. Integrated circuit device having exposed contact pads and leads supporting the integrated circuit die and method of forming the device
JP6788509B2 (ja) * 2017-01-17 2020-11-25 株式会社三井ハイテック リードフレームの製造方法およびリードフレーム
JP6327732B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6938326B2 (ja) * 2017-10-17 2021-09-22 大口マテリアル株式会社 リードフレーム及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
JP2012124379A (ja) * 2010-12-09 2012-06-28 Canon Inc パッケージの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307043A (ja) 1996-05-10 1997-11-28 Dainippon Printing Co Ltd リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JPH1056118A (ja) 1996-08-09 1998-02-24 Dainippon Printing Co Ltd リードフレームの製造方法およびそのリードフレーム
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
TW518734B (en) * 2001-10-25 2003-01-21 Siliconware Precision Industries Co Ltd Leadframe for preventing delamination of QFN semiconductor package
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
KR20090076618A (ko) 2008-01-09 2009-07-13 삼성테크윈 주식회사 하이 핀 구조의 반도체 패키지 장치 및 그 제조 방법
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
KR20110021407A (ko) 2009-08-26 2011-03-04 삼성테크윈 주식회사 반도체 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
JP2012124379A (ja) * 2010-12-09 2012-06-28 Canon Inc パッケージの製造方法

Also Published As

Publication number Publication date
US20140329360A1 (en) 2014-11-06
US9299588B2 (en) 2016-03-29
TWI595619B (zh) 2017-08-11
KR20140131777A (ko) 2014-11-14
TW201444043A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
US7368807B2 (en) Low cost method to produce high volume lead frames
US8063470B1 (en) Method and apparatus for no lead semiconductor package
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
US20030045032A1 (en) Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device
US8341828B2 (en) Thin foil semiconductor package
US20120126383A1 (en) Method for semiconductor leadframes in low volume and rapid turnaround
KR101833312B1 (ko) 리드 프레임 제조 방법
EP1406300B1 (en) Method of manufacturing a lead frame
TW200418149A (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US9202712B2 (en) Lead frame and a method of manufacturing thereof
US9287238B2 (en) Leadless semiconductor package with optical inspection feature
JP2011142337A (ja) 半導体装置の製造方法
CN101661918B (zh) 四方扁平无引脚封装
JP4418764B2 (ja) 樹脂封止型半導体パッケージの製造方法
JP6326647B2 (ja) 半導体素子搭載用リードフレーム及びその製造方法
CN105047637B (zh) 用于扁平无引线封装的通用引线框架
US20140202736A1 (en) Lead frame and a method of fabrication thereof
WO2018165234A1 (en) Method for making lead frames for integrated circuit packages
US20230197580A1 (en) Lead frame, method of making lead frame, semiconductor apparatus, and method of making semiconductor apparatus
JP6788509B2 (ja) リードフレームの製造方法およびリードフレーム
JP5102806B2 (ja) リードフレームの製造方法、リードフレーム、半導体装置の製造方法、及び半導体装置
CN101764073B (zh) 四方扁平无引脚封装制程
CN101740412A (zh) 四方扁平无引脚封装制程
CN115881677A (zh) 引线框
JPH0455539B2 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant