TWI745539B - 導線架 - Google Patents

導線架 Download PDF

Info

Publication number
TWI745539B
TWI745539B TW107103840A TW107103840A TWI745539B TW I745539 B TWI745539 B TW I745539B TW 107103840 A TW107103840 A TW 107103840A TW 107103840 A TW107103840 A TW 107103840A TW I745539 B TWI745539 B TW I745539B
Authority
TW
Taiwan
Prior art keywords
recess
frame
outer frame
lead frame
recesses
Prior art date
Application number
TW107103840A
Other languages
English (en)
Other versions
TW201836105A (zh
Inventor
金子健太郎
古畑吉雄
佐藤光春
增田俊男
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201836105A publication Critical patent/TW201836105A/zh
Application granted granted Critical
Publication of TWI745539B publication Critical patent/TWI745539B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67363—Closed carriers specially adapted for containing substrates other than wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明係關於一種導線架(1)，其包括外部框架(10)。該外部框架(10)包括：上表面(S1)；與該上表面(S1)相對之下表面(S2)；介於該上表面(S1)與該下表面(S2)之間的側表面(S3)；經形成為自該上表面(S1)延伸至該側表面(S3)之第一凹部(C1)；經形成為自該下表面(S2)延伸至該側表面(S3)之第二凹部(C2)；及位於該側表面(S3)與該第一凹部(C1)之側壁之間或該側表面(S3)與該第二凹部(C2)之側壁之間的彎曲表面(Cs)。

Description

導線架
本申請案主張2017年2月17日提出申請之日本專利申請案第2017-028222號之優先權，將其全部內容以引用的方式併入本文。
本揭示內容係關於一種導線架。
在背景技術中，存在用於安裝諸如半導體晶片之電子組件於其上的導線架。在此一導線架中，安裝在晶粒墊上之半導體晶片經由線連接至周圍導線，且半導體晶片及線經密封樹脂密封(例如，參見JP-A-2004-319816及JP-A-2013-58693)。
如將於下述初步內容中說明，當將具有經成形為具有長邊之外部框架之導線架儲存於框架貯藏器中時，會發生外部框架之長邊表面之直角部分可能與框架貯藏器之內壁接觸並摩擦，因而導致產生毛邊的問題。
本揭示內容之一目的係提供一種具有新穎結構之導線架，其可防止於導線架之外部框架之側表面產生毛邊；及一種導線架之製造方法。
根據本揭示內容之一或多個態樣，提供一種導線架。該導線架包括外部框架。
該外部框架包括： 上表面；與該上表面相對之下表面；介於該上表面與該下表面之間的側表面；經形成為自該上表面延伸至該側表面之第一凹部；經形成為自該下表面延伸至該側表面之第二凹部；及位於該側表面與該第一凹部之側壁之間或該側表面與該第二凹部之側壁之間的彎曲表面。
根據本揭示內容之一或多個態樣，提供一種製造導線架之方法。
該方法包括：a)製備其中界定至少一個框架區域之金屬板；b)分別於框架區域中之金屬板的相對表面上形成抗蝕劑層之圖案；c)使用該抗蝕劑層作為遮罩自相對表面側濕式蝕刻該金屬板，從而於框架區域中形成框架部件；d)移除該抗蝕劑層；及e)自該框架區域分離該框架部件，從而獲得該導線架。該框架部件包括外部框架。
該外部框架包括：上表面；與該上表面相對之下表面；介於該上表面與該下表面之間的側表面；經形成為自該上表面延伸至該側表面之第一凹部；及經形成為自該下表面延伸至該側表面之第二凹部；及 位於該側表面與該第一凹部之側壁之間或該第二凹部之側壁與該側表面之間的彎曲表面。
1‧‧‧導線架
1a‧‧‧導線架
1x‧‧‧框架部件
2‧‧‧電子組件裝置
2a‧‧‧電子組件裝置
5‧‧‧金屬板
10‧‧‧外部框架
10a‧‧‧外部邊緣部分
11‧‧‧外部周邊框架
12‧‧‧內部框架
14‧‧‧耦接部分
15‧‧‧第一抗蝕劑層
15a‧‧‧開口部分
17‧‧‧第二抗蝕劑層
17a‧‧‧開口部分
20‧‧‧晶粒墊
22‧‧‧支桿
24‧‧‧導線
30‧‧‧框架貯藏器
32‧‧‧底板
34‧‧‧頂板
36‧‧‧側板
36a‧‧‧軌條
38‧‧‧箱
40‧‧‧半導體晶片
42‧‧‧連接端子
44‧‧‧黏著劑
46‧‧‧金屬線
50‧‧‧密封樹脂
100‧‧‧外部框架
A‧‧‧部分/區塊
B‧‧‧區塊
C‧‧‧區塊
C1‧‧‧第一凹部
C2‧‧‧第二凹部
Cs‧‧‧圓表面
Cx‧‧‧圓形彎曲表面
Ex‧‧‧平坦部分
Ey‧‧‧平坦部分
Ez‧‧‧平坦部分
F‧‧‧框架區域
L1‧‧‧第一凹部C1之深度
L2‧‧‧第二凹部C2之深度
N‧‧‧半圓形缺口部分
Nx‧‧‧半圓形缺口部分
R‧‧‧產品區域
S1‧‧‧上表面
S2‧‧‧下表面
S3‧‧‧側表面
W1‧‧‧平坦部分Ex之寬度
W2‧‧‧第一凹部C1之寬度
W3‧‧‧平坦部分Ex之寬度
W4‧‧‧第二凹部C2之寬度
圖1A及1B係用於解說根據初步內容之導線架的平面圖及透視圖；圖2係根據一具體例之導線架的平面圖；圖3係顯示圖2中之導線架之外部框架之長側表面的部分放大透視圖；圖4A及4B係顯示圖2中之導線架之外部框架之長側表面的部分平面圖；圖5係顯示圖4A中之第一凹部之修改的部分平面圖；圖6A係沿圖3之線I-I截取的剖面圖；圖6B係沿圖3之線II-II截取的剖面圖；圖6C係沿圖3之線III-III截取的剖面圖；圖7A係顯示圖2中之導線架儲存於框架貯藏器中之狀態的剖面圖；圖7B係顯示圖2中之導線架儲存於框架貯藏器中之狀態的部分透視圖；圖8係顯示根據具體例之導線架之製造方法的平面圖(部分1)；圖9A及9B係顯示根據具體例之導線架之製造方法的平面圖(部分2)；圖9C係顯示圖9A中顯示之導線架之修改；圖10A及10B係顯示根據具體例之導線架之製造方法的剖面 圖(部分3)；圖11A及11B係顯示根據具體例之導線架之製造方法的平面圖(部分4)；圖12係顯示根據具體例之導線架之製造方法的平面圖(部分5)；圖13係顯示根據具體例之電子組件裝置的剖面圖；圖14係顯示根據具體例之修改之導線架的平面圖；圖15係顯示根據具體例之修改之電子組件裝置的剖面圖；及圖16A至16C係顯示在根據具體例之導線架內之複數個產品區域之各種佈置的平面圖。
以下將參照附圖說明一具體例。
在說明具體例之前將先說明作為具體例之基礎的初步內容。
圖1A及1B係用於解說根據初步內容之導線架的圖式。初步內容之敘述係關於本發明人之個人研究的細節，其包含不屬於已知技術的技術。
如圖1A所示，根據初步內容之導線架具有外部框架100。外部框架100具有長方形外部形狀。於外部框架100內界定複數個產品區域R。於各個產品區域R中設置耦接至外部框架100的晶粒墊及導線(未圖示)等。
在建構半導體裝置之製造過程中或在運輸期間將導線架儲存於框架貯藏器(未圖示)中。框架貯藏器係由金屬製成。
複數個軌條以上/下方向並排設置於框架貯藏器之相 對側板的各個內壁上。在導線架之長側上之外部框架100的相對邊緣部分係設置在框架貯藏器之相對側的軌條上。因此，可將複數個導線架儲存於框架貯藏器中。
當將導線架放入或取出框架貯藏器時，導線架之外部框架100的長側表面會接觸並摩擦框架貯藏器之側板的內壁。
因此，易於導線架之外部框架100的側表面及框架貯藏器之側板的內壁產生毛邊。當如此產生之毛邊自導線架分離時，毛邊易分散在已設置導線架之晶粒墊或導線的區域上。
當毛邊之長度較晶粒墊與導線之間的距離或導線與和其相鄰之另一導線之間的距離長時，晶粒墊及導線或相鄰導線通過毛邊彼此連接。結果，發生電短路。
作為應付該問題之一種措施，提供一種在圖1A中之導線架之外部框架100之各個外部邊緣部分的上表面及下表面中形成第一凹部C1及第二凹部C2，以延伸至外部框架100之外部邊緣部分之厚度中間(如圖1B之部分透視圖中所示)的方法。
因此，導線架之外部框架100之側表面之各個直角部分的長度經縮短。因此，即使當產生毛邊時，毛邊的長度亦較短。結果，可降低晶粒墊及導線或彼此相鄰之導線可能通過毛邊彼此連接的風險。
然而，第一凹部C1之內壁或第二凹部C2之內壁毗鄰外部框架100之側表面的各個部分(圖1B中之部分A)係以尖銳直角形成。因此，易於該部分產生毛邊。為解決此問題，希望形成可較於圖1B中之導線架之外部框架100之外部邊緣部分之側表面之結構更佳地抑制毛邊產生的結構。
上述問題可藉由將於下文說明之根據具體例之導線架來解決。
(具體例)
圖2至7係用來解說根據具體例之導線架的圖式。圖8至12係用來解說根據具體例之導線架之製造方法的圖式。
如圖2所示，根據具體例之導線架1具有由外部框架10及內部框架12所形成之框架結構。外部框架10具有長方形(矩形)外部形狀。內部框架12耦接至外部框架10。在外部框架10之長方形形狀中，水平延伸之一對框架部分的長度較垂直延伸之一對框架部分長。
由外部框架10及內部框架12所界定之各個方形區域充作一個產品區域R。方形晶粒墊20設置於產品區域R的中心部分中。此外，支桿22分別連接至晶粒墊20的四個角落。支桿22耦接至外部框架10及內部框架12。
以此方式，晶粒墊20藉由四個支桿22支撐於外部框架10及內部框架12中。
此外，四個導線24設置於各側上。導線24耦接至與產品區域R之晶粒墊20之四個側相對的外部框架10及內部框架12。在產品區域R中，導線24自外部框架10及內部框架12之內壁朝向設置於產品區域R內部的晶粒墊20延伸。
在圖2中之導線架1的實例中，設置2×4個產品區域R。然而，設置於一個導線架1中之產品區域R的數目或布置可視需要而設置。
根據具體例之導線架1可藉由自金屬板之相對表面側進行濕式蝕刻及圖案化來製造。導線架1係自由銅、銅合金、鐵-鎳合金、或其類似物製成的金屬板形成。較佳地，藉由電鍍將鎳(Ni)層/鈀(Pd)層/金(Au)層自底部至頂部依所提及順序形成於導線架1之包括其上、下及側表面的全體上。
或者，可將鎳(Ni)層/鈀(Pd)層/金(Au)層自底部至頂部依所提及順序僅形成於待接線之導線24的上表面上。
此外，可藉由電鍍形成單個銀(Ag)層來替代鎳(Ni)層/鈀(Pd)層/金(Au)層。
圖3係顯示圖2中之導線架1之外部框架10之外部邊緣部分10a之放大側表面(以B指示的部分)的部分放大透視圖。
如圖3所示，導線架1之外部框架10的外部邊緣部分10a具有上表面S1、下表面S2、及側表面S3。形成複數個自導線架1之外部框架10之外部邊緣部分10a的上表面S1延伸至其側表面S3的第一凹部C1。第一凹部C1係經形成為自外部框架10之外部邊緣部分10a的上表面S1延伸至外部邊緣部分10a之厚度的中間。第一凹部C1之水平開口端自外部框架10之側表面S3暴露。
以類似方式或相同方式，形成複數個自導線架1之外部框架10之外部邊緣部分10a的下表面S2延伸至其側表面S3的第二凹部C2。第二凹部C2係經形成為自外部框架10之外部邊緣部分10a的下表面S2延伸至外部邊緣部分10a之厚度的中間。第二凹部C2之水平開口端自外部框架10之側表面S3暴露。
第一凹部C1及第二凹部C2係沿外部框架10之外端部分10a的側表面S3以預定間隔並排設置。各個第一凹部C1係在 平面圖中設置於相鄰的第二凹部C2之間。以此方式，第一凹部C1及第二凹部C2係交替地設置，以在平面圖中分別地改變彼此間的位置。
圖4A係自頂部觀看之圖3的部分平面圖。圖4B係自底部觀看之圖3的部分平面圖。如圖4A及4B所示，各個第一凹部C1及第二凹部C2在平面圖中係經形成為彎曲凹部。舉例來說，在平面圖中繪示半圓形凹部作為第一、第二凹部C1、C2。
除圖3外再參照圖4A。各個第一凹部C1之側壁毗鄰外部框架10之外部邊緣部分10a之側表面S3的部分經修圓並形成為圓表面Cs。因此，第一凹部C1之側壁毗鄰外部框架10之外部邊緣部分10a之側表面S3的部分經形成為彎曲形狀。
除圖3外再參照圖4B。以類似方式或相同方式，各個第二凹部C2之側壁毗鄰外部框架10之外部邊緣部分10a之側表面S3的部分經修圓並形成為圓表面Cs。因此，第二凹部C2之側壁毗鄰外部框架10之外部邊緣部分10a之側表面S3的部分經形成為彎曲形狀。
因此，第一凹部C1及第二凹部C2之水平開口端的側壁部分分別經修圓且形成為圓表面Cs。
在圖4A及4B中，省略第一凹部C1及第二凹部C2的底部線以簡化說明。
第一凹部C1及第二凹部C2之各個圓表面Cs的圓度係設在自R 0.01mm至R 0.1mm之範圍內。R 0.01mm對應於具有半徑0.01mm之圓的弧形。R 0.1mm對應於具有半徑0.1mm之圓的弧形。
此外，如圖4A中所示，在外部框架10之側表面S3的上端中，在相鄰第一凹部C1之間的部分係經形成為在平面圖中為線性的平坦部分Ex。平坦部分Ex之寬度W1的尺寸為，例如，0.01mm至0.1mm。外部框架10之側表面S3的上端部分係側表面S3及上表面S1彼此毗鄰的部分。
以類似方式或相同方式，如圖4B中所示，在外部框架10之側表面S3的下端中，在相鄰第二凹部C2之間的部分係經形成為在平面圖中為線性的平坦部分Ex。平坦部分Ex之寬度W3的尺寸為，例如，0.01mm至0.1mm。外部框架10之側表面S3的下端部分係側表面S3及下表面S2彼此毗鄰的部分。
第一凹部C1之寬度W2及第二凹部C2之寬度W4係經設為，例如，在0.1mm至0.2mm之範圍內。此外，第一凹部C1之深度L1及第二凹部C2之深度L2係經設為，例如，在0.1mm至0.2mm之範圍內。
此處，將與具體例不同的情況說明如下。換言之，在外部框架10之側表面S3的上端及下端中，介於相鄰第一凹部C1之間的部分及介於相鄰第二凹部C2之間的部分在平面圖中係經形成為分別連接至圓表面Cs的半圓形形狀。在此情況，當濕式蝕刻金屬板以獲得此一導線架時，導線架之外部框架10之側表面的前端位置向內退縮而容易導致變化。無法穩定地獲得根據設計規格的導線架寬度。
此外，當利用影像識別測量導線架之寬度時，外部框架10之外部邊緣線的識別可能相當不清楚，以致無法準確測量寬度。
在該具體例中，在外部框架10之側表面S3的上端中，介於相鄰第一凹部C1之間的部分係經形成為在平面圖中為線性的平坦部分Ex。此外，在外部框架10之側表面S3的下端中，介於相鄰第二凹部C2之間的部分係經形成為在平面圖中為線性的平坦部分Ex。因此，當濕式蝕刻金屬板以獲得導線架1時，導線架1之外部框架10在平面圖中在相對側表面S3中具有更線性的部分。因此，可獲得具有穩定寬度的導線架。
此外，可清楚地以影像識別導線架1之外部框架10的外部邊緣線。因此，能可靠地測量寬度。
圖5係顯示圖4A中第一凹部C1之修改的部分平面圖。如圖5所示，第一凹部C1係經形成為在平面圖中為彎曲凹部，且第一凹部C1之寬度W2係經製成為較第一凹部C1之深度L1長。因此，圓表面Cs經容易地形成為和緩彎曲形狀。因此，由抑制毛邊產生的觀點來看，經如此形成的結構為更佳。相同情況亦適用於在外部框架10之下表面側上的第二凹部C2。
圖6A係沿圖3之線I-I通過各個第一及第二凹部C1及C2之深度之中間位置截取的剖面圖。如圖6A所示，形成於外部框架10之側表面之上部中的第一凹部C1及形成於外部框架10之側表面之下部中的第二凹部C2係交替地設置於水平方向中，使得各個第一凹部C1設置於相鄰第二凹部C2之間的區域中。
第一凹部C1及第二凹部C2係經形成為延伸至外部框架10之厚度的中間。第一凹部C1及第二凹部C2係經獨立地形成以不彼此相通。
圖6B係沿圖3之線II-II截取的剖面圖。圖6C係沿 圖3之線III-III截取的剖面圖。如將於稍後說明，自用來形成多個導線架之大型金屬板的相對表面側對其進行濕式蝕刻，以致可獲得複數個導線架。
因此，如圖6B所示，第一凹部C1之內壁及在第一凹部C1下方之外部框架10的側表面係經形成為內凹彎曲表面。
以類似方式或相同方式，如圖6C所示，第二凹部C2之內壁及在第二凹部C2上方之外部框架10的側表面係經形成為內凹彎曲表面。
亦在圖2中導線架1之上側上之外部框架10的側表面中形成類似或相同的第一凹部C1及類似或相同的第二凹部C2。因此，分別在外部框架10之相對長側上的一對外部邊緣部分10a中形成第一凹部C1及第二凹部C2。
圖7A及7B顯示其中儲存根據具體例之導線架1的框架貯藏器30。框架貯藏器30具有箱38，其由底板32、頂板34及側板36所構成。箱38的前表面係敞開的。在箱38之相對側板36的各個內壁上設置複數個軌條36a。
框架貯藏器30之箱38及軌條36a係由諸如不鏽鋼的金屬形成。
圖2中之導線架1係儲存於框架貯藏器30中。在各個導線架1之長側上之外部框架10之相對外部邊緣部分10a係設置於框架貯藏器30之相對側上的軌條36a上。
如圖7B中之部分透視圖所示，當將導線架1置入框架貯藏器30或自其中取出時，導線架1之外部框架10之外部邊緣部分10a的側表面會接觸並摩擦框架貯藏器30之側板36的內壁。
在此情況，在根據具體例之導線架1中，如前所述，在導線架1之外部框架10之外部邊緣部分10a的各個上表面側上形成第一凹部C1，且在其各個下表面側上形成第二凹部C2。此外，將第一凹部C1及第二凹部C2之各個內壁毗鄰外部框架10之各個側表面的部分修圓並形成為圓表面Cs。
因此，可防止於第一凹部C1及第二凹部C2之水平開口端的側壁部分產生毛邊。
此外，歸因於形成於導線架1之外部框架10之各個外端部分10a之上表面側及下表面側上的第一凹部C1及第二凹部C2，可減少導線架1之外部框架10之側表面之各個上端及下端中的直角部分數目。
因此，可減少於導線架1中產生的毛邊量。此外，即使當於導線架1中產生毛邊時，毛邊亦僅產生於外部框架10之側表面之上端或下端中之設置於相鄰的第一凹部C1或第二凹部C2間的任何直角部分處。當相鄰第一凹部C1間的各個距離及相鄰第二凹部C2間的距離減小時，可減小毛邊的長度。
較佳地，將圖4A及4B中平坦部分Ex之寬度W1及寬度W3設為較圖2中導線架1之晶粒墊20與導線24之間的距離或彼此相鄰之導線24間的距離短。
因此，即使當於導線架1之其中一個平坦部分Ex產生毛邊並隨後分散於導線架1之內部部分上時，毛邊之長度亦較晶粒墊20與導線24間的距離或相鄰導線24間的距離短。因此，可防止發生在晶粒墊20與導線24之間的電短路或在相鄰導線24之間的電短路。
此外，在根據具體例之導線架1中，在導線架1之外部框架10之外端部分10a之上表面側上的各個第一凹部C1係在平面圖中設置於其下表面側上之相鄰第二凹部C2之間，且第一凹部C1及第二凹部C2係交替地設置以分別改變與彼此的位置，如圖3所示。
將與具體例不同的情況說明如下。換言之，將第一凹部C1及第二凹部C2分別設置在彼此對應的位置處。在此情況中，將外部框架10之自其上端至其下端之側表面的任何部分設置於第一凹部C1與第二凹部C2之間。
另一方面，當如於該具體例中將第一凹部C1及第二凹部C2設置為位置分別彼此不同時，外部框架10之側表面的上部設置於相鄰的第一凹部C1之間，且外部框架10之側表面的下部設置於相鄰的第二凹部C2之間。
因此，外部框架10之側表面的上部及下部經設置成位置彼此不同。因此，外部框架10接觸框架貯藏器30之側板36之各個內壁的接觸表面實質上經分割成複數個，以致可增加接觸位置的數目。因此，施加至外部框架10之側表面的機械應力經分佈至接觸位置，以致可降低施加至一個接觸位置的機械應力。因此，可抑制毛邊產生。
此外，導線架1之外部框架10之各個側表面中的直角部分數目減少。因此，亦可抑制於框架貯藏器30之側板36的內壁產生毛邊。
當將圖2中之導線架1儲存於框架貯藏器30中時，導線架1之外部框架10的一對短側表面不會摩擦框架貯藏器之側 板36的內壁。因此，無需於導線架1之外部框架10的該對短側表面中形成第一凹部C1及第二凹部C2。
如稍後將作說明，用於各種製造裝置之輸送機構可於使用導線架1之電子組件裝置的組裝步驟中接觸外部框架10之長側表面及短側表面兩者。在此情況，可於導線架1之外部框架10的短側表面中產生毛邊。
因此，若需要，可於外部框架10的短側表面中形成第一凹部C1及第二凹部C2。因此，可防止於導線架1之短側表面中產生毛邊。
接下來，將說明前述圖2中之導線架1的製造方法。
如圖8中所示，首先製備用來形成多個導線架1的大型金屬板5。金屬板5係由銅、銅合金、鐵-鎳合金、或其類似物形成為0.1mm至0.25mm厚。
於金屬板5中界定複數個框架區域F。可自各個框架區域F獲得前述圖2中之導線架1。
基於光微影術在金屬板5之各個框架區域F的相對表面側上形成用來獲得前述圖2中之導線架(框架部件)的抗蝕劑層圖案(未圖示)。
圖9A及9B係顯示在圖8中兩個垂直相鄰之框架區域F之間之邊界區域(由C指示之部分)中之抗蝕劑層之外部框架圖案之外部邊緣部分之狀態的部分放大平面圖。
圖9A係顯示在金屬板5之上表面側上之第一抗蝕劑層15的部分放大平面圖。圖9B係顯示在金屬板5之下表面側上之第二抗蝕劑層17的部分放大平面圖。
如圖9A所示，分別在金屬板5之上表面側上的框架區域F中將用來獲得圖2中之導線架1之圖案的第一抗蝕劑層15圖案化。
各個第一抗蝕劑層15包括具有長方形外部形狀的外部框架圖案，及設置於外部框架圖案之開口部分15a之側表面中的複數個半圓形缺口部分N。複數個缺口部分N係於長側方向中以預定間隔並排設置。
在第一抗蝕劑層15之開口部分15a之各個側表面中，介於相鄰缺口部分N之間的部分係經形成為平坦部分Ey。雖然未顯示，但第一抗蝕劑層15之外部框架圖案的整體係經形成為對應於前述圖2中之導線架1之外部框架的形狀。
以類似方式或相同方式，如圖9B所示，分別在金屬板5之下表面側上的框架區域F中將用來獲得圖2中之導線架1之圖案的第二抗蝕劑層17圖案化。
以與第一抗蝕劑層15之類似方式或相同方式，各個第二抗蝕劑層17包括具有長方形外部形狀的外部框架圖案，及設置於外部框架圖案之開口部分17a之側表面中的複數個半圓形缺口部分Nx。複數個缺口部分Nx係於長側方向中以預定間隔並排設置。以類似方式或相同方式，在第二抗蝕劑層17之開口部分17a之各個側表面中，介於相鄰缺口部分Nx之間的部分係經形成為平坦部分Ez。
設置第一及第二抗蝕劑層15及17之缺口部分N及Nx係為了形成前述導線架1之外部框架10中的第一凹部C1及第二凹部C2。因此，在金屬板5之上表面側上之第一抗蝕劑層15的 缺口部分N及在金屬板5之下表面側上之第二抗蝕劑層17的缺口部分Nx係經交替設置，以於平面圖中分別改變彼此的位置。
此處，如圖9A所示，缺口部分N之各個側壁毗鄰第一抗蝕劑層15之開口部分15a之各個側表面的角度θ係經設為大於90°但不大於135°，以將第一凹部C1之開口端之各個側壁部分形成為如前述圖4A中所示之充分的圓表面Cs。
亦將形成於金屬板5之下表面上之第二抗蝕劑層17圖案化為與第一抗蝕劑層15類似或相同的形狀。
或者，第一抗蝕劑層15可經圖案化使得可將缺口部分N之各個側壁毗鄰第一抗蝕劑層15之開口部分15a之各個側表面的部分形成為圓形彎曲表面Cx，如顯示圖9A之修改的圖9C所示。相同狀況亦於下表面側之第二抗蝕劑層17實施。
雖然未特別顯示，但第一及第二抗蝕劑層15及17係於金屬板5之相對表面側上圖案化，以致可於圖8中之金屬板5的各個框架區域F中獲得前述導線架1的外部框架10、內部框架12、晶粒墊20、支桿22、及導線24。
接下來，使用於金屬板5之相對表面側上之第一及第二抗蝕劑層15及17作為遮罩，通過開口部分15a及17a自金屬板5之相對側對其進行濕式蝕刻。
當使用銅板作為金屬板5時，可使用氯化鐵溶液、氯化銅溶液、氯化銨銅溶液、或其類似物作為蝕刻劑。較佳可使用噴霧蝕刻裝置作為蝕刻裝置。
在此情況，將金屬板5穿孔，使得自金屬板5之上表面側上之第一抗蝕劑層15之缺口部分N(圖9A)的蝕刻面與自金屬 板5之下表面側上之第二抗蝕劑層17之開口部分17a之側表面之平坦部分Ez(圖9B)的蝕刻面可彼此相通，如圖10A所示。圖10A顯示在圖9A中之第一抗蝕劑層15之各個缺口部分N內部之區域中之金屬板5的蝕刻截面。
同時，將金屬板5穿孔，使得自金屬板5之上表面側上之第一抗蝕劑層15之側表面之平坦部分Ey(圖9A)的蝕刻面與自金屬板5之下表面側上之第二抗蝕劑層17之缺口部分Nx(圖9B)的蝕刻面可彼此相通，如圖10B所示。
圖10B顯示在圖9A中之第一抗蝕劑層15之各個平坦部分Ey內部之區域中之金屬板5的蝕刻截面。
因此，形成形狀如同矩形的外部框架10。於此同時，形成自外部框架10之外部邊緣部分10a的上表面延伸至外部邊緣部分10a之側表面的第一凹部C1，及形成自外部邊緣部分10a的下表面延伸至外部邊緣部分10a之側表面的第二凹部C2。
圖11A及11B顯示已自待穿孔之相對側濕式蝕刻金屬板5且已移除第一及第二抗蝕劑層15及17的狀態。
以此方式，將金屬板5自其相對表面側穿孔以經圖案化，以致可分別於框架區域F中獲得包括外部框架10之框架部件1x。圖11A係顯示框架部件1x之外部框架10之外部邊緣部分10a之上表面側的部分放大平面圖。圖11B係顯示框架部件1x之外部框架10之外部邊緣部分10a之下表面側的部分放大平面圖。
在上表面側上之第一抗蝕劑層15之開口部分15a之各個缺口部分N及在下表面側上之第二抗蝕劑層17之開口部分17a之各個缺口部分Nx係設置在不彼此重疊的區域中，以致缺口部分 N及缺口部分Nx在平面圖中的位置彼此不同。歸因於設置缺口部分N及Nx，在金屬板5之上表面側上形成延伸至金屬板5之厚度中間的第一凹部C1，及在金屬板5之下表面側上形成延伸至金屬板5之厚度中間的第二凹部C2，如圖3所示。
在此情況參照前述圖9A。第一抗蝕劑層15之缺口部分N之各個側壁毗鄰第一抗蝕劑層15之開口部分15a之側表面的角度θ係經設為大於90°。金屬板5係自圖9A中之第一抗蝕劑層15之缺口部分N之開口端的下端各向同性地蝕刻。
因此，如圖11A所示，第一凹部C1之水平開口端的側壁部分經蝕刻而去角，以致第一凹部C1之水平開口端的各個側壁部分經修圓且形成為圓表面Cs。
當將圖9A中之第一抗蝕劑層15之缺口部分N之各個開口端的角度θ設為不大於90°時，第一凹部C1之水平開口端的側壁部分無法被容易地去角，以致第一凹部C1之水平開口端的側壁部分經形成為具有小圓度的圓表面。因此，較佳將角度θ設為超過90°，以獲得具有足夠圓度的圓表面。
或者，當使用根據前述圖9A之修改之第一抗蝕劑層15的圖案時，第一凹部C1之開口端的側壁部分經形成為具有對應於第一抗蝕劑層15之缺口部分N之開口端之彎曲表面Cx之足夠圓度的圓表面Cs。在此情況，在下表面側上之第二抗蝕劑層17亦以與圖9A之修改類似的方式或相同的方式經圖案化，以致可獲得各具有類似形狀或相同形狀的第二凹部C2。
金屬板5係自其相對表面側各向同性地濕式蝕刻來穿孔，以致自上表面側之彎曲蝕刻面及自下表面側之彎曲蝕刻面可 彼此相通。結果，第一凹部C1之內表面及在第一凹部C1下方之外部框架10的側表面分別經形成為內凹彎曲表面，如前述圖6B及圖10A所示。
形成於金屬板5之下表面側上之第二抗蝕劑層17係經形成為具有與第一抗蝕劑層15類似的圖案或相同的圖案。歸因於第二抗蝕劑層17之設置，形成於框架部件1x之外部框架10之下表面側上之第二凹部C2之開口端的各個側壁部分係以與第一凹部C1類似的方式或相同的方式形成為具有足夠圓度的圓表面Cs，如圖11B所示。
以類似方式或相同方式，第二凹部C2之內表面及在第二凹部C2下方之外部框架10的側表面分別經形成為內凹彎曲表面，如前述圖6C及圖10B所示。
如圖11A所示，在外部框架10之側表面的各個上端中，介於相鄰第一凹部C1之間的部分係經形成為平坦部分Ex，其於平面圖中為線性，對應於第一抗蝕劑層15之側表面的平坦部分Ey。此外，以類似方式或相同方式，在外部框架10之側表面的各個下端中，介於相鄰第二凹部C2之間的部分係經形成為平坦部分Ex，其於平面圖中為線性，對應於第二抗蝕劑層17之側表面的平坦部分Ez，如圖11B所示。因此，如前所述，可形成穩定地具有期望寬度的導線架。
此外，自第一及第二抗蝕劑層15及17之缺口部分N及Nx各向同性地蝕刻金屬板5以到達厚度中間，以致於外部框架10之側表面中形成第一凹部C1及第二凹部C2。
因此，各個第一凹部C1及第二凹部C2之深度係經 形成為在開口端側(外部框架10之側表面側)上較在第一、第二凹部C1、C2之深側(外部框架10之內部側)上更深(參見圖10A及10B)。
雖然未特別顯示，但金屬板5係使用在相對表面側上之第一及第二抗蝕劑層15及17之圖案作為遮罩自其相對表面側濕式蝕刻，以在圖8中之金屬板5的各別框架區域F內穿孔。
因此，內部框架12、晶粒墊20、支桿22及導線24係經形成為耦接至金屬板5之各個框架區域F內的外部框架10。
以此方式，在圖8中之金屬板5的框架區域F中分別形成各具有與圖2中之導線架1相同結構的框架部件1x，如圖12所示。在此時間點時，分別設置於框架區域F中之框架部件1x係在框架部件1x通過耦接部分14彼此連接的狀態中耦接至外部周邊框架11。
在圖12中的各個框架部件1x中，省略外部框架10、內部框架12、晶粒墊20、支桿22及導線24的各別圖案。
隨後切割圖12中之金屬板5的耦接部分14，以使設置於框架區域F中之框架部件1x彼此分離。結果，個別地獲得導線架1。
以前述方式，製得根據如圖2所示之具體例的前述導線架1。
接下來，將說明使用前述圖2中之導線架來建構電子組件裝置的方法。如圖13所示，製備於其前表面上具有連接端子42的半導體晶片40。半導體晶片40之後表面係藉由黏著劑44接合於圖2中之導線架1之產品區域R的各個晶粒墊20上。
接下來，藉由接線方法使半導體晶片40之連接端子 42及導線24分別通過金屬線46彼此連接。金屬線46係由金、銅、或其類似物製成。
此外，在整個導線架1上方形成用來密封(封裝)產品區域R中之晶粒墊20、半導體晶片40、金屬線46、導線24等的密封樹脂(封裝樹脂)50。密封樹脂50係經形成以覆蓋導線架1之上表面側但暴露導線架1之下表面側。
然後切割密封樹脂50及導線架1，及將外部框架10及內部框架12自支桿22及導線24分離，以致可個別地獲得各別的產品區域R。
因此，獲得根據具體例的電子組件裝置2。作為各個半導體晶片40，例如，可使用記憶體、電源控制器、或LSI晶片諸如CPU。然而，可替代地安裝各種電子組件。
圖14顯示根據具體例之修改的導線架1a。如於根據修改的導線架1a中，可將晶粒墊20及支桿22自圖2之導線架1移除。導線架1a的其餘結構與前述圖2中之導線架1相同。
圖15顯示根據修改的電子組件裝置2a，其使用根據如圖14所示之修改的導線架1a。在根據修改的電子組件裝置2a中，如圖15所示，將晶粒墊20自圖13中之電子組件裝置2移除，及使半導體晶片40之後表面自密封樹脂50之下表面暴露。可將絕緣薄片設置於半導體晶片40之後表面上。
圖16A至16C係顯示導線架1內之產品區域R之各種布置的平面圖。
在圖16A之實例中，產品區域R係分散地設置於導線架1內。定位於產品區域R間的內部框架12經設定為較寬。當 自圖16A中之導線架1建構圖13中之電子組件裝置2時，用密封樹脂50個別地密封各別的產品區域R。此外，將自密封樹脂50暴露之內部框架12切割並衝孔。結果，個別地獲得電子組件裝置。
在圖16B中，設置複數個區塊，其各者中建構彼此相鄰的複數個產品區域R。在圖16B之一實例中，於導線架1內設置三個區塊A、B及C。內部框架12係經設為在各個區塊A、B及C內較窄，但經設為在相鄰的區塊A、B及C之間較寬。
當自圖16B中之導線架1建構圖13中之電子組件裝置2時，用密封樹脂50整體地密封各個區塊A、B及C。此外，在區塊A、B、C中，沿產品區域R間之邊界切割密封樹脂50及導線架1。結果，個別地獲得電子組件裝置。
此外，在圖16C中，所有產品區域R係彼此相鄰地設置於導線架1內。當自圖16C中之導線架1建構圖13中之電子組件裝置2時，用密封樹脂50整體地密封所有產品區域R。此外，沿產品區域R間之邊界切割密封樹脂50及導線架1。結果，個別地獲得電子組件裝置。
自圖16B中之導線架1或圖16C中之導線架1內之各個產品區域R獲得具有前述圖13之結構的電子組件裝置2。
在前述具體例中，可將導線架1、1a及電子組件裝置2、2a應用至QFN(四方平面無導線封裝(Quad Flat Non-Leaded Package))結構。
除此之外，本發明可應用至各種用於QFP(四方平面封裝)、SOP(小輪廓封裝(Small Outline Package))等之導線架的外部框架。
如前所述，詳細說明例示性具體例及修改。然而，本發明不受限於前述具體例及修改，且對前述具體例及修改應用各種修改及替代而不脫離申請專利範圍之範疇。
10a‧‧‧外部邊緣部分
C1‧‧‧第一凹部
C2‧‧‧第二凹部
Cs‧‧‧圓表面
Ex‧‧‧平坦部分
L1‧‧‧第一凹部C1之深度
L2‧‧‧第二凹部C2之深度
S1‧‧‧上表面
S2‧‧‧下表面
S3‧‧‧側表面
W1‧‧‧平坦部分Ex之寬度
W2‧‧‧第一凹部C1之寬度
W3‧‧‧平坦部分Ex之寬度
W4‧‧‧第二凹部C2之寬度

Claims (12)

  1. 一種導線架，包括外部框架，其中該外部框架包括：上表面；與該上表面相對之下表面；介於該上表面與該下表面之間的側表面；經形成為自該上表面延伸至該側表面之第一凹部；經形成為自該下表面延伸至該側表面之第二凹部；及位於該側表面與該第一凹部之側壁之間或該側表面與該第二凹部之側壁之間的彎曲表面。
  2. 如請求項1之導線架，其中，該彎曲表面包括：位於該第一凹部之側壁與該側表面之間的第一彎曲表面；及位於該第二凹部之側壁與該側表面之間的第二彎曲表面。
  3. 如請求項1之導線架，其中，該第一凹部包括複數個第一凹部，該第二凹部包括複數個第二凹部，該複數個第一凹部及該複數個第二凹部係以預定間隔並排設置；及於平面圖中該複數個第一凹部中之各者係設置於該複數個第二凹部中之相鄰凹部之間。
  4. 如請求項3之導線架，其中，位於該複數個第一凹部中之相鄰凹部間之該側表面之上端的一部分係形成為線性形狀，且位於該複數個第二凹部中之相鄰凹部間之該側表面之下端的一部分係形成為線性形狀。
  5. 如請求項1至4中任一項之導線架，其中，該第一凹部及該第二凹部係形成於與該外部框架之長側方向平行的側表面中。
  6. 如請求項1至4中任一項之導線架，其中，該第一凹部之內表面及該第二凹部之內表面係分別形成為內凹彎曲表面。
  7. 一種製造導線架之方法，該方法包括：a)製備其中界定至少一個框架區域之金屬板；b)分別於該框架區域中之該金屬板的相對表面上形成抗蝕劑層之圖案；c)使用該抗蝕劑層作為遮罩自該等相對表面側濕式蝕刻該金屬板，從而於該框架區域中形成框架部件；d)移除該抗蝕劑層；及e)自該框架區域分離該框架部件，從而獲得該導線架，其中該框架部件包括外部框架，及該外部框架包括：上表面；與該上表面相對之下表面；介於該上表面與該下表面之間的側表面；經形成為自該上表面延伸至該側表面之第一凹部；經形成為自該下表面延伸至該側表面之第二凹部；及位於該側表面與該第一凹部之側壁之間或該第二凹部之側壁與該側表面之間的彎曲表面。
  8. 如請求項7之方法，其中，該彎曲表面包括： 位於該第一凹部之側壁與該側表面之間的第一彎曲表面；及位於該第二凹部之側壁與該側表面之間的第二彎曲表面。
  9. 如請求項8之方法，其中，在步驟b)中，形成於該金屬板之上表面上之其中一個抗蝕劑層包括第一外部框架圖案、及形成於該第一外部框架圖案之側表面中的第一缺口部分，形成於該金屬板之下表面上之另一抗蝕劑層包括第二外部框架圖案、及形成於該第二外部框架圖案之側表面中的第二缺口部分，該第一凹部係形成為對應於該第一缺口部分，該第二凹部係形成為對應於該第二缺口部分，及在平面圖中第一及第二角度係大於90°但不大於135°，其中該第一角度係由該第一缺口部分之側壁與該第一外部框架圖案之側表面所形成，及該第二角度係由該第二缺口部分之側壁與該第二外部框架圖案之側表面所形成。
  10. 如請求項7至9中任一項之方法，其中，在步驟c)中，該第一凹部包括複數個第一凹部，該第二凹部包括複數個第二凹部，該複數個第一凹部及該複數個第二凹部係以預定間隔並排設置；及於平面圖中該複數個第一凹部中之各者係設置於該複數個第二凹部中之相鄰凹部之間。
  11. 如請求項10之方法，其中，在步驟c)中，位於該複數個第一凹部中之相鄰凹部間之該側表面之上端的一部分係形成為線性形狀，且 位於該複數個第二凹部中之相鄰凹部間之該側表面之下端的一部分係形成為線性形狀。
  12. 如請求項7至9中任一項之方法，其中，在步驟c)中，該第一凹部及該第二凹部係形成於與該外部框架之長側方向平行的側表面中。
TW107103840A 2017-02-17 2018-02-02 導線架 TWI745539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-028222 2017-02-17
JP2017028222A JP6757274B2 (ja) 2017-02-17 2017-02-17 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
TW201836105A TW201836105A (zh) 2018-10-01
TWI745539B true TWI745539B (zh) 2021-11-11

Family

ID=63168002

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103840A TWI745539B (zh) 2017-02-17 2018-02-02 導線架

Country Status (4)

Country Link
US (1) US10276478B2 (zh)
JP (1) JP6757274B2 (zh)
CN (1) CN108461471B (zh)
TW (1) TWI745539B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6733940B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
JP7404763B2 (ja) * 2019-10-18 2023-12-26 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069400A1 (en) 2001-02-27 2002-09-06 Chippac, Inc. Plastic semiconductor package
US20140191380A1 (en) * 2013-01-04 2014-07-10 Texas Instruments Incorporated Integrated circuit package and method of making
WO2015124609A1 (de) * 2014-02-20 2015-08-27 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen bauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
JP2004319816A (ja) 2003-04-17 2004-11-11 Fujitsu Ltd リードフレーム及びその製造方法
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP4764519B1 (ja) * 2010-01-29 2011-09-07 株式会社東芝 Ｌｅｄパッケージ
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US8723324B2 (en) * 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
JP5804369B2 (ja) * 2011-09-09 2015-11-04 大日本印刷株式会社 半導体素子用リードフレーム、樹脂付半導体素子用リードフレームおよび半導体装置、並びに、半導体素子用リードフレームの製造方法、樹脂付半導体素子用リードフレームの製造方法および半導体装置の製造方法
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
JP6319644B2 (ja) * 2013-10-01 2018-05-09 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP6387787B2 (ja) * 2014-10-24 2018-09-12 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
JP6168096B2 (ja) * 2015-04-28 2017-07-26 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
JP6455932B2 (ja) * 2015-06-16 2019-01-23 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP2017103365A (ja) * 2015-12-02 2017-06-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002069400A1 (en) 2001-02-27 2002-09-06 Chippac, Inc. Plastic semiconductor package
US20140191380A1 (en) * 2013-01-04 2014-07-10 Texas Instruments Incorporated Integrated circuit package and method of making
WO2015124609A1 (de) * 2014-02-20 2015-08-27 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen bauelements

Also Published As

Publication number Publication date
JP2018133533A (ja) 2018-08-23
JP6757274B2 (ja) 2020-09-16
US20180240739A1 (en) 2018-08-23
TW201836105A (zh) 2018-10-01
US10276478B2 (en) 2019-04-30
CN108461471B (zh) 2022-07-05
CN108461471A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
TWI733981B (zh) 導線架
TWI745539B (zh) 導線架
US9779966B2 (en) Lead frame and semiconductor device
TWI546912B (zh) 具有散熱結構之半導體封裝結構及其製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP6773197B2 (ja) リードフレームおよびその製造方法
JP2006210807A (ja) 半導体装置の製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP2011142337A (ja) 半導体装置の製造方法
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP4215814B2 (ja) 半導体装置の製造方法
JP2005079365A (ja) 基板フレーム及びこれを用いた半導体装置の製造方法
JP5997964B2 (ja) リードフレーム
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP5554543B2 (ja) リードフレーム及び半導体装置の中間製品
JP6941296B2 (ja) リードフレームおよび半導体装置
JP3884552B2 (ja) 半導体装置とそれに用いられる回路部材および半導体装置の製造方法
JP2018014397A (ja) リードフレームおよび半導体装置
TW202326994A (zh) 引線框架、引線框架的製造方法、半導體裝置及半導體裝置的製造方法
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP5574297B2 (ja) リードフレームの製造方法
JP6150469B2 (ja) リードフレームの製造方法
JP2010283147A (ja) 半導体装置の製造方法、基板の製造方法及び基板
JP2005005643A (ja) 半導体装置及びその製造方法