JP2017103365A - リードフレーム及び電子部品装置とそれらの製造方法 - Google Patents

リードフレーム及び電子部品装置とそれらの製造方法 Download PDF

Info

Publication number
JP2017103365A
JP2017103365A JP2015235825A JP2015235825A JP2017103365A JP 2017103365 A JP2017103365 A JP 2017103365A JP 2015235825 A JP2015235825 A JP 2015235825A JP 2015235825 A JP2015235825 A JP 2015235825A JP 2017103365 A JP2017103365 A JP 2017103365A
Authority
JP
Japan
Prior art keywords
lead frame
die pad
resist layer
metal plate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015235825A
Other languages
English (en)
Inventor
金子　健太郎
Kentaro Kaneko
健太郎 金子
洋二 朝日
Yoji Asahi
洋二 朝日
小林　剛
Takeshi Kobayashi
剛 小林
孝治 渡邊
Koji Watanabe
孝治 渡邊
健一 駒津
Kenichi Komatsu
健一 駒津
丸山　徹
Toru Maruyama
徹 丸山
浩之佑 小林
Konosuke Kobayashi
浩之佑 小林
晃士 阿藤
Akishi Ato
晃士 阿藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015235825A priority Critical patent/JP2017103365A/ja
Priority to US15/365,281 priority patent/US20170162520A1/en
Priority to CN201611095172.7A priority patent/CN107017218A/zh
Priority to TW105139887A priority patent/TW201732959A/zh
Publication of JP2017103365A publication Critical patent/JP2017103365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】端子部と封止樹脂との十分な密着性が得られるリードフレームを提供する。【解決手段】金属板１０から形成された端子部５０と、金属板１０から形成されたダイパッド部４０とを備え、端子部５０及びダイパッド部４０は、上端から下側に凹曲面状に形成された第１側面Ｓ１と、第１側面Ｓ１の下端から下側に凹曲面状に形成された第２側面Ｓ２とをそれぞれ含み、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側方向に突出する突出部Ｔとなっており、第２側面Ｓ２は第１側面Ｓ１の位置よりも内部に食い込んでおり、第２側面Ｓ２の上端から下端までの距離Ｄ２は、第１側面Ｓ１の上端から下端までの距離Ｄ１よりも長く、かつ、ダイパッド部４０の第１側面Ｓ１が配置された側の面が電子部品搭載面となっている。【選択図】図１０

Description

本発明は、リードフレーム及び電子部品装置とそれらの製造方法に関する。
従来、半導体チップなどの電子部品を実装するためのリードフレームがある。そのようなリードフレームでは、ダイパッドの上に搭載された半導体チップが周囲のリードにワイヤによって接続され、半導体チップ及びワイヤが封止樹脂で封止される。
特開２０１２−６９８８６号公報
後述する予備的事項で説明するように、リードフレームが封止樹脂から抜け落ちることを防止するため、リードフレームの端子部の側面上端に突出部が形成される。しかし、エッチング抑制剤を含むウェットエッチングで形成される突出部は厚みがかなり薄く尖った形状となる。
このため、リードフレームに上下方向に応力がかかると、端子部の突出部が欠けてしまい、アンカーとして機能しなくなるため、十分な信頼性が得られない課題がある。
また、半導体チップと端子部とをワイヤボンディングで接続する際に、突出部が欠けてしまうことがある。
端子部と封止樹脂との十分な密着性が得られるリードフレーム及び電子部品装置とそれらの製造方法を提供することを目的とする。
以下の開示の一観点によれば、金属板から形成された端子部と、前記金属板から形成されたダイパッド部とを備え、前記端子部及びダイパッド部は、上端から下側に凹曲面状に形成された第１側面と、前記第１側面の下端から下側に凹曲面状に形成された第２側面とをそれぞれ有し、前記第１側面と第２側面との境界部分が外側方向に突出する突出部となっており、前記第２側面は第１側面の位置よりも内部に食い込んでおり、前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長く、かつ、前記ダイパッド部の前記第１側面が配置された側の面が電子部品搭載面であるリードフレームが提供される。
また、その開示の他の観点によれば、金属板から形成された端子部と、前記金属板から形成されたダイパッド部とを備え、前記端子部及びダイパッド部は、上端から下側に凹曲面状に形成された第１側面と、前記第１側面の下端から下側に凹曲面状に形成された第２側面とをそれぞれ有し、前記第１側面と第２側面との境界部分が外側方向に突出する突出部となっており、前記第２側面は第１側面の位置よりも内部に食い込んでおり、前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長く、かつ、前記ダイパッド部の前記第１側面が配置された側の面が電子部品搭載面であるリードフレームと、前記リードフレームの電子部品搭載面に搭載され、前記端子部に電気的に接続された電子部品と、前記電子部品と、前記端子部及び前記ダイパッド部の前記第１側面及び前記第２側面とを被覆して形成された封止樹脂とを有する電子部品装置が提供される。
さらに、その開示の他の観点によれば、金属板の上面に、開口部が設けられた第１レジスト層を形成する工程と、前記第１レジスト層の開口部を通して、前記金属板を厚みの途中までウェットエッチングして、第１凹部を形成する第１のエッチング工程と、前記第１レジスト層を除去する工程と、前記金属板の上面に、前記第１凹部の内壁面の周縁部を第２レジスト層で被覆した状態で、前記第１凹部の上に開口部が設けられた前記第２レジスト層を形成する工程と、前記第２レジスト層の開口部を通して、前記第１凹部の底面から前記金属板をウェットエッチングする第２のエッチング工程とを有し、前記第２のエッチング工程を行うことにより、前記第１凹部の内壁面の周縁部から得られる凹曲面状の第１側面と、前記第１側面の下端に接して配置される凹曲面状の第２側面とが形成され、前記第１側面と第２側面との境界部分が外側方向に突出する突出部となって形成され、前記第２側面は第１側面の位置よりも内部に食い込んで形成され、かつ、前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長く設定されるリードフレームの製造方法が提供される。
以下の開示によれば、リードフレームの端子部及びダイパッド部は、上端から下側に凹曲面状に形成された第１側面と、第１側面の下端から下側に凹曲面状に形成された第２側面とをそれぞれ有する。そして、第１側面と第２側面との境界部分が外側方向に突出する突出部となっている。
突出部を含む第１側面は上端から下端まで所要の距離を有するため、ある程度の厚みを有する。これにより、リードフレームに上下方向に応力がかかるとしても、突出部が欠けることはなく、アンカーとして十分に機能するため、十分な信頼性が得られる。
図１（ａ）〜（ｄ）は予備的事項に係るリードフレームの課題を説明するための断面図（その１）である。 図２（ａ）〜（ｃ）は予備的事項に係るリードフレームの課題を説明するための断面図（その２）である。 図３（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その１）である。 図４（ａ）〜（ｄ）は第１実施形態のリードフレームの製造方法を示す断面図（その２）である。 図５（ａ）〜（ｄ）は第１実施形態のリードフレームの製造方法を示す断面図（その３）である。 図６は第１実施形態のリードフレームの製造方法を示す断面図（その４）である。 図７は第１実施形態のリードフレームの製造方法を示す断面図（その５）である。 図８（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その６）である。 図９（ａ）及び（ｂ）は第１実施形態のリードフレームの製造方法を示す断面図（その７）である。 図１０（ａ）及び（ｂ）は第１実施形態のリードフレーム及び電子部品装置を示す断面図である。 図１１（ａ）及び（ｂ）は第１実施形態の他のリードフレームを示す断面図である。 図１２（ａ）〜（ｃ）は第１実施形態の変形例のリードフレームの製造方法を示す断面図である。 図１３（ａ）及び（ｂ）は第２実施形態のリードフレームの製造方法を示す断面図（その１）である。 図１４（ａ）〜（ｃ）は第２実施形態のリードフレームの製造方法を示す断面図（その２）である。 図１５（ａ）及び（ｂ）は第２実施形態のリードフレームの製造方法を示す断面図（その３）である。 図１６（ａ）及び（ｂ）は第２実施形態のリードフレームを示す断面図である。 図１７は第２実施形態の電子部品装置を示す断面図である。 図１８（ａ）〜（ｃ）は第３実施形態のリードフレームの製造方法を示す断面図である。 図１９（ａ）及び（ｂ）は第３実施形態のリードフレームを示す断面図である。 図２０は第３実施形態の電子部品装置を示す断面図である。 図２１（ａ）〜（ｃ）は第４実施形態のリードフレームの製造方法を示す断面図である。 図２２（ａ）及び（ｂ）は第４実施形態のリードフレームを示す断面図である。 図２３は第４実施形態の電子部品装置を示す断面図である。 図２４（ａ）〜（ｃ）は第５実施形態のリードフレームの製造方法を示す断面図である。 図２５（ａ）及び（ｂ）は第５実施形態のリードフレームを示す断面図である。 図２６は第５実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図１及び図２は、予備的事項に係るリードフレームの課題を説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術内容を含む。
予備的事項に係るリードフレームの製造方法では、図１（ａ）に示すように、まず、圧延銅箔などからなる薄厚の銅板１００を用意する。そして、銅板１００の上面に、開口部１２０ａが設けられた第１レジスト層１２０をパターニングして形成する。さらに、銅板１００の下面の全体に第２レジスト層１４０を形成して下面を保護する。
次いで、図１（ｂ）に示すように、第１レジスト層１２０の開口部１２０ａを通して銅板１００を厚みの途中までウェットエッチングして凹部Ｃを形成する。ウェットエッチングは、エッチング抑制剤を含む銅のウェットエッチング液を使用するスプレーエッチングにより行われる。
このとき、エッチング抑制剤の作用により、第１レジスト層１２０の開口部１２０ａの側面直下のエッチング面にエッチング抑制物が付着することにより、横方向へのエッチングが抑制される。エッチングが進むにつれて、側面へのエッチング抑制物の付着が少なくなるため、銅板１００の凹部Ｃの側面の途中でサイドエッチング量が大きくなり、横方向に食い込んだ側面形状となる。
このようにして、凹部Ｃの側面の上端に庇状の突出部Ｔが形成される。後述するように、電子部品装置を構築する際に凹部Ｃに封止樹脂が充填され、突出部Ｔは封止樹脂からリードフレームが抜け落ちることを防止するアンカーとして機能する。
その後に、図１（ｃ）に示すように、第１レジスト層１２０及び第２レジスト層１４０を除去する。
次いで、図１（ｄ）に示すように、銅板１００のダイパッド部となる領域（不図示）に半導体チップ（不図示）を搭載し、半導体チップと銅板１００の端子部になる部分とをワイヤ１５０で接続する。図１（ｄ）では、銅板１００の端子部になる領域が部分的に示されている。
さらに、図２（ａ）に示すように、半導体チップ、ワイヤ１５０、及び銅板１００を封止樹脂２００で封止する。続いて、銅板１００の下面に、凹部Ｃに対応する領域に開口部１６０ａが設けられた第３レジスト層１６０を形成する。
次いで、図２（ｂ）に示すように、第３レジスト層１６０の開口部１６０ａを通して、銅板１００を下面から凹部Ｃの底の封止樹脂２００に到達するまでウェットエッチングする。その後に、第３レジスト層１６０が除去される。
このようにして、図２（ｃ）に示すように、銅板１００が上面及び下面からウェットエッチングによって貫通加工されてパターン化される。これにより、ダイパッド部（不図示）とその周囲の端子部３００とが分離された状態で形成される。以上により、リードフレームに半導体チップが電気的に接続された電子部品装置が構築される。
前述したように、端子部３００の上端の突出部Ｔは、封止樹脂２００からリードフレームが抜け落ちることを防止するアンカーとして機能する。しかし、エッチング抑制剤の作用で形成される突出部Ｔは、厚みがかなり薄く尖った形状となっている。このため、電子部品装置に上下方向に応力がかかると、突出部Ｔが欠けてしまい、アンカーとして機能しなくなるため、電子部品装置の十分な信頼性が得られない課題がある。
また、エッチング抑制剤を添加するウェットエッチングは、エッチング抑制剤の添加量、エッチング液の圧力や温度などの要因で凹部Ｃを形成する際に寸法が変動しやすいため、端子部３００の表面寸法が安定しない課題もある。
以下に説明する実施形態のリードフレームでは、前述した課題を解消することができる。
（第１実施形態）
図３〜図９は第１実施形態のリードフレームの製造方法を説明するための図、図１０は第１実施形態のリードフレーム及び電子部品装置を示す図である。
以下、リードフレーム及び電子部品装置の製造方法を説明しながら、リードフレーム及び電子部品装置の構造について説明する。
第１実施形態のリードフレームの製造方法では、まず、図３（ａ）に示すような銅板１０を用意する。銅板１０としては、厚みが７５μｍ〜２００μｍの圧延銅箔が使用される。銅板１０は金属板の好適な一例であり、リードフレームとして使用できる各種の金属板を使用することができる。
次いで、図３（ｂ）に示すように、銅板１０の上面に、開口部２１ａが設けられた第１レジスト層２１をパターニングして形成する。さらに、銅板１０の下面の全体に第２レジスト層２２を形成して下面を保護する。
第１、第２レジスト層２１，２２としては、液状レジスト、ドライフィルムレジスト、又は電着レジストが使用される。第１レジスト層２１の開口部２１ａはフォトリソグラフィに基づいて露光、現像を行うことにより形成される。
第１、第２レジスト層２１、２２の代わりに、マスクとして金めっき層を使用してもよい。
銅板１０には、半導体チップが搭載されるダイパッド部が配置されるダイパッド領域Ａと、端子部が配置される端子領域Ｂとが画定されている。
以下の説明では、図３（ｂ）の銅板１０の端子領域Ｂを部分的に示して説明する。図４（ａ）には、図３（ｂ）の銅板１０の端子領域Ｂが拡大されて部分的に示されている。
そして、図４（ｂ）に示すように、第１レジスト層２１の開口部２１ａを通して、銅板１０を上面から厚みの途中までウェットエッチングして第１凹部Ｃ１を形成する。
本実施形態のウェットエッチングでは、エッチング抑制剤を含まないエッチング液が使用される。エッチング装置としては、スプレーウェットエッチング装置が好適に使用されるが、ディップ方式、スピナー方式などの他のエッチング装置を採用してもよい。
銅板１０のエッチング液としては、塩化第二鉄溶液、塩化第二銅溶液、アルカリエッチング液などが使用される。アルカリエッチング液としては、例えば、塩化アンモニウム銅溶液が使用される。
このとき、エッチング抑制剤を含まないエッチング液を使用するため、銅板１０は第１レジスト層２１の開口部２１ａ内から完全な等方性エッチングでエッチングされる。等方性エッチングでは、厚み方向と横方向のエッチング量が同じになる。
このため、第１レジスト層２１の開口部２１ａの側面下端からの横方向の食い込み量と、同じく側面下端からの深さは同じ寸法になり、第１凹部Ｃ１の内面は凹曲面状に形成される。第１凹部Ｃ１の深さは、１０μｍ〜５０μｍに設定される。
このように、本実施形態では、予備的事項と違ってエッチング抑制剤を使用しないため、この段階では第１凹部Ｃ１の側面の上端に突出部は形成されない。
その後に、図４（ｃ）に示すように、第１、第２レジスト層２１，２２を除去する。レジスト層を除去する工程では、レジスト剥離液によってレジスト層が剥離される。レジスト剥離液としては、苛性ソーダ、又はアミン系の有機溶剤が使用される。
次いで、図４（ｄ）に示すように、図４（ｃ）の銅板１０の上面に、第１凹部Ｃ１上に開口部２３ａが設けられた第３レジスト層２３を形成する。第３レジスト層２３の開口部２３ａは、第１凹部Ｃ１の内壁面の周縁部が第３レジスト層２３で被覆された状態で、第１凹部Ｃ１の中央部上に配置される。
第１凹部Ｃ１の一端からの第３レジスト層２３のかぶり量Ｗは１０μｍ〜５０μｍに設定される。
第３レジスト層２３は第１凹部Ｃ１の段差が生じた銅板１０の上面に形成されるため、真空ラミネータによって第１レジスト層２１よりも厚膜のドライフィルムレジストを積層して形成する。これより、第３レジスト層２３が第１凹部Ｃ１上にも隙間なく形成され、第３レジスト層２３のパターンを信頼性よく形成することができる。
また、同じく図４（ｄ）に示すように、銅板１０の下面の全体に第４レジスト層２４を形成して下面を保護する。
次いで、図５（ａ）に示すように、第３レジスト層２３の開口部２３ａを通して、銅板１０を第１凹部Ｃ１の底面から厚みの途中までウェットエッチングする。このときも、エッチング抑制剤を含まないウェットエッチング液が使用される。このため、第３レジスト層２３の開口部２３ａ内から銅板１０が完全な等方性エッチングでエッチングされる。
これにより、第１凹部Ｃ１の内壁面の周縁部に第１側面Ｓ１が残された状態で、第１凹部Ｃ１の深さが深くなって第２凹部Ｃ２が形成される。第２凹部Ｃ２は、第１凹部Ｃ１の第１側面Ｓ１とそれに接する第２側面Ｓ２とを備えて形成される。その後に、図５（ｂ）に示すように、第３レジスト層２３及び第４レジスト層２４を除去する。
第２凹部Ｃ２の深さは、例えば、銅板１０の全体の厚みの２／３程度になるように設定される。
図５（ｂ）に示すように、第２凹部Ｃ２の第２側面Ｓ２は、第３レジスト層２３で被覆されて残される第１側面Ｓ１の下端から銅板１０の内部に食い込むようにして、凹曲面状に形成される。
これにより、第１側面Ｓ１と第２側面Ｓ２との境界部分が突出部Ｔとなって形成される。図５（ｂ）の突出部Ｔを含む第１側面は、予備的事項で説明したように、電子部品装置を構築する際に、封止樹脂からリードフレームが抜け落ちることを防止するアンカーとして機能する。
図５（ｂ）の突出部Ｔを含む第１側面Ｓ１は上端から下端まで所要の距離を有するため、ある程度の厚みを有して形成される。このため、電子部品装置に上下方向に応力がかかるとしても、突出部Ｔが欠けることがなく、電子部品装置の十分な信頼性が得られる。
次いで、図５（ｃ）に示すように、銅板１０の上面に、第２凹部Ｃ２を覆うように第５レジスト層２５をパターニングして形成する。さらに、銅板１０の下面に、第２凹部Ｃ２に対応するように第６レジスト層２６をパターニングして形成する。
続いて、図５（ｄ）に示すように、銅板１０をめっき給電経路に利用する電解めっきにより、第５、第６レジスト層２５，２６から露出する銅板１０の上面及び下面の領域に金属めっき層２８ａ，２８ｂをそれぞれ形成する。
金属めっき層２８ａ，２８ｂは、金（Ａｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、銀（Ａｇ）、錫（Ｓｎ）、及び亜鉛（Ｚｎ）などから形成される単層の金属層、あるいは複数層の金属層から形成される。
その後に、図６に示すように、第４、第５レジスト層２４，２５を除去する。図７には、この段階での銅板１０の全体の様子が示されている。図７に示すように、銅板１０のダイパッド領域Ａにも同様な形状の第２凹部Ｃ２が形成される。ダイパッド領域Ａの第２凹部Ｃ２の底面が電子部品搭載面となり、その上に半導体チップが搭載される。
このようにして、厚みの途中までパターン化されて、端子部になる領域とダイパッド部になる領域とが形成されたリードフレームを得る。
銅板１０の下面の金めっき層２８ｂのパターンは、ダイパッド領域Ａと端子領域Ｂの各端子部になる部分に対応して配置される。金めっき層２８ｂの開口部２８ｘを通して、銅板１０を下面からウェットエッチングすることにより、ダイパッド部及び各端子部がそれぞれ得られるようになっている。
次いで、図８（ａ）及び（ｂ）に示すように、図７の銅板１０のダイパッド領域Ａの第２凹部Ｃ２の底面に半導体チップ３０を搭載する。さらに、ワイヤボンディング法により、半導体チップ３０の接続部と銅板１０の端子領域Ｂの金めっき層２８ａとをワイヤ３２で接続する。ワイヤ３２としては、金線又は銅線などが使用される。
続いて、図９（ａ）及び（ｂ）に示すように、半導体チップ３０、ワイヤ３２及び銅板１０を封止する封止樹脂３４を形成する。このとき、銅板１０の第２凹部Ｃ２に封止樹脂３４が充填される。
このようにして、銅板１０の一面側と、端子部になる領域及びダイパッド部になる領域の第１側面Ｓ１及び第２側面Ｓ２と、半導体チップ３０とを封止樹脂３４で封止する。
さらに、図１０（ａ）及び（ｂ）に示すように、銅板１０の上側側の金属めっき層２８ｂの開口部２８ｘを通して、銅板１０を下面側から第２凹部Ｃ２の底の封止樹脂３４に到達するまでウェットエッチングする。
これにより、銅板１０が上面及び下面から貫通加工されて、銅板１０がパターン化される。そして、第２側面Ｓ２の下端から下側に第３側面Ｓ３が形成される。第３側面Ｓ３は封止樹脂３４から露出し、封止樹脂３４から下側に突出して形成される。
金属板の一面側の一例が銅板１０の上面側であり、金属板の他面側の一例が銅板１０の下面側である。
その結果、銅板１０のダイパッド領域Ａと端子領域Ｂとが分離され、半導体チップ３０が搭載された銅板１０のパターンがダイパッド部４０となる。また、銅板１０の端子領域Ｂがパターニングされて相互に分離された端子部５０が得られる。
以上により、第１実施形態のリードフレーム１が得られると共に、リードフレーム１に半導体チップ３０が搭載された電子部品装置２が得られる。半導体チップ３０は電子部品の一例であり、リードフレームに各種の電子部品を搭載して電子部品装置を構築してもよい。
図１０（ａ）に示すように、第１実施形態のリードフレーム１は、ダイパッド部４０とその周囲に配置された端子部５０とを備えている。ダイパッド部４０と端子部５０とは分離されて電気的に絶縁されている。ダイパッド部４０の下には金属めっき層２８ｂが形成されている。
また、図１０（ｂ）の部分拡大断面図に示すように、端子部５０の上面に金属めっき層２８ａが形成され、下面に金属めっき層２８ｂが形成されている。前述したように、ダイパッド部４０及び端子部５０は銅板１０がパターン化されて形成される。銅板１０は金属板の一例であり、ダイパッド部４０及び端子部５０は各種の金属板から形成することができる。
ダイパッド部４０の厚みは端子部５０の厚みよりも薄く設定されている。ダイパッド部４０の高さ位置は、端子部５０の上面の高さ位置よりも低くなっている。そして、ダイパッド部４０の上面が電子部品搭載面となっており、電子部品搭載面に半導体チップ３０が搭載されている。ダイパッド部４０は端子部５０の第３側面Ｓ３と同じ側面を有して形成される。
半導体チップ３０の接続部と端子部５０上の金属めっき層２８ａとがワイヤ３２によって接続されている。これにより、半導体チップ３０がリードフレーム１の端子部５０に電気的に接続される。また、半導体チップ３０、ダイパッド部４０、端子部５０及びワイヤ３２が封止樹脂３４によって封止されている。
また、図１０（ｂ）の部分拡大断面図に示すように、端子部５０は、上から順に、第１側面Ｓ１、第２側面Ｓ２及び第３側面Ｓ３を備えている。
第１側面Ｓ１は、端子部５０の上端から下側に凹曲面状に形成されている。また、第２側面Ｓ２は、第１側面Ｓ１の下端から下側に凹曲面状に形成されており、第２側面Ｓ２の上端が第１側面Ｓ１の下端に接している。凹曲面状の側面は、断面視して円の一部をなす円弧状に形成される。
また、第２側面Ｓ２は、第１側面Ｓ１の下端から端子部５０の内部に食い込んで形成されている。
これにより、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側に突出する突出部Ｔとなっている。
好適な一例としては、第１側面Ｓ１の上端から下端までの距離Ｄ１は１μｍ〜２０μｍである。また、第１側面Ｓ１の上端から下端までの水平方向の長さＬは、５〜３０μｍである。また、第１側面Ｓ１の下端からの第２側面Ｓ２の食い込み寸法Ｍは、５μｍ〜３０μｍである。
また、第２側面Ｓ２の上端から下端までの距離Ｄ２は、第１側面Ｓ１の上端から下端までの距離Ｄ１よりも長く設定される。
第２側面Ｓ２は、第１側面Ｓ１の位置よりも端子部５０の内部に食い込んで配置されている。
さらに、第３側面Ｓ３は、第２側面Ｓ２の下端から下側に凹曲面状に形成されており、第３側面Ｓ３の上端が第２側面Ｓ２の下端に接している。第３側面Ｓ３の下端が端子部５０の下面に接している。第３側面Ｓ３は封止樹脂３４から露出しており、封止樹脂３４の下端から下側に突出している。
第１実施形態では、端子部５０の側面は、３つの凹曲面状の第１〜第３側面Ｓ１〜Ｓ３が接するため、それらの境界に側面から外側に突起する２つの側面突起Ｐが存在する。
封止樹脂３４は端子部５０の第１側面Ｓ１及び第２側面Ｓ２を封止して形成され、第３側面Ｓ３は封止樹脂３４で封止されておらず、露出している。
端子部５０の上端側に形成された突出部Ｔが封止樹脂３４からリードフレーム１が抜け落ちることを防止するアンカーとして機能する。
本実施形態では、前述した図４（ｄ）〜図５（ｂ）で説明したように、第１側面Ｓ１になる第１凹部Ｃ１の内壁面の周縁部が第３レジスト層２３で被覆された状態で、第１凹部Ｃ１の底に第２凹部Ｃ２を形成している。
これにより、第２凹部Ｃ２を形成する際に、上端から下端まで所要の距離Ｄ１を有する第１側面Ｓ１が確実に確保される。しかも、第２凹部Ｃ２は第１側面Ｓ１から内部に食い込んで形成されるため、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側に突き出る突出部Ｔとなる。
突出部Ｔを含む第１側面Ｓ１は上端から下端まで所要の距離Ｄ１を有するため、ある程度の厚みを有する。よって、電子部品装置２に上下方向に応力がかかるとしても、突出部Ｔが欠けることはなく、アンカーとして十分に機能するため、電子部品装置の十分な信頼性が得られる。
また、前述した予備的事項の端子部３００の側面内には中央部に側面突起が１つ形成されているだけである。これに対して、第１実施形態では、端子部５０は、３つの第１〜第３側面Ｓ１〜Ｓ３を備え、２つの側面突起Ｐが形成されている。
このため、端子部５０の断面形状が複雑になって封止樹脂３４の接触面積が大きくなるため、端子部５０が封止樹脂３４から抜けにくい構造となる。
第１凹部Ｃ１及び第２凹部Ｃ２の各エッチング深さ（図４（ｂ）、図５（ａ））を調整することにより、２つの側面突起Ｐの位置を上下に移動させることができる。
また、端子部５０の表面寸法は、前述した図４（ｃ）の第１凹部Ｃ１の寸法で概ね決定される。第１凹部Ｃ１のエッチング深さは１０μｍ〜５０μｍと比較的浅く、また第１凹部Ｃ１はエッチング抑制剤を含まない等方性のウェットエッチングによって形成される。
これにより、第１凹部Ｃ１の寸法のばらつきを抑制できるため、端子部５０の表面寸法を安定させることができる。
その結果、端子部５０などを形成するためのフォトマスクの設計時のパターン補正の割り出しが容易になり、コスト的に有利になる。
また、第１凹部Ｃ１及び第２凹部Ｃ２の各エッチング深さ（図４（ｂ）、図５（ａ））、図４（ｄ）の第３レジスト層２３のかぶり量Ｗを調整することにより、突出部Ｔの形状や第２側面Ｓ２の食い込み寸法Ｍを調整することができる。
また、第１実施形態では、予備的事項の図１（ｃ）の凹部Ｃに対応する部分を第１凹部Ｃ１及び第２凹部Ｃ２の２つに分けて形成するため、端子部５０の第２側面Ｃ２の内部への食い込み寸法を小さくできる。これにより、半導体チップ３０と端子部５０とをワイヤボンディング法によってワイヤ３２で接続する際に、端子部５０が破損することが防止される。
また、本実施形態では、端子部５０の第１側面Ｓ１は上端から下端まで水平方向の長さＬを有している、このため、端子部５０を平面視すると、外周線が二重になって見えるため、端子部５０の側面に突出部Ｔが形成されていることを推察することができる。
さらには、銅板１０を３回のエッチングに分けて貫通加工するため、図１０（ｂ）の側面突起Ｐの出っ張りを予備的事項の２回のエッチングで行う場合よりも小さくすることができる。
このため、端子部５０の配置ピッチを狭くすることが可能になり、端子部５０のパターンの微細化を図ることができる。
図１１（ａ）に示すように、前述した図７の構造体を第１実施形態の他のリードフレーム１ｘとしてもよい。第１実施形態の他のリードフレーム１ｘでは、銅板１０にダイパッド領域Ａのダイパッド部４０と、端子領域Ｂの端子部５０とが繋がった状態となっている。
図１１（ａ）では、ダイパッド部４０は第２凹部Ｃ２の底面に配置され、端子部５０が平板上の銅板１０の一面側から上側に突出して形成されている。
また、図１１（ｂ）の他のリードフレーム１ｙでは、同様に、銅板１０にダイパッド領域Ａのダイパッド部４０と、端子領域Ｂの端子部５０とが繋がった状態となっている。図１１（ｂ）では、ダイパッド部４０と端子部５０とが共に平板状の銅板１０の一面側からから上側に突出して形成されている。
また、図１１（ｂ）では、ダイパッド部４０は、端子部５０と同様に、第１側面Ｓ１と第２側面Ｓ２を備えて形成される。
図１１（ｂ）のリードフレーム１ｙを使用して電子部品装置を構築する場合は、前述した図１０（ａ）において、ダイパッド部４０が端子部５０と同様に、第１側面Ｓ１、第２側面Ｓ２及び第３側面Ｓ３を備えた形成され、ダイパッド部４０及び端子部５０の各第３側面Ｓ３が封止樹脂３４から露出した状態となる。
次の図１２には、第１実施形態の変形例のリードフレームの製造方法が示されている。変形例のリードフレームの製造方法では、図１２（ａ）に示すように、まず、前述した図５（ｂ）と同様に、銅板１０に第１、第２側面Ｓ１，Ｓ２を備えた第２凹部Ｃ２を形成する。
次いで、図１２（ｂ）に示すように、金属めっき層を形成する工程を省略し、前述した図８（ａ）と同様に、銅板１０のダイパッド領域Ａに半導体チップ３０を搭載し、半導体チップ３０と銅板１０の端子領域Ｂとをワイヤ３２で接続する。その後に、半導体チップ３０及びワイヤ３２などを封止樹脂３４で封止する。
さらに、図１２（ｃ）に示すように、銅板１０の下面の全面を第２凹部Ｃ２の底の封止樹脂３４に到達するまでウェットエッチングする。これにより、前述した図１０（ａ）と同様に、ダイパッド部４０と端子部５０とが分離されて形成される。
また、他の変形例としては、前述した図８（ａ）の工程で、半導体チップをフリップチップ接続するようにしてもよい。この場合は、特に図示しないが、前述した図７の工程で、銅板１０のダイパッド領域Ａを端子領域Ｂとして形成し、端子部になるパターンに半導体チップのバンプ電極をフリップチップ接続する。
さらに、半導体チップの下側にアンダーフィル樹脂を充填し、半導体チップ及び銅板を封止樹脂で封止した後に、下面から銅板がエッチングされて各端子部が得られる。
以上のように、ワイヤ接続又はフリップチップ接続により、電子部品がリードフレームの端子部に電気的に接続されて電子部品装置が構築される。
（第２実施形態）
図１３〜図１５は第２実施形態のリードフレームの製造方法を示す図、図１６は第２実施形態のリードフレームを示す図、図１７は第２実施形態の電子部品装置を示す図である。
前述した第１実施形態では、銅板の上面からエッチングを２回行って凹部を形成した後に、下面から３回目のエッチングを行うことにより、３つの第１〜第３側面が接する端子部を形成している。
第２実施形態のリードフレームは、銅板の上面及び下面に１回目のエッチングで同時に凹部を形成した後に、上面及び下面から２回目のエッチングを同時に行うことにより形成される。これにより、端子部の側面は、４つの凹曲面状の第１〜第４側面が接して形成される。
第２実施形態のリードフレームの製造方法では、図１３（ａ）に示すように、第１実施形態の図３（ａ）と同一の銅板１０を用意する。次いで、図１３（ｂ）に示すように、銅板１０の上面に、開口部２１ａが設けられた第１レジスト層２１を形成する。さらに、銅板１０の下面に、第１レジスト層２１の開口部２１ａに対応する部分に開口部２２ａが設けられた第２レジスト層２２を形成する。
第１実施形態と同様に、銅板１０には、半導体チップが搭載されるダイパッド部が配置されるダイパッド領域Ａと、端子部が配置される端子領域Ｂとが画定されている。
第１実施形態と同様に、以下の説明では、図１３（ｂ）の銅板１０の端子領域Ｂを部分的に示して説明する。図１４（ａ）には、図１４（ｂ）の銅板１０の端子領域Ｂが拡大されて部分的に示されている。
そして、図１４（ｂ）に示すように、第１実施形態の図４（ｂ）の工程と同様に、金属層１０の上面の第１レジスト層２１の開口部２１ａを通して、銅板１０を上面からウェットエッチングすることにより第１凹部Ｃ１を形成する。
また同様に、金属層１０の下面の第２レジスト層２２の開口部２２ａを通して、銅板１０の下面からウェットエッチングすることにより第１凹部Ｃ２を形成する。第２実施形態においても、ウェットエッチングは、エッチング抑制剤を含まないエッチング液が使用される。
その後に、図１４（ｃ）に示すように、第１レジスト層２１及び第２レジスト層２２を除去する。
次いで、図１５（ａ）に示すように、第１実施形態の図４（ｄ）の工程と同様に、図１４（ｃ）の銅板１０の上面の第１凹部Ｃ１の上に開口部２３ａが設けられた第３レジスト層２３を形成する。第１実施形態と同様に、第３レジスト層２３の開口部２３ａは、第１凹部Ｃ１の内壁面の周縁部が第３レジスト層２３で被覆された状態で、第１凹部Ｃ１の中央部上に配置される。
また同様に、銅板１０の下面の第２凹部Ｃ２の上に開口部２４ａが設けられた第４レジスト層２３を形成する。同様に、第４レジスト層２４の開口部２４ａは、第２凹部Ｃ２の内壁面の周縁部が第４レジスト層２４で被覆された状態で、第２凹部Ｃ２の中央部上に配置される。
続いて、図１５（ｂ）に示すように、銅板１０の上面の第３レジスト層２３の開口部２３ａを通して、第１凹部Ｃ１の底の銅板１０を厚み方向にウェットエッチングする。
また同時に、銅板１０の下面の第４レジスト層２４の開口部２４ａを通して、第２凹部Ｃ２の底の銅板１０を厚み方向にウェットエッチングする。
このとき、銅板１０の上面からのエッチング面と下面からのエッチング面とが連通して、銅板１０が上面及び下面から貫通加工されてパターン化される。その後に、第３レジスト層２３及び第４レジスト層２４を除去する。
以上により、図１６（ａ）及び（ｂ）に示すように、第２実施形態のリードフレーム１ａが得られる。
図１６（ａ）には、リードフレーム１ａの全体の様子が示されている。前述した図１３（ｂ）の銅板１０がエッチングされて、図１６（ａ）のリードフレーム１ａが得られる。
第２実施形態のリードフレーム１ａは、ダイパッド部４０とその周囲に配置された端子部５０とを備えている。ダイパッド部４０と端子部５０とは分離されて電気的に絶縁されている。この段階では、ダイパッド部４０と端子部５０、及び端子部５０同士がタイバー（不図示）で連結されている。
図１６（ｂ）の部分拡大断面図に示すように、端子部５０は、上から順に、第１側面Ｓ１、第２側面Ｓ２、第３側面Ｓ３及び第４側面Ｓ４を備えている。第１側面Ｓ１及び第２側面Ｓ２と、第３側面Ｓ３及び第４側面Ｓ４とは、第２側面Ｓ２と第３側面Ｓ３との境界線を軸として対称になって配置されている。
第１側面Ｓ１は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、端子部５０の上端から下側に凹曲面状に形成されている。また、第２側面Ｓ２は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、第１側面Ｓ１の下端から下側に凹曲面状に形成されており、第２側面Ｓ２の上端が第１側面Ｓ１の下端に接している。
第２側面Ｓ２は、第１側面Ｓ１の下端から端子部５０の内部へ食い込んで形成されている。これにより、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側に突出する突出部Ｔとなっている。
さらに、第３側面Ｓ３は、第２側面Ｓ２の下端から下側に凹曲面状に形成されており、第３側面Ｓ３の上端が第２側面Ｓ２の下端に接している。
また、第４側面Ｓ４は、第３側面Ｓ３の下端から下側に凹曲面状に形成されており、第４側面Ｓ４の上端が第３側面Ｓ３の下端に接している。第４側面Ｓ４の下端が端子部５０の下面に接している。
第２実施形態では、端子部５０の側面は、４つの凹曲面状の第１〜第４側面Ｓ１〜Ｓ４が接するため、それらの境界に３つの側面突起Ｐが存在する。
また、ダイパッド部４０においても、端子部５０と同様に、上から順に、第１側面Ｓ１、第２側面Ｓ２、第３側面Ｓ３及び第４側面Ｓ４を備えている。そして、ダイパッド部４０の第１側面Ｓ１が配置された側の面が電子部品搭載面となっている。
第２実施形態では、端子部５０の第１側面Ｓ１及び第２側面Ｓ２が第１実施形態の図１０（ａ）及び（ｂ）の端子部５０と同様に形成されて突出部Ｔが得られる。このため、第２実施形態のリードフレーム１ａは第１実施形態のリードフレーム１と同様な効果を奏する。
また、第２実施形態では、銅板１０の上面及び下面からそれぞれ２回のエッチングを行うため、端子部５０の側面に３つの側面突起Ｐが形成される。これにより、断面形状がより複雑になるため、封止樹脂３４とリードフレーム１ａとの密着性をさらに向上させることができる。
また、第２実施形態では、銅板１０が実質的に４回のエッチングに分けて貫通加工されることになるため、側面突起Ｐの出っ張りがより小さくなり、端子部５０の微細化に有利になる。
第２実施形態では、図１７に示すように、リードフレーム１ａのダイパッド部４０の電子部品搭載面に半導体チップ３０が搭載される。そして、半導体チップ３０の接続部と端子部５０とがワイヤ３２で接続される。
さらに、半導体チップ３０、ワイヤ３２及びリードフレーム１ａを封止樹脂３４で封止する。その後に、リードフレーム１ａのタイバー（不図示）が切断されて、ダイパッド部４０及び各端子部５０が相互に分離される。
以上により、第２実施形態の電子部品装置２ａが得られる。
第２実施形態においても、リードフレーム１ａのダイパッド部４０の代わりに端子部５０を形成し、その端子部５０に半導体チップ３０のバンプ電極をフリップチップ接続してもよい。
（第３実施形態）
図１８は第３実施形態のリードフレームの製造方法を示す図、図１９は第３実施形態のリードフレームを示す図、図２０は第３実施形態の電子部品装置を示す図である。
第３実施形態のリードフレームは、銅板の上面及び下面に１回目のエッチングで同時に凹部を形成した後に、上面から２回目のエッチングを行うことにより形成される。これにより、端子部の側面は、３つの凹曲面状の第１〜第３側面が接して形成される。
第３実施形態のリードフレームの製造方法では、図１８（ａ）に示すように、まず、前述した第２実施形態の図１４（ａ）〜（ｂ）と同様な方法により、図１４（ｃ）と同一構造の銅板１０を用意する。銅板１０の上面に第１凹部Ｃ１が形成され、下面に第２凹部Ｃ２が形成される。
次いで、図１８（ｂ）に示すように、第１実施形態の図４（ｄ）の工程と同様に、図１８（ａ）の銅板１０の上面の第１凹部Ｃ１の上に開口部２１ａが設けられた第１レジスト層２１を形成する。
第１実施形態と同様に、第１レジスト層２１の開口部２１ａは、第１凹部Ｃ１の内壁面の周縁部が第１レジスト層２１で被覆された状態で、第１凹部Ｃ１の中央部上に配置される。
さらに、銅板１０の下面の全体に第２レジスト層２２を形成して、第２凹部Ｃ２を含む下面を保護する。
続いて、図１８（ｃ）に示すように、銅板１０の上面の第１レジスト層２１の開口部２１ａを通して、第１凹部Ｃ１の底の銅板１０を厚み方向にウェットエッチングする。このとき、第２凹部Ｃ２に形成された第２レジスト層２２に到達するまでエッチングが行われる。
第３実施形態においても、ウェットエッチングは、エッチング抑制剤を含まないエッチング液が使用される。
その後に、第１レジスト層２１及び第２レジスト層２２を除去する。
以上により、図１９（ａ）及び（ｂ）に示すように、第３実施形態のリードフレーム１ｂが製造される。
図１９（ａ）は、リードフレーム１ｂの全体の様子が示されている。前述した図１３（ｂ）と同一の銅板１０がエッチングされて図１９（ａ）のリードフレーム１ｂが得られる。
図１９（ａ）に示すように、第３実施形態のリードフレーム１ｂは、ダイパッド部４０とその周囲に配置された端子部５０とを備えている。ダイパッド部４０と端子部５０とは分離されて電気的に絶縁されている。この段階では、ダイパッド部４０と端子部５０、及び端子部５０同士がタイバー（不図示）で連結されている。
図１９（ｂ）の部分拡大断面図に示すように、端子部５０は、上から順に、第１側面Ｓ１、第２側面Ｓ２及び第３側面Ｓ３を備えている。
第１側面Ｓ１は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、端子部５０の上端から下側に凹曲面状に形成されている。
また、第２側面Ｓ２は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、第１側面Ｓ１の下端から下側に凹曲面状に形成されており、第２側面Ｓ２の上端が第１側面Ｓ１の下端に接している。
第２側面Ｓ２は、第１側面Ｓ１の下端から端子部５０の内部に食い込んで形成される。
これにより、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側に突出する突出部Ｔとなっている。
また、第３側面Ｓ３は、第２側面Ｓ２の下端から凹曲面状に形成されており、第３側面Ｓ３の上端が第２側面Ｓ２の下端に接している。第３側面Ｓ３の下端が端子部５０の下面に接している。
第３実施形態では、端子部５０の側面は、３つの凹曲面状の第１〜第３側面Ｓ１〜Ｓ３が接するため、それらの境界に２つの側面突起Ｐが存在する。
第３実施形態では、端子部５０の第１側面Ｓ１及び第２側面Ｓ２が第１実施形態の図１０（ａ）及び（ｂ）の端子部５０と同様に形成されて突出部Ｔが得られる。このため、第３実施形態のリードフレーム１ｂは、第１実施形態のリードフレーム１と同様な効果を奏する。
また、ダイパッド部４０においても、端子部５０と同様に、上から順に、第１側面Ｓ１、第２側面Ｓ２、及び第３側面を備えている。そして、ダイパッド部４０の第１側面Ｓ１が配置された側の面が電子部品搭載面となっている。
さらに、図２０に示すように、第２実施形態の図１７と同様に、リードフレーム１ｂのダイパッド部４０の電子部品搭載面に半導体チップ３０が搭載される。そして、半導体チップ３０の接続部と端子部５０とがワイヤ３２で接続される。
さらに、半導体チップ３０、ワイヤ３２及びリードフレーム１ｂが封止樹脂３４で封止される。その後に、リードフレーム１ｂのタイバー（不図示）が切断されて、ダイパッド部４０及び各端子部５０が相互に分離される。
以上により、第３実施形態の電子部品装置２ｂが得られる。
第３実施形態においても、リードフレーム１ｂのダイパッド部４０の代わりに端子部５０を形成し、その端子部５０に半導体チップ３０のバンプ電極をフリップチップ接続してもよい。
（第４実施形態）
図２１は第４実施形態のリードフレームの製造方法を示す図、図２２は第４実施形態のリードフレームを示す図、図２３は第４実施形態の電子部品装置を示す図である。
第４実施形態のリードフレームは、銅板の上面に１回目のエッチングで凹部を形成した後に、上面から２回目のエッチングをすることにより形成される。これにより、端子部の側面は、２つの凹曲面状の第１、第２側面が接して形成される。
図２１（ａ）に示すように、前述した第１実施形態の図３（ａ）〜図４（ｃ）の工程を遂行することにより、図４（ｃ）と同一の銅板１０を得る。銅板１０の上面に凹部Ｃが形成される。
次いで、図２１（ｂ）に示すように、第１実施形態の図４（ｄ）の工程と同様に、図２１（ａ）の銅板１０の上面の凹部Ｃの上に開口部２１ａが設けられた第１レジスト層２１を形成する。
第１実施形態と同様に、第１レジスト層２１の開口部２１ａは、凹部Ｃの内壁面の周縁部が第１レジスト層２１で被覆された状態で、凹部Ｃの中央部上に配置される。さらに、銅板１０の下面の全体に第２レジスト層２２を形成して下面を保護する。
続いて、図２１（ｃ）に示すように、銅板１０の上面の第１レジスト層２１の開口部２１ａを通して、凹部Ｃの底の銅板１０を厚み方向にウェットエッチングする。
このとき、銅板１０の下面の第２レジスト層２２に到達するまでエッチングが行われる。
第４実施形態においても、ウェットエッチングは、エッチング抑制剤を含まないエッチング液が使用される。
その後に、第１レジスト層２１及び第２レジスト層２２を除去する。
以上により、図２２（ａ）及び（ｂ）に示すように、第４実施形態のリードフレーム１ｃが製造される。
図２２（ａ）には、リードフレーム１ｃの全体の様子が示されている。前述した図３（ｂ）と同一の銅板１０がエッチングされて図２２（ａ）のリードフレーム１ｃが得られる。
図２２（ａ）に示すように、第４実施形態のリードフレーム１ｃでは、ダイパッド部４０とその周囲に配置された端子部５０とを備えている。ダイパッド部４０と端子部５０とは分離されて電気的に絶縁されている。この段階では、ダイパッド部４０と端子部５０、及び端子部５０同士がタイバー（不図示）で連結されている。
図２２（ｂ）の部分拡大断面図に示すように、端子部５０は、上から順に、第１側面Ｓ１及び第２側面Ｓ２を備えている。
第１側面Ｓ１は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、端子部５０の上端から下側に凹曲面状に形成されている。
また、第２側面Ｓ２は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、第１側面Ｓ１の下端から下側に凹曲面状に形成されており、第２側面Ｓ２の上端が第１側面Ｓ１の下端に接している。第２側面Ｓ２の下端が端子部５０の下面に接している。
第２側面Ｓ２は、第１側面Ｓ１の下端から端子部５０の内部に食い込んで形成される。
これにより、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側に突出する突出部Ｔとなっている。
第４実施形態では、端子部５０の側面は、２つの凹曲面状の第１、第２側面Ｓ１、Ｓ２が接するため、それらの境界に１つの側面突起Ｐが存在する。
第４実施形態では、端子部５０の第１側面Ｓ１及び第２側面Ｓ２が第１実施形態の図１０（ａ）及び（ｂ）の端子部５０と同様に形成されて突出部Ｔが得られる。このため、第４実施形態のリードフレーム１ｃは、第１実施形態のリードフレーム１と同様な効果を奏する。
また、第４実施形態では、端子部５０の側面突起Ｐは一つではあるが、銅板１０の上面からエッチングを２回行うため、１回目のエッチング深さによって側面突起Ｐの高さ位置を調整することができる。
また、ダイパッド部４０においても、端子部５０と同様に、上から順に、第１側面Ｓ１及び第２側面Ｓ２を備えている。そして、ダイパッド部４０の第１側面Ｓ１が配置された側の面が電子部品搭載面となっている。
さらに、図２３に示すように、第２実施形態の図１７と同様に、リードフレーム１ｃのダイパッド部４０の上に半導体チップ３０が搭載される。そして、半導体チップ３０の接続部と端子部５０とがワイヤ３２で接続される。さらに、半導体チップ３０、ワイヤ３２及びリードフレーム１ｃが封止樹脂３４で封止される。
その後に、リードフレーム１ｃのタイバー（不図示）が切断されて、ダイパッド部４０及び各端子部５０が相互に分離される。
以上により、第４実施形態の電子部品装置２ｃが得られる。
第４実施形態においても、リードフレーム１ｃのダイパッド部４０の代わりに端子部５０を形成し、その端子部５０に半導体チップ３０のバンプ電極をフリップチップ接続してもよい。
（第５実施形態）
図２４は第５実施形態のリードフレームの製造方法を示す図、図２５は第５実施形態のリードフレームを示す図、図２６は第５実施形態の電子部品装置を示す図である。
第５実施形態のリードフレームは、銅板の上面に１回目のエッチングで凹部を形成した後に、下面から２回目のエッチングを行うことにより形成される。これにより、端子部の側面は、２つの凹曲面状の第１、第２側面が接して形成される。
図２４（ａ）に示すように、前述した第１実施形態の図３（ａ）〜図４（ｃ）と同一の工程を遂行することにより、図４（ｃ）と同一の銅板１０を用意する。銅板１０の上面に凹部Ｃが形成される。
次いで、図２４（ｂ）に示すように、銅板１０の上面の全体に第１レジスト層２１を形成して、凹部Ｃを含む上面を保護する。さらに、銅板１０の下面に、上面の凹部Ｃに対応する部分に開口部２２ａが設けられた第２レジスト層２２を形成する。
続いて、図２４（ｃ）に示すように、銅板１０の下面の第２レジスト層２２の開口部２２ａを通して、銅板１０を下面から厚み方向にウェットエッチングする。
このとき、銅板１０の凹部Ｃ内の第１レジスト層２１に到達するまでエッチングが行われる。これにより、銅板１０の上端側に凹部Ｃの内壁面の周縁部からなる第１側面Ｓ１が配置され、銅板１０の下面からのエッチングにより形成される第２側面Ｓ２が第１側面Ｓ１の下端に接した状態となる。
このようにして、銅板１０が上面及び下面から貫通加工されてパターン化される。
第３実施形態においても、ウェットエッチングは、エッチング抑制剤を含まないウェットエッチング液が使用される。
その後に、第１レジスト層２１及び第２レジスト層２２を除去する。
以上により、図２５（ａ）及び（ｂ）に示すように、第５実施形態のリードフレーム１ｄが製造される。
図２５（ａ）は、リードフレーム１ｄの全体の様子が示されている。前述した図３（ｂ）と同一の銅板１０がエッチングされて図２５（ａ）のリードフレーム１ｄが得られる。
図２５（ａ）に示すように、第５実施形態のリードフレーム１ｄは、ダイパッド部４０とその周囲に配置された端子部５０とを備えている。ダイパッド部４０と端子部５０とは分離されて電気的に絶縁されている。この段階では、ダイパッド部４０と端子部５０、及び端子部５０同士がタイバー（不図示）で連結されている。
図２５（ｂ）の部分拡大断面図に示すように、端子部５０は、上から順に、第１側面Ｓ１及び第２側面Ｓ２を備えている。
第１側面Ｓ１は、第１実施形態の図１０（ａ）及び（ｂ）と同様に、端子部５０の上端から下側に凹曲面状に形成されている。
また、第２側面Ｓ２は、第１側面Ｓ１の下端から下側に凹曲面状に形成されており、第２側面Ｓ２の上端が第１側面Ｓ１の下端に接している。第２側面Ｓ２の下端が端子部５０の下面に接している。
第２側面Ｓ２は、第１側面Ｓ１の内面から端子部５０の内部へ食い込んで形成される。これにより、第１側面Ｓ１と第２側面Ｓ２との境界部分が外側に突出する突出部Ｔとなっている。
第５実施形態では、端子部５０の側面は、２つの凹曲面状の第１、第２側面Ｓ１、Ｓ２が接するため、それらの境界に１つの側面突起Ｐが存在する。
第５実施形態では、端子部５０の第１側面Ｓ１及び第２側面Ｓ２が第１実施形態の図１０（ａ）及び（ｂ）の端子部５０と同様に形成されて突出部Ｔが得られる。このため、第５実施形態のリードフレーム１ｄは、第１実施形態のリードフレーム１と同様な効果を奏する。
また、第５実施形態では、端子部５０の側面突起Ｐは一つではあるが、銅板１０の上面及び下面からのエッチングを分けて行うため、上面からのエッチング深さによって側面突起Ｐの高さ位置を調整することができる。
また、ダイパッド部４０においても、端子部５０と同様に、上から順に、第１側面Ｓ１及び第２側面Ｓ２を備えている。そして、ダイパッド部４０の第１側面Ｓ１が配置された側の面が電子部品搭載面となっている。
さらに、図２６に示すように、第２実施形態の図１７と同様に、リードフレーム１ｄのダイパッド部４０の上に半導体チップ３０が搭載される。そして、半導体チップ３０の接続部と端子部５０とがワイヤ３２で接続される。
さらに、半導体チップ３０、ワイヤ３２及びリードフレーム１ｄが封止樹脂３４で封止される。その後に、リードフレーム１ｂのタイバー（不図示）が切断されて、ダイパッド部４０及び各端子部５０が相互に分離される。
以上により、第５実施形態の電子部品装置２ｄが得られる。
第５実施形態においても、リードフレーム１ｄのダイパッド部４０の代わりに端子部５０を形成し、その端子部５０に半導体チップ３０のバンプ電極をフリップチップ接続してもよい。
以上、第１〜第５実施形態で説明したように、本実施形態では、銅板１０の上面及び下面からのエッチング回数、各エッチングの深さを調整することで、設計デザインに合わせた各種の断面形状を有するリードフレームを製造することができる。
１，１ａ，１ｂ，１ｃ、１ｄ，１ｘ、１ｙ…リードフレーム、２，２ａ，２ｂ，２ｃ，２ｄ…電子部品装置、１０…銅板、２１…第１レジスト層、２１ａ，２３ａ…開口部、２２…第２レジスト層、２３…第３レジスト層、２４…第４レジスト層、２５…第５レジスト層１４、２６…第６レジスト層、２８ａ，２８ｂ…金属めっき層、３０…半導体チップ、３２…ワイヤ、３４…封止樹脂、４０…ダイパッド部、５０…端子部、Ａ…ダイパッド領域、Ｂ…端子領域、Ｃ…凹部、Ｃ１…第１凹部、Ｃ２…第２凹部、Ｐ…側面突起、Ｓ１…第１側面、Ｓ２…第２側面、Ｓ３…第３側面、Ｓ４…第４側面、Ｔ…突出部。

Claims (10)

  1. 金属板から形成された端子部と、
    前記金属板から形成されたダイパッド部とを備え、
    前記端子部及びダイパッド部は、
    上端から下側に凹曲面状に形成された第１側面と、
    前記第１側面の下端から下側に凹曲面状に形成された第２側面とをそれぞれ有し、
    前記第１側面と第２側面との境界部分が外側方向に突出する突出部となっており、
    前記第２側面は第１側面の位置よりも内部に食い込んでおり、
    前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長く、かつ、
    前記ダイパッド部の前記第１側面が配置された側の面が電子部品搭載面であることを特徴とするリードフレーム。
  2. 前記第２側面の下端から下側に凹曲面状に形成された第３側面を有することを特徴とする請求項１に記載のリードフレーム。
  3. 前記第３側面の下端から下側に凹曲面状に形成された第４側面を有し、
    前記第１側面及び第２側面と、前記第３側面と第４側面とは、前記第２側面と前記第３側面との境界線を軸にして対称に配置されていることを特徴とする請求項２に記載のリードフレーム。
  4. 前記端子部及び前記ダイパッド部は、平板状の前記金属板の一面から突出して形成されていることを特徴とする請求項１に記載のリードフレーム。
  5. 金属板から形成された端子部を備え、
    前記端子部は、
    上端から下側に凹曲面状に形成された第１側面と、
    前記第１側面の下端から下側に凹曲面状に形成された第２側面とを有し、
    前記第１側面と第２側面との境界部分が外側方向に突出する突出部となっており、
    前記第２側面は第１側面の位置よりも内部に食い込んでおり、
    前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長いことを特徴とするリードフレーム。
  6. 金属板から形成された端子部と、
    前記金属板から形成されたダイパッド部とを備え、
    前記端子部及びダイパッド部は、
    上端から下側に凹曲面状に形成された第１側面と、
    前記第１側面の下端から下側に凹曲面状に形成された第２側面とをそれぞれ有し、
    前記第１側面と第２側面との境界部分が外側方向に突出する突出部となっており、
    前記第２側面は第１側面の位置よりも内部に食い込んでおり、
    前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長く、かつ、
    前記ダイパッド部の前記第１側面が配置された側の面が電子部品搭載面であるリードフレームと、
    前記リードフレームの電子部品搭載面に搭載され、前記端子部に電気的に接続された電子部品と、
    前記電子部品と、前記端子部及び前記ダイパッド部の前記第１側面及び前記第２側面とを被覆して形成された封止樹脂と
    を有することを特徴とする電子部品装置。
  7. 前記第２側面の下端から下側に凹曲面状に形成された第３側面を有し、前記第３側面は前記封止樹脂から露出していることを特徴とする請求項６に記載の電子部品装置。
  8. 金属板の上面に、開口部が設けられた第１レジスト層を形成する工程と、
    前記第１レジスト層の開口部を通して、前記金属板を厚みの途中までウェットエッチングして、第１凹部を形成する第１のエッチング工程と、
    前記第１レジスト層を除去する工程と、
    前記金属板の上面に、前記第１凹部の内壁面の周縁部を第２レジスト層で被覆した状態で、前記第１凹部の上に開口部が設けられた前記第２レジスト層を形成する工程と、
    前記第２レジスト層の開口部を通して、前記第１凹部の底面から前記金属板をウェットエッチングする第２のエッチング工程とを有し、
    前記第２のエッチング工程を行うことにより、
    前記第１凹部の内壁面の周縁部から得られる凹曲面状の第１側面と、前記第１側面の下端に接して配置される凹曲面状の第２側面とが形成され、
    前記第１側面と第２側面との境界部分が外側方向に突出する突出部となって形成され、
    前記第２側面は第１側面の位置よりも内部に食い込んで形成され、かつ、
    前記第２側面の上端から下端までの距離は、前記第１側面の上端から下端までの距離よりも長く設定されることを特徴とするリードフレームの製造方法。
  9. 金属板の上面に、開口部が設けられた第１レジスト層を形成する工程と、
    前記第１レジスト層の開口部を通して、前記金属板を厚みの途中までウェットエッチングして、第１凹部を形成する第１のエッチング工程と、
    前記第１レジスト層を除去する工程と、
    前記金属板の上面に、前記第１凹部の内壁面の周縁部を第２レジスト層で被覆した状態で、前記第１凹部の上に開口部が設けられた前記第２レジスト層を形成する工程と、
    前記第２レジスト層の開口部を通して、前記第１凹部の底面から前記金属板をウェットエッチングする第２のエッチング工程とを有し、
    前記第２のエッチング工程を行うことにより、ダイパッド部になる領域と、端子部になる領域とが形成されたリードフレームを得る工程と、
    ダイパッド部になる領域に電子部品を搭載する工程と、
    前記金属板の一面側と、前記端子部になる領域及び前記ダイパッド部になる領域の前記第１側面及び第２側面と、前記電子部品とを封止樹脂で封止する工程と、
    前記金属板を他面側からエッチングすることにより、前記端子部と前記ダイパッド部とを得る工程とを有することを特徴とする電子部品装置の製造方法。
  10. 前記金属板を他面側からエッチングする工程において、
    前記第２側面の下端から下側に第３側面が形成され、
    前記第３側面は前記封止樹脂から露出し、前記封止樹脂から下側に突出して形成されることを特徴とする請求項９に記載の電子部品装置の製造方法。
JP2015235825A 2015-12-02 2015-12-02 リードフレーム及び電子部品装置とそれらの製造方法 Pending JP2017103365A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015235825A JP2017103365A (ja) 2015-12-02 2015-12-02 リードフレーム及び電子部品装置とそれらの製造方法
US15/365,281 US20170162520A1 (en) 2015-12-02 2016-11-30 Lead frame, electronic component device, and methods of manufacturing them
CN201611095172.7A CN107017218A (zh) 2015-12-02 2016-12-02 引线框架、电子元件装置以及它们的制造方法
TW105139887A TW201732959A (zh) 2015-12-02 2016-12-02 導線架、電子零件裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015235825A JP2017103365A (ja) 2015-12-02 2015-12-02 リードフレーム及び電子部品装置とそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2017103365A true JP2017103365A (ja) 2017-06-08

Family

ID=58799838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015235825A Pending JP2017103365A (ja) 2015-12-02 2015-12-02 リードフレーム及び電子部品装置とそれらの製造方法

Country Status (4)

Country Link
US (1) US20170162520A1 (ja)
JP (1) JP2017103365A (ja)
CN (1) CN107017218A (ja)
TW (1) TW201732959A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828959B2 (ja) * 2017-01-17 2021-02-10 大口マテリアル株式会社 リードフレームおよびその製造方法
JP6757274B2 (ja) * 2017-02-17 2020-09-16 新光電気工業株式会社 リードフレーム及びその製造方法
US9972558B1 (en) * 2017-04-04 2018-05-15 Stmicroelectronics, Inc. Leadframe package with side solder ball contact and method of manufacturing
DE102018101813A1 (de) 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
JP7450575B2 (ja) * 2021-03-18 2024-03-15 株式会社東芝 半導体装置及びその製造方法
CN114062076A (zh) * 2021-11-04 2022-02-18 九江德福科技股份有限公司 一种用于铜箔晶体分析的样品制备方法
DE102022114582A1 (de) 2022-06-09 2023-12-14 Ams-Osram International Gmbh Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US7060535B1 (en) * 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US20120119342A1 (en) * 2010-11-11 2012-05-17 Mediatek Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US9059379B2 (en) * 2012-10-29 2015-06-16 Advanced Semiconductor Engineering, Inc. Light-emitting semiconductor packages and related methods

Also Published As

Publication number Publication date
TW201732959A (zh) 2017-09-16
US20170162520A1 (en) 2017-06-08
CN107017218A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
JP2017103365A (ja) リードフレーム及び電子部品装置とそれらの製造方法
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
US9595453B2 (en) Chip package method and package assembly
JP6057681B2 (ja) 配線基板及びその製造方法
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP5930843B2 (ja) リードフレーム及びその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
JP2008084959A (ja) 半導体装置及びその製造方法
JP2019021815A (ja) 半導体素子搭載用基板及びその製造方法
JP6608672B2 (ja) 半導体装置及びその製造方法、リードフレーム及びその製造方法
JP6332668B2 (ja) 配線基板及びその製造方法と半導体装置
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
US20150200172A1 (en) Package Having Substrate With Embedded Metal Trace Overlapped by Landing Pad
JP2018081979A (ja) リードフレーム及び電子部品装置とそれらの製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP4400492B2 (ja) 電子装置
JP5128712B1 (ja) 半導体装置
JP5991712B2 (ja) 半導体素子搭載用基板及びその製造方法
JP5941737B2 (ja) 半導体装置の製造方法
JP6021399B2 (ja) 半導体装置の製造方法
JP2011044734A (ja) 回路板の製造方法
JP2013084858A (ja) リードフレームおよびその製造方法
JP2017135335A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215