JP2008084959A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008084959A
JP2008084959A JP2006260949A JP2006260949A JP2008084959A JP 2008084959 A JP2008084959 A JP 2008084959A JP 2006260949 A JP2006260949 A JP 2006260949A JP 2006260949 A JP2006260949 A JP 2006260949A JP 2008084959 A JP2008084959 A JP 2008084959A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
connection terminal
metal layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006260949A
Other languages
English (en)
Other versions
JP2008084959A5 (ja
Inventor
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006260949A priority Critical patent/JP2008084959A/ja
Priority to KR1020070089769A priority patent/KR20080028279A/ko
Priority to US11/856,354 priority patent/US7884453B2/en
Priority to TW096135326A priority patent/TW200816414A/zh
Priority to CNA2007101541917A priority patent/CN101154641A/zh
Priority to EP07018974A priority patent/EP1906446A2/en
Publication of JP2008084959A publication Critical patent/JP2008084959A/ja
Publication of JP2008084959A5 publication Critical patent/JP2008084959A5/ja
Priority to US12/581,486 priority patent/US8211754B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、封止樹脂により封止された半導体チップを備えた半導体装置及びその製造方法に関し、小型化を図ることのできる半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体チップ１５と、半導体チップ１５と電気的に接続される外部接続端子用パッド１８と、半導体チップ１５を封止する封止樹脂１６と、を備え、半導体チップ１５と外部接続端子用パッド１８との間に、外部接続端子用パッド１８が形成される配線パターン１２を設け、半導体チップ１５を配線パターン１２に対してフリップチップ接続させた。
【選択図】図７

Description

本発明は、半導体装置及びその製造方法に係り、特に封止樹脂により封止された半導体チップを備えた半導体装置及びその製造方法に関する。
従来の半導体装置には、小型化を図ることを目的にコア基板を無くした半導体装置（例えば、図１参照）がある。
図１は、従来の半導体装置を示す断面図である。図１において、Ｊは半導体チップ１０２上に形成された封止樹脂１０３の厚さ（以下、「厚さＪ」とする）を示している。
図１を参照するに、従来の半導体装置１００は、チップ固定用樹脂１０１と、半導体チップ１０２と、封止樹脂１０３と、外部接続端子１０４と、Ａｕワイヤ１０５とを有する。
チップ固定用樹脂１０１は、半導体チップ１０２を後述する金属板１１０（図５参照）に固定するための樹脂である。チップ固定用樹脂１０１の下面１０１Ａは、封止樹脂１０３の下面１０３Ａと略面一とされている。
半導体チップ１０２は、フェイスアップの状態で、チップ固定用樹脂１０１上に固定されている。半導体チップ１０２は、電極パッド１０７を有する。電極パッド１０７は、Ａｕワイヤ１０５を介して、外部接続端子１０４と接続されている。つまり、半導体チップ１０２は、外部接続端子１０４に対してワイヤボンディング接続されている。
封止樹脂１０３は、半導体チップ１０２及びＡｕワイヤ１０５を封止するように設けられている。封止樹脂１０３は、封止樹脂１０３の下面１０３Ａから突出する突出部１０８を有する。
外部接続端子１０４は、突出部１０８を覆うように設けられている。外部接続端子１０４は、Ａｕワイヤ１０５を介して、半導体チップ１０２と電気的に接続されている。
図２〜図６は、従来の半導体装置の製造工程を示す図である。図２〜図６において、図１に示した半導体装置１００と同一構成部分には同一符号を付す。
図２〜図６を参照して、従来の半導体装置１００の製造方法について説明する。図２に示す工程では、金属板１１０に凹部１１１を形成する。次いで、図３に示す工程では、金属板１１０上に凹部１１１のみを露出する開口部１１３Ａを有したレジスト膜１１３を形成し、その後、電解めっき法により凹部１１１に対応する部分の金属板１１０にめっき膜を析出成長させて、外部接続端子１０４を形成する。続く、図４に示す工程では、レジスト膜１１３を除去する。
次いで、図５に示す工程では、チップ固定用樹脂１０１を介して、半導体チップ１０２をフェイスアップの状態で金属板１１０に固定し、その後、電極パッド１０７と外部接続端子１０４とをＡｕワイヤ１０５により接続（ワイヤボンディング接続）する。
次いで、図６に示す工程では、金属板１１０上に、半導体チップ１０２及びＡｕワイヤ１０５を封止する封止樹脂１０３を形成する。その後、金属板１１０を除去することにより、図１に示すような半導体装置１００が製造される（例えば、特許文献１参照。）。
特開平９−１６２３４８号公報
しかしながら、従来の半導体装置１００では、半導体チップ１０２と外部接続端子１０４とをワイヤボンディング接続していたため、半導体チップ１２の上方にＡｕワイヤ１０５の一部が配置され、この部分のＡｕワイヤ１０５を封止するために、半導体チップ１０２上に形成する封止樹脂１０３の厚さＪを厚くする（具体的には、少なくとも１５０μｍ以上にする）必要があった。これにより、半導体装置１００の厚さが厚くなってしまうため、半導体装置１００の小型化を図ることが困難であるという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化を図ることのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の一観点によれば、半導体チップと、前記半導体チップと電気的に接続される外部接続端子用パッドと、前記半導体チップを封止する封止樹脂と、を備えた半導体装置であって、前記半導体チップと前記外部接続端子用パッドとの間に、前記外部接続端子用パッドが配置される配線パターンを設け、前記半導体チップが前記半導体チップと対向する部分の前記配線パターンとフリップチップ接続されていることを特徴とする半導体装置が提供される。
本発明によれば、半導体チップと外部接続端子用パッドとの間に、外部接続端子用パッドが配置される配線パターンを設け、半導体チップを半導体チップと対向する部分の配線パターンにフリップチップ接続することにより、半導体チップの上方に配置される封止樹脂の厚さを従来よりも薄くすることが可能となるので、半導体装置の小型化（具体的には、半導体装置の厚さ方向の小型化）を図ることができる。
本発明の他の観点によれば、内部接続端子が設けられた半導体チップと、前記半導体チップと電気的に接続される外部接続端子用パッドと、前記半導体チップを封止する封止樹脂と、前記半導体チップと前記外部接続端子用パッドとの間に設けられ、前記半導体チップと電気的に接続される配線パターンと、を備えた半導体装置の製造方法であって、支持板となる金属板上に、第１の金属層と、第２の金属層とを順次積層する金属層積層工程と、前記第２の金属層をエッチングして、前記配線パターンを形成する配線パターン形成工程と、前記配線パターンを覆うように前記第１の金属層上に異方性導電樹脂を形成する異方性導電樹脂形成工程と、前記半導体チップを前記異方性導電樹脂に押圧して、前記内部接続端子と前記配線パターンとを圧着させて、前記半導体チップを前記配線パターンにフリップチップ接続する半導体チップ接続工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、配線パターンを覆うように第１の金属層上に異方性導電樹脂を形成後、異方性導電樹脂に押圧して、内部接続端子と配線パターンとを圧着させて、半導体チップを配線パターンにフリップチップ接続することにより、半導体チップ上に配置される封止樹脂の厚さを薄くすることが可能となるため、半導体装置の小型化（具体的には、半導体装置の厚さ方向の小型化）を図ることができる。
また、異方性導電樹脂を用いることにより、一般的な絶縁樹脂を用いた場合と比較して、半導体チップを押圧するときの圧力を小さくすることが可能となるので、半導体装置を容易に製造することができる。
本発明のその他の観点によれば、内部接続端子が設けられた半導体チップと、前記半導体チップと電気的に接続される外部接続端子用パッドと、前記半導体チップを封止する封止樹脂と、前記半導体チップと前記外部接続端子用パッドとの間に設けられ、前記半導体チップと電気的に接続される配線パターンと、を備えた半導体装置の製造方法であって、支持板となる金属板上に、第１の金属層と、第２の金属層とを順次積層する金属層積層工程と、前記第２の金属層をエッチングして、前記配線パターンを形成する配線パターン形成工程と、前記配線パターンを覆うように前記第１の金属層上に絶縁樹脂を形成する絶縁樹脂形成工程と、前記半導体チップを前記絶縁樹脂に押圧して、前記内部接続端子と前記配線パターンとを圧着させて、前記半導体チップを前記配線パターンにフリップチップ接続する半導体チップ接続工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、配線パターンを覆うように第１の金属層上に絶縁樹脂を形成後、半導体チップを絶縁樹脂に押圧して内部接続端子と配線パターンとを圧着させて、半導体チップを配線パターンにフリップチップ接続することにより、半導体チップ上に配置される封止樹脂の厚さを薄くすることが可能となるため、半導体装置の小型化（具体的には、半導体装置の厚さ方向の小型化）を図ることができる。
本発明によれば、半導体装置の小型化を図ることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図７は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図７を参照するに、第１の実施の形態の半導体装置１０は、絶縁樹脂１１と、配線パターン１２，１３と、半導体チップ１５と、封止樹脂１６と、ソルダーレジスト１７と、外部接続端子用パッド１８と、外部接続端子１９と、内部接続端子２１とを有する。
絶縁樹脂１１は、配線パターン１２，１３の上面１２Ａ，１３Ａ及び側面１２Ｃ，１３Ｃを覆うように設けられている。絶縁樹脂１１は、半硬化時において、接着剤としての機能を有する。絶縁樹脂１１としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、ビルドアップ層を形成する際に使用されるビルドアップ用絶縁樹脂材等を用いることができる。絶縁樹脂１１の厚さＴ1は、例えば２０μｍとすることができる。
配線パターン１２，１３は、絶縁樹脂１１に設けられている。配線パターン１２，１３の上面１２Ａ，１３Ａ及び側面１２Ｃ，１３Ｃは、絶縁樹脂１１に覆われている。配線パターン１２，１３の下面１２Ｂ，１３Ｂは、絶縁樹脂１１から露出されている。配線パターン１２，１３の下面１２Ｂ，１３Ｂは、絶縁樹脂１１の下面１１Ｂと略面一とされている。配線パターン１２は、内部接続端子２１が接続されるチップ接続領域２２と、外部接続端子用パッド１８が形成されるパッド形成領域２３とを有する。チップ接続領域２２は、配線パターン１２の上面１２Ａに配置されている。パッド形成領域２３は、配線パターン１２の下面１２Ｂに配置されている。配線パターン１２，１３の材料としては、例えば、Ｃｕを用いることができる。また、配線パターン１２，１３の厚さは、例えば、１０μｍとすることができる。
このような配線パターン１２を設けることにより、半導体装置１０が接続される実装基板（図示せず）のパッドの位置に対応するように、外部接続端子用パッド１８の形成位置を調整することができる。
半導体チップ１５は、電極パッド２５を有する。半導体チップ１５は、電極パッド２５が設けられた側の半導体チップ１５の面１５Ａが絶縁樹脂１１の上面１１Ａと接触するように、絶縁樹脂１１上に配置されている。電極パッド２５は、内部接続端子２１を介して、配線パターン１２と電気的に接続されている。つまり、半導体チップ１５は、配線パターン１２に対してフリップチップ接続されている。半導体チップ１５は、封止樹脂１６により覆われている。
このように、半導体チップ１５を配線パターン１２に対してフリップチップ接続することにより、半導体チップ１５の上方にワイヤボンディング接続用のワイヤが配置されることがなくなるため、半導体チップ１５上に形成する封止樹脂１６の厚さＴ2を薄くすることが可能となるので、半導体装置１０を小型化（具体的には、半導体装置１０の厚さ方向の小型化）することができる。半導体チップ１５上に形成する封止樹脂１６の厚さＴ2は、例えば、３０μｍ〜６０μｍとすることができる。
封止樹脂１６は、絶縁樹脂１１の上面１１Ａ及び側面１１Ｃと半導体チップ１５とを覆うように設けられている。封止樹脂１６の下面１６Ａは、絶縁樹脂１１の下面１１Ｂと略面一とされている。封止樹脂１６は、外部の衝撃等から半導体チップ１５を保護するための樹脂である。封止樹脂１６は、例えば、金型を用いたトランスファーモールド法により形成することができる。封止樹脂１６としては、例えば、エポキシ系樹脂を用いることができる。
ソルダーレジスト１７は、絶縁樹脂１１の下面１１Ｂ、パッド形成領域２３を除いた配線パターン１２の下面１２Ｂ、配線パターン１３の下面１３Ｂ、及び封止樹脂１６の下面１６Ａを覆うように設けられている。ソルダーレジスト１７は、パッド形成領域２３を露出する開口部１７Ａを有する。ソルダーレジスト１７は、配線パターン１２，１３を保護するためのものである。
外部接続端子用パッド１８は、Ｎｉ膜２７と、Ａｕ膜２８とから構成されている。Ｎｉ膜２７は、パッド形成領域２３に設けられている。Ａｕ膜２８は、Ｎｉ膜２７の下面に設けられている。
外部接続端子１９は、外部接続端子用パッド１８を構成するＡｕ膜２８の下面に設けられている。外部接続端子１９は、半導体装置１０をマザーボード等の実装基板（図示せず）に接続するときの端子である。外部接続端子１９としては、例えば、はんだバンプを用いることができる。
内部接続端子２１は、絶縁樹脂１１に設けられている。内部接続端子２１は、一方の端部が電極パッド２５と接続されており、他方の端部がチップ接続領域２２に対応する部分の配線パターン１２と接続されている。内部接続端子２１としては、例えば、Ａｕスタッドバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。
本実施の形態の半導体装置によれば、半導体チップ１５と外部接続端子用パッド１８との間に、外部接続端子用パッド１８が配置される配線パターン１２を設け、半導体チップ１５を配線パターン１２にフリップチップ接続することにより、半導体チップ１５の上方に配置される封止樹脂１６の厚さＴ2を薄くすることが可能となるので、半導体装置１０の小型化（具体的には、半導体装置１０の厚さ方向の小型化）を図ることができる。
図８〜図１８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図８〜図１８において、図７に示した第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図８〜図１８を参照して、第１の実施の形態に係る半導体装置１０の製造方法について説明する。始めに、図８に示す工程では、支持板となる金属板３５を準備する。金属板３５は、平面視円形状とされている。金属板３５は、半導体装置１０が形成される半導体装置形成領域Ａを複数有する。金属板３５としては、例えば、Ｃｕ箔を用いることができる。金属板３５の厚さは、例えば、１００μｍとすることができる。なお、図８において、Ｂはダイサーが封止樹脂１６を切断する位置（以下、「切断位置Ｂ」とする）を示している。
次いで、図９に示す工程では、金属板３５上を覆うように金属層３６を形成する。金属層３６としては、例えば、Ｃｕ箔を用いることができる。金属層３６の厚さは、例えば、１０μｍとすることができる。
次いで、図１０に示す工程では、金属層３６をパターニングして、半導体装置形成領域Ａに対応する金属板３５上に配線パターン１２，１３を形成する（配線パターン形成工程）。具体的には、図９に示す金属層３６上にパターニングされたレジスト膜を形成し、その後、このレジスト膜をマスクとする異方性エッチングにより、金属層３６をエッチングして配線パターン１２，１３を形成する。
次いで、図１１に示す工程では、金属板３５上に形成された配線パターン１２，１３の上面１２Ａ，１３Ａ及び側面１２Ｃ，１３Ｃを覆うように、絶縁樹脂１１を形成する。絶縁樹脂１１としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。絶縁樹脂１１としてペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））を用いる場合、例えば、印刷法によりペースト状の絶縁樹脂を形成後、ペースト状の絶縁樹脂をプリベークして半硬化させる。半硬化された絶縁樹脂は、接着剤としての機能を有する。絶縁樹脂１１の厚さＴ1は、例えば２０μｍとすることができる。
次いで、図１２に示す工程では、電極パッド２５に内部接続端子２１が設けられた半導体チップ１５を準備すると共に、図１２に示す構造体を加熱した状態で、半導体チップ１５を絶縁樹脂１１に押圧させて、内部接続端子２１を絶縁樹脂１１に圧入して、内部接続端子２１とチップ接続領域２２に対応する部分の配線パターン１２とを圧着させることにより、半導体チップ１５を配線パターン１２にフリップチップ接続させる（半導体チップ接続工程）。このとき、図１２に示す構造体を加熱することで、絶縁樹脂１１が硬化する。
このように、半導体チップ１５を配線パターン１２に対してフリップチップ接続することにより、半導体チップ１５の上方にワイヤボンディング接続用のワイヤが配置されることがなくなるため、半導体チップ１５上に配置される封止樹脂１６の厚さＴ2を薄くすることが可能となるので、半導体装置１０を小型化（具体的には、半導体装置１０の厚さ方向の小型化）することができる。
なお、内部接続端子２１としては、例えば、Ａｕスタッドバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。
次いで、図１３に示す工程では、複数の半導体装置形成領域Ａに設けられた絶縁樹脂１１及び半導体チップ１５を覆うように、金属板３５上に封止樹脂１６を形成する。具体的には、封止樹脂１６は、金型を用いたトランスファーモールド法により形成する。封止樹脂１６としては、例えば、エポキシ系樹脂を用いることができる。また、半導体チップ１５上に形成する封止樹脂１６の厚さＴ2は、例えば、３０μｍ〜６０μｍとすることができる。
次いで、図１４に示す工程では、金属板３５を除去し（金属板除去工程）、その後、配線パターン１２，１３の下面１２Ｂ，１３Ｂの粗化処理を行う。具体的には、例えば、ウエットエッチングにより金属板３５をエッチングすることで金属板３５を除去し、その後、黒化処理又はＣＺ処理のいずれかの処理を行って、配線パターン１２，１３の下面１２Ｂ，１３Ｂを粗化する。粗化処理は、配線パターン１２，１３の下面１２Ｂ，１３Ｂに形成されるソルダーレジスト１７と配線パターン１２，１３との密着性を向上させるためのものである。
次いで、図１５に示す工程では、図１４に示す構造体の下面側に開口部１７Ａを有したソルダーレジスト１７を形成する。開口部１７Ａは、パッド形成領域２３に対応する部分の配線パターン１２を露出するように形成されている。
次いで、図１６に示す工程では、電解めっき法により、開口部１７Ａに露出された部分の配線パターン１２の下面１２Ｂに、Ｎｉ膜２７と、Ａｕ膜２８とを順次析出成長させる。これにより、Ｎｉ膜２７及びＡｕ膜２８からなる外部接続端子用パッド１８が形成される（外部接続端子用パッド形成工程）。
次いで、図１７に示す工程では、外部接続端子用パッド１８を構成するＡｕ膜２８の下面に、外部接続端子１９を形成する。これにより、各半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。次いで、図１８に示す工程では、ダイサーにより切断位置Ｂに沿って封止樹脂１６及びソルダーレジスト１７を切断することにより、複数の半導体装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、配線パターン１２，１３を覆うように金属板３５上に絶縁樹脂１１を形成し、その後、絶縁樹脂１１に半導体チップを押圧して内部接続端子２１と配線パターン１２とを圧着させて、半導体チップ１５を配線パターン１２にフリップチップ接続することにより、半導体チップ１５の上方に配置される封止樹脂１６の厚さＴ2を薄くすることが可能となるので、半導体装置１０の小型化（具体的には、半導体装置１０の厚さ方向の小型化）を図ることができる。
（第２の実施の形態）
図１９は、本発明の第２の実施の形態に係る半導体装置の断面図である。図１９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１９を参照するに、第２の実施の形態の半導体装置４０は、第１の実施の形態の半導体装置１０に設けられた絶縁樹脂１１の代わりに、異方性導電樹脂４１を設けた以外は半導体装置１０と同様に構成される。
異方性導電樹脂４１としては、例えば、粘着性を有したシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））や、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））等を用いることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
異方性導電樹脂４１としてペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））を用いる場合、例えば、印刷法によりペースト状の異方性導電樹脂を形成後、ペースト状の異方性導電樹脂をプリベークして半硬化させる。半硬化された異方性導電樹脂は、接着剤としての機能を有する。
このような異方性導電樹脂４１を用いた場合も、第１の実施の形態の半導体装置１０と同様な手法により製造することができ、第１の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
また、上記異方性導電樹脂４１を用いて半導体装置４０を製造する場合、一般的な絶縁樹脂を用いた場合と比較して、半導体チップを押圧するときの圧力を小さくすることができるため、半導体装置４０を容易に製造することが可能となる。
（第３の実施の形態）
図２０は、本発明の第３の実施の形態に係る半導体装置の断面図である。図２０において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２０を参照するに、第３の実施の形態の半導体装置５０は、第１の実施の形態の半導体装置１０に設けられた外部接続端子用パッド１８の代わりに、外部接続端子用パッド５１を設けた以外は半導体装置１０と同様に構成される。
外部接続端子用パッド５１は、パッド形成領域２３に対応する部分の配線パターン１２の下面１２Ｂに設けられている。外部接続端子用パッド５１としては、例えば、Ｓｎ膜を用いることができる。
このような構成とされた第３の実施の形態の半導体装置５０においても、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
図２１〜図２７は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す図である。図２１〜図２７において、図２０に示した第３の実施の形態の半導体装置５０と同一構成部分には同一符号を付す。
図２１〜図２７を参照して、第３の実施の形態の半導体装置５０の製造方法について説明する。始めに、図２１に示す工程では、第１の実施の形態で説明した金属板３５（図８参照）上を覆うように、第１の金属層５５を形成し、次いで、第１の金属層５５上を覆うように第２の金属層５６を形成する（金属層積層工程）。
第１の金属層５５は、第２の金属層５６をエッチングするときのエッチングストッパーであると共に、金属板３５をエッチングにより除去するときのエッチングストッパーとなるものである。金属板３５及び第２の金属層５６の材料としてＣｕを用いた場合、第１の金属層５５の材料としては、例えば、Ｓｎを用いることができる。第１の金属層５５の厚さは、例えば、２μｍとすることができる。また、第２の金属層５６の厚さは、例えば、１０μｍとすることができる。
次いで、図２２に示す工程では、第２の金属層５６をエッチングして、配線パターン１２，１３を形成する（配線パターン形成工程）。具体的には、第１の実施の形態で説明した図１０に示す工程と同様な手法により行う。
このとき、第２の金属層５６と金属板３５との間には、第２の金属層５６をエッチングする際のエッチングストッパーとなる第１の金属層５５が配置されているため、第２の金属層５６をエッチングするときに、金属板３５がエッチングされることがなくなるので、配線パターン１２，１３の厚さの精度を向上させることができる。
次いで、図２３に示す工程では、第１の実施の形態で説明した図１１〜図１３に示す工程と同様な処理を行う。具体的には、半導体チップ１５を配線パターン１２に対してフリップチップ接続させ、その後、絶縁樹脂１１及び半導体装置１５を封止するように封止樹脂１６を第１の金属層５５上に形成する。
次いで、図２４に示す工程では、金属板３５をエッチングにより除去する（金属板除去工程）。このとき、第２の金属層５６と金属板３５との間には、金属板３５をエッチングする際のエッチングストッパーとなる第１の金属層５５が配置されているため、金属板３５をエッチングするときに、第２の金属層５６がエッチングされることを防止できる。
次いで、図２５に示す工程では、第１の金属層５５をパターニングして、配線パターン１２の下面１２Ｂに外部接続端子用パッド５１を形成する（外部接続端子用パッド形成工程）。具体的には、図２３に示す第１の金属層５５の下面にパターニングされたレジスト膜を形成し、その後、このレジスト膜をマスクとする異方性エッチングにより、第１の金属層５５をエッチングして外部接続端子用パッド５１を形成する。
このように、第２の金属層５６及び金属板３５をエッチングする際のエッチングストッパーとなる第１の金属層５５をパターニングして外部接続端子用パッド５１を形成することにより、別途、外部接続端子用パッド５１を形成するための金属層を設ける場合と比較して、半導体装置５０の製造工程を簡略化することができる。
次いで、図２６に示す工程では、第１の実施の形態で説明した図１５に示す工程と同様な手法により、図２５に示す構造体の下面に開口部１７Ａを有したソルダーレジスト１７を形成し、その後、第１の実施の形態で説明した図１７に示す工程と同様な手法により、外部接続端子用パッド５１に外部接続端子１９を形成する。
次いで、図２７に示す工程では、ダイサーにより切断位置Ｂに沿って封止樹脂１６を切断することにより、複数の半導体装置５０が製造される。
本実施の形態の半導体装置の製造方法によれば、配線パターン１２，１３を覆うように第１の金属層５５上に絶縁樹脂１１を形成し、その後、絶縁樹脂１１に半導体チップ１５を押圧して内部接続端子２１と配線パターン１２とを圧着させて、半導体チップ１５を配線パターン１２にフリップチップ接続することにより、半導体チップ１５の上方に配置される封止樹脂１６の厚さＴ2を薄くすることが可能となるので、半導体装置５０の小型化（具体的には、半導体装置１０の厚さ方向の小型化）を図ることができる。
また、第２の金属層５６及び金属板３５をエッチングする際のストッパーとなる第１の金属層５５をパターニングして外部接続端子用パッド５１を形成することにより、別途外部接続端子用パッド５１を形成するための金属層を設ける場合と比較して、半導体装置５０の製造工程を簡略化することができる。
なお、本実施の形態では、絶縁樹脂１１を用いて半導体装置５０を製造する場合を例に挙げて説明したが絶縁樹脂１１の代わりに、第２の実施の形態で説明した異方性導電樹脂４１を用いて半導体装置５０を製造してもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、封止樹脂により封止された半導体チップを備えた半導体装置及びその製造方法に適用できる。
従来の半導体装置を示す断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
符号の説明
１０，４０，５０ 半導体装置
１１ 絶縁樹脂
１２，１３ 配線パターン
１１Ａ，１２Ａ，１３Ａ 上面
１１Ｂ，１２Ｂ，１３Ｂ，１６Ａ 下面
１１Ｃ，１２Ｃ，１３Ｃ 側面
１５ 半導体チップ
１５Ａ 面
１６ 封止樹脂
１７ ソルダーレジスト
１７Ａ 開口部
１８，５１ 外部接続用パッド
１９ 外部接続端子
２１ 内部接続端子
２２ チップ接続領域
２３ パッド形成領域
２５ 電極パッド
２７ Ｎｉ膜
２８ Ａｕ膜
３５ 金属板
３６ 金属層
４１ 異方性導電樹脂
５５ 第１の金属層
５６ 第２の金属層
Ａ 半導体装置形成領域
Ｂ 切断位置
Ｔ1，Ｔ2 厚さ

Claims (9)

  1. 半導体チップと、前記半導体チップと電気的に接続される外部接続端子用パッドと、前記半導体チップを封止する封止樹脂と、を備えた半導体装置であって、
    前記半導体チップと前記外部接続端子用パッドとの間に、前記外部接続端子用パッドが配置される配線パターンを設け、
    前記半導体チップが前記半導体チップと対向する部分の前記配線パターンとフリップチップ接続されていることを特徴とする半導体装置。
  2. 内部接続端子が設けられた半導体チップと、前記半導体チップと電気的に接続される外部接続端子用パッドと、前記半導体チップを封止する封止樹脂と、前記半導体チップと前記外部接続端子用パッドとの間に設けられ、前記半導体チップと電気的に接続される配線パターンと、を備えた半導体装置の製造方法であって、
    支持板となる金属板上に、第１の金属層と、第２の金属層とを順次積層する金属層積層工程と、
    前記第２の金属層をエッチングして、前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターンを覆うように前記第１の金属層上に異方性導電樹脂を形成する異方性導電樹脂形成工程と、
    前記半導体チップを前記異方性導電樹脂に押圧して、前記内部接続端子と前記配線パターンとを圧着させて、前記半導体チップを前記配線パターンにフリップチップ接続する半導体チップ接続工程と、を含むことを特徴とする半導体装置の製造方法。
  3. 前記第１の金属層は、前記第２の金属層をエッチングするときのエッチングストッパーであることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記封止樹脂を形成後に、前記金属板をエッチングにより除去する金属板除去工程と、
    前記第１の金属層をパターニングして、前記外部接続端子用パッドを形成する外部接続端子用パッド形成工程と、をさらに有することを特徴とする請求項２または３記載の半導体装置の製造方法。
  5. 前記第１の金属層は、前記金属板をエッチングするときのエッチングストッパーであることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 内部接続端子が設けられた半導体チップと、前記半導体チップと電気的に接続される外部接続端子用パッドと、前記半導体チップを封止する封止樹脂と、前記半導体チップと前記外部接続端子用パッドとの間に設けられ、前記半導体チップと電気的に接続される配線パターンと、を備えた半導体装置の製造方法であって、
    支持板となる金属板上に、第１の金属層と、第２の金属層とを順次積層する金属層積層工程と、
    前記第２の金属層をエッチングして、前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターンを覆うように前記第１の金属層上に絶縁樹脂を形成する絶縁樹脂形成工程と、
    前記半導体チップを前記絶縁樹脂に押圧して、前記内部接続端子と前記配線パターンとを圧着させて、前記半導体チップを前記配線パターンにフリップチップ接続する半導体チップ接続工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 前記第１の金属層は、前記第２の金属層をエッチングするときのエッチングストッパーであることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記封止樹脂を形成後に、前記金属板をエッチングにより除去する金属板除去工程と、
    前記第１の金属層をパターニングして、前記外部接続端子用パッドを形成する外部接続端子用パッド形成工程と、をさらに有することを特徴とする請求項６または７記載の半導体装置の製造方法。
  9. 前記第１の金属層は、前記金属板をエッチングするときのエッチングストッパーであることを特徴とする請求項８記載の半導体装置の製造方法。
JP2006260949A 2006-09-26 2006-09-26 半導体装置及びその製造方法 Pending JP2008084959A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006260949A JP2008084959A (ja) 2006-09-26 2006-09-26 半導体装置及びその製造方法
KR1020070089769A KR20080028279A (ko) 2006-09-26 2007-09-05 반도체 장치 및 그 제조 방법
US11/856,354 US7884453B2 (en) 2006-09-26 2007-09-17 Semiconductor device and manufacturing method thereof
TW096135326A TW200816414A (en) 2006-09-26 2007-09-21 Semiconductor device and manufacturing method thereof
CNA2007101541917A CN101154641A (zh) 2006-09-26 2007-09-24 半导体器件及其制造方法
EP07018974A EP1906446A2 (en) 2006-09-26 2007-09-26 Semiconductor device and manufacturing method thereof
US12/581,486 US8211754B2 (en) 2006-09-26 2009-10-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260949A JP2008084959A (ja) 2006-09-26 2006-09-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008084959A true JP2008084959A (ja) 2008-04-10
JP2008084959A5 JP2008084959A5 (ja) 2009-08-20

Family

ID=38858918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260949A Pending JP2008084959A (ja) 2006-09-26 2006-09-26 半導体装置及びその製造方法

Country Status (6)

Country Link
US (2) US7884453B2 (ja)
EP (1) EP1906446A2 (ja)
JP (1) JP2008084959A (ja)
KR (1) KR20080028279A (ja)
CN (1) CN101154641A (ja)
TW (1) TW200816414A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
JP2010165940A (ja) 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
US9620455B2 (en) * 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
JP5878054B2 (ja) * 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
KR101374770B1 (ko) * 2013-11-22 2014-03-17 실리콘밸리(주) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법
CN104576405B (zh) * 2014-12-16 2017-11-07 通富微电子股份有限公司 单层基板封装工艺
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297227A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd 半導体装置の製造方法
JPH1174310A (ja) * 1997-08-27 1999-03-16 Matsushita Electron Corp 半導体装置およびその製造方法
JP2001144208A (ja) * 1999-11-15 2001-05-25 Oki Electric Ind Co Ltd 半導体装置
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2002184905A (ja) * 2000-12-14 2002-06-28 Sharp Corp 半導体装置およびその製造方法
JP2004064082A (ja) * 2000-10-18 2004-02-26 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2005328057A (ja) * 1994-03-18 2005-11-24 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JP2007250834A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 電子部品装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276750A (ja) 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd 半導体装置
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2000164638A (ja) 1998-11-27 2000-06-16 Toshiba Corp 半導体装置
JP2001217354A (ja) 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2001298115A (ja) 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP3914239B2 (ja) 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP5000877B2 (ja) * 2005-10-07 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
US8072059B2 (en) * 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US7666709B1 (en) * 2008-12-10 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of placing semiconductor die on a temporary carrier using fiducial patterns
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005328057A (ja) * 1994-03-18 2005-11-24 Hitachi Chem Co Ltd 半導体パッケージの製造法及び半導体パッケージ
JPH07297227A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd 半導体装置の製造方法
JPH1174310A (ja) * 1997-08-27 1999-03-16 Matsushita Electron Corp 半導体装置およびその製造方法
JP2001144208A (ja) * 1999-11-15 2001-05-25 Oki Electric Ind Co Ltd 半導体装置
JP2001267461A (ja) * 2000-03-23 2001-09-28 Mitsui High Tec Inc 半導体装置の製造方法
JP2004064082A (ja) * 2000-10-18 2004-02-26 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002184905A (ja) * 2000-12-14 2002-06-28 Sharp Corp 半導体装置およびその製造方法
JP2007250834A (ja) * 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 電子部品装置の製造方法

Also Published As

Publication number Publication date
EP1906446A2 (en) 2008-04-02
US20100041183A1 (en) 2010-02-18
KR20080028279A (ko) 2008-03-31
CN101154641A (zh) 2008-04-02
US7884453B2 (en) 2011-02-08
TW200816414A (en) 2008-04-01
US20080073798A1 (en) 2008-03-27
US8211754B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
JP2008084959A (ja) 半導体装置及びその製造方法
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
TWI325626B (en) Method for packaging a semiconductor device
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP4105202B2 (ja) 半導体装置の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
KR101538541B1 (ko) 반도체 디바이스
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP4446772B2 (ja) 回路装置およびその製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
TWI420610B (zh) 半導體裝置及其製造方法
JP5295211B2 (ja) 半導体モジュールの製造方法
JP4626063B2 (ja) 半導体装置の製造方法
JP2006073953A (ja) 半導体装置および半導体装置の製造方法
JP2004207381A (ja) 配線基板及びその製造方法並びに半導体装置
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
JP5794853B2 (ja) 半導体装置の製造方法
JP2021036574A (ja) プリント配線板の製造方法及びプリント配線板
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2000277652A (ja) 半導体パッケージ
CN107170715A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130115