JPH01276750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01276750A JPH01276750A JP10638288A JP10638288A JPH01276750A JP H01276750 A JPH01276750 A JP H01276750A JP 10638288 A JP10638288 A JP 10638288A JP 10638288 A JP10638288 A JP 10638288A JP H01276750 A JPH01276750 A JP H01276750A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- semiconductor chip
- chip
- bump layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 abstract description 19
- 239000011521 glass Substances 0.000 abstract description 6
- 239000003795 chemical substances by application Substances 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 3
- 229920000647 polyepoxide Polymers 0.000 abstract description 3
- 150000008065 acid anhydrides Chemical class 0.000 abstract description 2
- 150000001412 amines Chemical class 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000004744 fabric Substances 0.000 abstract 1
- 239000000945 filler Substances 0.000 abstract 1
- 238000000465 moulding Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 238000005476 soldering Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 50
- 239000004020 conductor Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000035939 shock Effects 0.000 description 4
- 239000004695 Polyether sulfone Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229920006393 polyether sulfone Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229920000491 Polyphenylsulfone Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 235000008429 bread Nutrition 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920006351 engineering plastic Polymers 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は広範な電子機(社)に用いられる半導体装置に
関するものである。
関するものである。
従来の技術
近年、電子機器の軽薄短小化や高性能化への要望が高ま
るにつれ、電子回路の高密度化技術の重要性がますます
増大している。
るにつれ、電子回路の高密度化技術の重要性がますます
増大している。
このような中にあって、昨今半導体チップの高密度実装
技術の必要性が高まっており、その一方式としてフリッ
プチップ方式による半導体装技術が注目されている。
技術の必要性が高まっており、その一方式としてフリッ
プチップ方式による半導体装技術が注目されている。
従来のこのフリップチップ方式による半導体装技術は第
4図ム、Bに示すものである。
4図ム、Bに示すものである。
第4図ム、Bにおいて、1は半導体チップ、2は外部電
極用パッド、3は突起状導体層(バンプ層)、4はプリ
ント配線基板、6はプリント配線基板4の回路導体層、
6ははんだ層である。
極用パッド、3は突起状導体層(バンプ層)、4はプリ
ント配線基板、6はプリント配線基板4の回路導体層、
6ははんだ層である。
このようなフリップチップ方式による実装技術は第4図
ムに示すように、シリコン基板上に所望とする集積回路
を構成した半導体チップ1のアルミニウム金属によシ形
成された外部接続用電極パッド2部に金、銅やはんだな
どの金属によりバンプと呼ばれる突起状導体層3を形成
し、この半導体チップ1を第4図Bに示すようにフェー
スダウン方式により、アルミナセラミック基板やガラス
エポキシ基板上に回路導体層5を形成した各種のプリン
ト配線板4に搭載し、高精度な位置決めを行って、半導
体チップ1のバンプ層3と回路導体層6間をはんだ共晶
や金−すす共晶法により接続したものである。
ムに示すように、シリコン基板上に所望とする集積回路
を構成した半導体チップ1のアルミニウム金属によシ形
成された外部接続用電極パッド2部に金、銅やはんだな
どの金属によりバンプと呼ばれる突起状導体層3を形成
し、この半導体チップ1を第4図Bに示すようにフェー
スダウン方式により、アルミナセラミック基板やガラス
エポキシ基板上に回路導体層5を形成した各種のプリン
ト配線板4に搭載し、高精度な位置決めを行って、半導
体チップ1のバンプ層3と回路導体層6間をはんだ共晶
や金−すす共晶法により接続したものである。
発明が解決しようとする課題
しかしながら、このようなフリップチップ方式による半
導体チップ1の実装方法ではバンプを形成した半導体チ
ップ1が裸の状態でフェースダウンによりプリント配線
板4に取付けられるので、取付は後に半導体チップ1の
信頼性を確保するために、半導体チップ1とプリント配
線板4間の隙間に耐湿性の良好な樹脂を流しこんで封止
する必要があるが、微小な隙間に樹脂を流しこんで封止
する技術が極めて困難であり、従ってプリント配線板4
に実装した半導体装置の、特に耐湿信頼性を確保するこ
とがむつかしいという問題点を有していた。
導体チップ1の実装方法ではバンプを形成した半導体チ
ップ1が裸の状態でフェースダウンによりプリント配線
板4に取付けられるので、取付は後に半導体チップ1の
信頼性を確保するために、半導体チップ1とプリント配
線板4間の隙間に耐湿性の良好な樹脂を流しこんで封止
する必要があるが、微小な隙間に樹脂を流しこんで封止
する技術が極めて困難であり、従ってプリント配線板4
に実装した半導体装置の、特に耐湿信頼性を確保するこ
とがむつかしいという問題点を有していた。
また一方、従来例による半導体の実装方法では半導体チ
ップに構成した金属バンプ層とプリント配線板の回路導
体層を直接、はんだリフロー法などで接続した場合、半
導体チップとプリント配線板の熱膨張係数が異なると熱
衝撃等のストレスにより、半導体チップとプリント配線
板の電気的接続の信頼性が損なわれるため、実装するプ
リント配線板が通常もっとも広く使われているガラスエ
ポキシ系の材質のものが使用できないという不都合があ
った。
ップに構成した金属バンプ層とプリント配線板の回路導
体層を直接、はんだリフロー法などで接続した場合、半
導体チップとプリント配線板の熱膨張係数が異なると熱
衝撃等のストレスにより、半導体チップとプリント配線
板の電気的接続の信頼性が損なわれるため、実装するプ
リント配線板が通常もっとも広く使われているガラスエ
ポキシ系の材質のものが使用できないという不都合があ
った。
本発明はこのような従来例の問題点を解決するものであ
り、耐湿性や耐熱衝撃性などの信頼性に優れた半導体装
置を提供するものである。
り、耐湿性や耐熱衝撃性などの信頼性に優れた半導体装
置を提供するものである。
課題を解決するだめの手段
この課題を解決するために本発明は半導体チップの外部
接続用電極パッドに突起状の第1バンプ層を設け、この
半導体チップを絶縁樹脂中に埋設し、この絶縁樹脂層の
表面に外部接続端子となる突起状の第2バンプ層を設け
た構成としたものである。
接続用電極パッドに突起状の第1バンプ層を設け、この
半導体チップを絶縁樹脂中に埋設し、この絶縁樹脂層の
表面に外部接続端子となる突起状の第2バンプ層を設け
た構成としたものである。
作用
これにより、第1バンプ層を構成した半導体チップの表
面が耐湿性に優れた絶縁樹脂で確実に保護され、かつプ
リント配線板に接続するだめの外部接続端子用の突起状
導体層が絶縁樹脂層の表面に構成された構造になるので
耐熱衝撃性が緩和され、プリント配線板への高信頼性接
続が実現できるものである。
面が耐湿性に優れた絶縁樹脂で確実に保護され、かつプ
リント配線板に接続するだめの外部接続端子用の突起状
導体層が絶縁樹脂層の表面に構成された構造になるので
耐熱衝撃性が緩和され、プリント配線板への高信頼性接
続が実現できるものである。
実施例
以下、本発明の一実施例を図面を参照しながら説明する
。
。
第1図は本発明の第1の実施例における半導体装置の断
面図である。
面図である。
第1図において、7は半導体チップ、8は外部接続用電
極パッド、9は突起状の第1バンプ層、1oは絶縁樹脂
層、11は回路導体層、12は突起状の第2バンプ層で
ある。
極パッド、9は突起状の第1バンプ層、1oは絶縁樹脂
層、11は回路導体層、12は突起状の第2バンプ層で
ある。
以上の構成から成る半導体装置について以下その実施例
の詳細について説明する。
の詳細について説明する。
本発明の第1の実施例では、所望とする集積回路を構成
した半導体チップ7の外部接続用電極パッド8の表面に
バンプと呼ばれる突起状の第1バンプ層9を設けた。
した半導体チップ7の外部接続用電極パッド8の表面に
バンプと呼ばれる突起状の第1バンプ層9を設けた。
この場合、半導体チップ7へのバンプ形成法としては、
シリコン基板上に多数個の集積回路を形成シ、アルミニ
ウム配線、パッシベーション処理を行ったいわゆるシリ
コンウェハーにスパッタリング、めっき、フォトリソ技
術などを駆使し、アルミニウム金属層により構成された
外部接続用電極パッド8にチタン、クロムなどのバリア
金属層を介在させてその表面に金、銅、はんだなどの金
属を厚付けすることにより厚−J30〜1oOμの突起
状の第1バンプ層9を形成した。
シリコン基板上に多数個の集積回路を形成シ、アルミニ
ウム配線、パッシベーション処理を行ったいわゆるシリ
コンウェハーにスパッタリング、めっき、フォトリソ技
術などを駆使し、アルミニウム金属層により構成された
外部接続用電極パッド8にチタン、クロムなどのバリア
金属層を介在させてその表面に金、銅、はんだなどの金
属を厚付けすることにより厚−J30〜1oOμの突起
状の第1バンプ層9を形成した。
また一方、他の実施例では半導体チップへのバンプ形成
法として、ポールボンディング技術ヲ利用して、金線や
銅線の先端を溶融させてボール状とし、このボールを半
導体チップのアルミニウム電極パッドに圧接して50μ
以上の高さを有するバンプを作る方法も試みた。
法として、ポールボンディング技術ヲ利用して、金線や
銅線の先端を溶融させてボール状とし、このボールを半
導体チップのアルミニウム電極パッドに圧接して50μ
以上の高さを有するバンプを作る方法も試みた。
そして、これらの第1バンプ層9を形成した半導体チッ
プ7を絶縁樹脂1oに埋こみ成型した。
プ7を絶縁樹脂1oに埋こみ成型した。
この場合、絶縁樹脂1oとしては’/リカやアルミナな
どの無機質充填材を混入したエポキシ樹脂を酸無水物系
やアミン系の硬化剤を用いて硬化させる樹脂を使用し、
トランスファー成型法や注型法によシ半導体チップ7を
埋こんだ。
どの無機質充填材を混入したエポキシ樹脂を酸無水物系
やアミン系の硬化剤を用いて硬化させる樹脂を使用し、
トランスファー成型法や注型法によシ半導体チップ7を
埋こんだ。
また一方、他の実施例では絶縁樹脂1oとしてポリカー
ボネート樹脂、ポリイミド樹脂、ポリエーテルイミド樹
脂、ポリエーテルサルフオン樹脂。
ボネート樹脂、ポリイミド樹脂、ポリエーテルイミド樹
脂、ポリエーテルサルフオン樹脂。
ポリフエニールサルフォン樹脂などの通称エンプラと呼
ばれる熱可塑性樹脂を使用し、射出成型法によって半導
体チップ7を埋設する方法も試みた。
ばれる熱可塑性樹脂を使用し、射出成型法によって半導
体チップ7を埋設する方法も試みた。
それから、これらの半導体チップ7を埋設した絶縁樹脂
成型体の表面層を研磨して、半導体チップ7に構成した
第1バンプ層9の一部を絶縁樹脂層10から露出させ、
その絶縁樹脂層1oの表面に所望とする回路導体層11
を設け、さらにこの回路導体層11に連続して任意の位
置に外部接続用の端子となる突起状の第2バンプ層を設
けることによシ半導体装置を完成させた。
成型体の表面層を研磨して、半導体チップ7に構成した
第1バンプ層9の一部を絶縁樹脂層10から露出させ、
その絶縁樹脂層1oの表面に所望とする回路導体層11
を設け、さらにこの回路導体層11に連続して任意の位
置に外部接続用の端子となる突起状の第2バンプ層を設
けることによシ半導体装置を完成させた。
この場合、回路導体層11および第2バンプ層12の形
成方法としては、銀ペーストやカーボンペースト、銅ベ
ーストなどの導電ペーストを用いてスクリーン印刷法に
よって形成する方法や、無電解めっき法、電解めっき法
、真空蒸着法などによって銅、ニッケル、はんだなどの
金属膜を形成する方法を試みた。
成方法としては、銀ペーストやカーボンペースト、銅ベ
ーストなどの導電ペーストを用いてスクリーン印刷法に
よって形成する方法や、無電解めっき法、電解めっき法
、真空蒸着法などによって銅、ニッケル、はんだなどの
金属膜を形成する方法を試みた。
このような方法によシ得られた半導体装置は第2図に示
すようにガラスエポキシ基板により作られたプリント配
線板13にフェースダウン方式によシ装着され、外部接
続用の第2バンプ層12とプリント配線板13の回路導
体層14を対向接触させてその間をはんだ15によって
電気的に接続することにより電子回路基板を作った。
すようにガラスエポキシ基板により作られたプリント配
線板13にフェースダウン方式によシ装着され、外部接
続用の第2バンプ層12とプリント配線板13の回路導
体層14を対向接触させてその間をはんだ15によって
電気的に接続することにより電子回路基板を作った。
また、本発明の第2の実施例では、第3図に示すように
第1バンプ層9を設けた半導体チップ7の裏面(バンプ
層を形成していない面)に硬質性の支持基板16を接着
した構造の半導体装置を作った。
第1バンプ層9を設けた半導体チップ7の裏面(バンプ
層を形成していない面)に硬質性の支持基板16を接着
した構造の半導体装置を作った。
この場合、硬質性支持基板16はガラスエポキシ基板な
熱硬化性基板や、ポリエーテルサルフオン樹脂、ポリエ
ーテルイミド樹脂、ポリエーテルサルフォン樹脂などの
熱可塑性樹脂を射出成型法によって作った部分的に凹み
のある基板を使用し、バンプを設けた半導体チップ7の
裏面をこれらの硬質性支持基板1θに接着して、位置決
めを行ってから半導体チップ7の表面を絶縁樹脂層10
で被覆することによって半導体装置を作ったものである
。
熱硬化性基板や、ポリエーテルサルフオン樹脂、ポリエ
ーテルイミド樹脂、ポリエーテルサルフォン樹脂などの
熱可塑性樹脂を射出成型法によって作った部分的に凹み
のある基板を使用し、バンプを設けた半導体チップ7の
裏面をこれらの硬質性支持基板1θに接着して、位置決
めを行ってから半導体チップ7の表面を絶縁樹脂層10
で被覆することによって半導体装置を作ったものである
。
この半導体装置は、半導体チップ7が硬質性支持基板1
6で固定されるので寸法精度が向上する −とともに、
硬質性支持基板16にパターン形成したものを使用する
ことによって絶縁樹脂層10上に形成した回路導体層1
1とスルーホール接続してより高密度な半導体装置を作
ることができるものである。
6で固定されるので寸法精度が向上する −とともに、
硬質性支持基板16にパターン形成したものを使用する
ことによって絶縁樹脂層10上に形成した回路導体層1
1とスルーホール接続してより高密度な半導体装置を作
ることができるものである。
さらにまた、硬質性支持基板16として銅、ステンレス
、アルミニウムなどの金属基板を使用することによって
熱放散性にすぐれた半導体装置が得られた。
、アルミニウムなどの金属基板を使用することによって
熱放散性にすぐれた半導体装置が得られた。
発明の効果
以上の説明から明らかなように本発明による半導体装置
は第1バンプ層を設けた半導体チップが絶縁性樹脂で確
実に被覆された構造であり、かつその外部接続用の端子
が絶縁樹脂層の表面に形成された構造であるので、耐湿
信頼性が十分に確保されるとともにガラスエポキシ系の
プリント配線板にフェースダウン方式ではんだ接続を行
っても熱衝撃によるはんだ接続の信頼性の低下がないな
どの効果がある。
は第1バンプ層を設けた半導体チップが絶縁性樹脂で確
実に被覆された構造であり、かつその外部接続用の端子
が絶縁樹脂層の表面に形成された構造であるので、耐湿
信頼性が十分に確保されるとともにガラスエポキシ系の
プリント配線板にフェースダウン方式ではんだ接続を行
っても熱衝撃によるはんだ接続の信頼性の低下がないな
どの効果がある。
第1図は本発明の第1の実施例を説明するだめの半導体
装置の断面図、第2図は本発明の半導体装置をプリント
配線板に取付けたものの要部断面図、第3図は本発明の
第2の実施例を説明するための半導体装置の断面図、第
4図ムおよびBは従来例による半導体装置とそのプリン
ト配線板への取付けたものの要部断面図である。 7・・・・・・半導体チップ、8・・・・・・外部接続
用の電極パッド、9・・・・・・突起状の第1バンプ層
、1o・・・・・・絶縁樹脂層、11・・・・・・回路
導体層、12・・・・・・突起状の第2バンプ層、13
・・・・・・プリント配線板、14・・・・・・プリン
ト配線板の回路導体層、15・・・・・・はんだ金属層
、16・・・・・・硬質性支持基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名7−
−−半躊イもチップ J−−一外部按ζ危凧電1匡ノザッド ?−−−突彪一大つ第I導不し暫(第1パンj層)tθ
−・を色凋(wi浩1 11−一一回1÷導イ札層 /Z、−!&JX’) 3P、Z@A$−3c9#ハ’
77、i)第1図 13−一一プリント西己8にオ反、 /4−−プソシト西己おに不(の回跨コ1オシ轡16−
1コんだ企属眉
装置の断面図、第2図は本発明の半導体装置をプリント
配線板に取付けたものの要部断面図、第3図は本発明の
第2の実施例を説明するための半導体装置の断面図、第
4図ムおよびBは従来例による半導体装置とそのプリン
ト配線板への取付けたものの要部断面図である。 7・・・・・・半導体チップ、8・・・・・・外部接続
用の電極パッド、9・・・・・・突起状の第1バンプ層
、1o・・・・・・絶縁樹脂層、11・・・・・・回路
導体層、12・・・・・・突起状の第2バンプ層、13
・・・・・・プリント配線板、14・・・・・・プリン
ト配線板の回路導体層、15・・・・・・はんだ金属層
、16・・・・・・硬質性支持基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名7−
−−半躊イもチップ J−−一外部按ζ危凧電1匡ノザッド ?−−−突彪一大つ第I導不し暫(第1パンj層)tθ
−・を色凋(wi浩1 11−一一回1÷導イ札層 /Z、−!&JX’) 3P、Z@A$−3c9#ハ’
77、i)第1図 13−一一プリント西己8にオ反、 /4−−プソシト西己おに不(の回跨コ1オシ轡16−
1コんだ企属眉
Claims (3)
- (1)半導体チップの外部接続用電極パッドに突起状の
第1バンプ層を設け、この半導体チップを絶縁樹脂層中
に埋設し、この絶縁樹脂層の表面に外部接続端子となる
突起状の第2バンプ層を設けた半導体装置。 - (2)第1バンプ層を設けた半導体チップの裏面に硬質
性の支持基板を接着した請求項1記載の半導体装置。 - (3)硬質性の支持基板として金属基板を使用した請求
項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10638288A JPH01276750A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10638288A JPH01276750A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01276750A true JPH01276750A (ja) | 1989-11-07 |
Family
ID=14432157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10638288A Pending JPH01276750A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01276750A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0437149A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | 半導体装置 |
JPH0547958A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
US7884453B2 (en) | 2006-09-26 | 2011-02-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2013073082A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
JP2014535166A (ja) * | 2011-10-14 | 2014-12-25 | ディフテック レーザーズ インコーポレイテッド | 基板上に位置付けられる平坦化された半導体粒子 |
US9455307B2 (en) | 2011-10-14 | 2016-09-27 | Diftek Lasers, Inc. | Active matrix electro-optical device and method of making thereof |
US9601329B2 (en) | 2014-06-04 | 2017-03-21 | Diftek Lasers, Inc. | Method of fabricating crystalline island on substrate |
US9859348B2 (en) | 2011-10-14 | 2018-01-02 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
US10312310B2 (en) | 2016-01-19 | 2019-06-04 | Diftek Lasers, Inc. | OLED display and method of fabrication thereof |
-
1988
- 1988-04-28 JP JP10638288A patent/JPH01276750A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0437149A (ja) * | 1990-06-01 | 1992-02-07 | Toshiba Corp | 半導体装置 |
US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
US5654584A (en) * | 1990-06-01 | 1997-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having tape automated bonding leads |
JPH0547958A (ja) * | 1991-08-12 | 1993-02-26 | Mitsubishi Electric Corp | 樹脂封止型半導体装置 |
JP2000124354A (ja) * | 1998-10-21 | 2000-04-28 | Matsushita Electric Ind Co Ltd | チップサイズパッケージ及びその製造方法 |
US7884453B2 (en) | 2006-09-26 | 2011-02-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8211754B2 (en) | 2006-09-26 | 2012-07-03 | Shinko Electric Industries Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9455307B2 (en) | 2011-10-14 | 2016-09-27 | Diftek Lasers, Inc. | Active matrix electro-optical device and method of making thereof |
JP2014535166A (ja) * | 2011-10-14 | 2014-12-25 | ディフテック レーザーズ インコーポレイテッド | 基板上に位置付けられる平坦化された半導体粒子 |
US9859348B2 (en) | 2011-10-14 | 2018-01-02 | Diftek Lasers, Inc. | Electronic device and method of making thereof |
CN103650135A (zh) * | 2011-11-16 | 2014-03-19 | 松下电器产业株式会社 | 扩展型半导体芯片以及半导体装置 |
JPWO2013073082A1 (ja) * | 2011-11-16 | 2015-04-02 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
US9136219B2 (en) | 2011-11-16 | 2015-09-15 | Panasonic Corporation | Expanded semiconductor chip and semiconductor device |
WO2013073082A1 (ja) * | 2011-11-16 | 2013-05-23 | パナソニック株式会社 | 拡張型半導体チップ及び半導体装置 |
US9601329B2 (en) | 2014-06-04 | 2017-03-21 | Diftek Lasers, Inc. | Method of fabricating crystalline island on substrate |
US10312310B2 (en) | 2016-01-19 | 2019-06-04 | Diftek Lasers, Inc. | OLED display and method of fabrication thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3704864B2 (ja) | 半導体素子の実装構造 | |
US6608374B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
CN100426492C (zh) | 微电子封装件及其制造方法 | |
JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
JPH07503579A (ja) | フリップチップ集積回路の背面接地 | |
CA2142866A1 (en) | Metal electronic package incorporating a multi-chip module | |
JPH1027825A (ja) | 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法 | |
TW200921884A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
JPH01276750A (ja) | 半導体装置 | |
JP3492025B2 (ja) | 回路基板構造 | |
EP0969503A2 (en) | Electronic circuit device | |
JP2003007921A (ja) | 回路装置およびその製造方法 | |
JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
JP2003007918A (ja) | 回路装置の製造方法 | |
JPH06132474A (ja) | 半導体装置 | |
KR100888712B1 (ko) | 컴플라이언트 전기 단자들을 갖는 반도체 디바이스, 이반도체 디바이스를 포함하는 장치, 및 그 제조 방법들 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
KR20020096950A (ko) | 회로 장치의 제조 방법 | |
JPS62230027A (ja) | 半導体装置の製造方法 | |
JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
US6537851B1 (en) | Method of connecting a bumped compliant conductive trace to a semiconductor chip | |
JPH0864635A (ja) | 半導体装置 | |
JP3686047B2 (ja) | 半導体装置の製造方法 | |
JP3634709B2 (ja) | 半導体モジュール |