JP4234518B2 - 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ - Google Patents
半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ Download PDFInfo
- Publication number
- JP4234518B2 JP4234518B2 JP2003201851A JP2003201851A JP4234518B2 JP 4234518 B2 JP4234518 B2 JP 4234518B2 JP 2003201851 A JP2003201851 A JP 2003201851A JP 2003201851 A JP2003201851 A JP 2003201851A JP 4234518 B2 JP4234518 B2 JP 4234518B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- semiconductor
- terminal
- conductive member
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【０００１】
【発明の属する技術分野】
本発明は、搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板の製造方法、及び、その半導体搭載用基板に半導体チップを搭載した半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
近年、高密度実装を可能にする小型の半導体パッケージとして、半導体チップと同等あるいは半導体チップよりもわずかに大きいサイズを有するチップサイズパッケージ（ＣＳＰ：Chip Size Package）が広く用いられるようになっている（例えば、特許文献１参照）。このＣＳＰは、通常、半導体チップの搭載面の裏側に、当該半導体チップと外部とを電気的に接続するための導電性バンプが形成されているが、導電性バンプの代わりに半導体チップを搭載するためのパッドが形成されたＢＣＣ（Bump Chip Carrier）構造を有するものも存在する。
【０００３】
このようなＣＳＰは、以下のような工程を経て製造される。即ち、最初の工程ではキャリアとしての銅板上に、端子やパッドとしてのめっき層が形成される。更に、パッドとしてのめっき層には、半導体チップが搭載される。次の工程では、ワイヤボンディング等により半導体チップと端子とが電気的に接続され、半導体チップが樹脂により封止される。その後、キャリアである銅板が除去される。
【０００４】
【特許文献１】
特開平１０−１１６９３５号公報（第５頁、図１）
【０００５】
【発明が解決しようとする課題】
上述した従来のＣＳＰの製造工程では、端子やパッドとして形成されるめっき層は、厚さが数μｍと非常に薄いため、ＣＳＰが外部からの衝撃を受けた場合等において、封止樹脂から剥離してしまい、半導体チップと外部との電気的接続が確保できなくなることがある。このようなめっき層の剥離を防止するための対策としては、めっき層を厚くして、端子と封止樹脂との密着性を向上させること、具体的には、封止用の樹脂に配合されているフィラーの平均粒径（例えば、Ｓｉフィラーの場合には５０μｍ）以上の厚さにすることが考えられる。
【０００６】
しかしながら、厚いめっき層を形成する場合には、めっき層の形成時におけるパターニングに使用されるレジストやドライフィルムの形成において、精密なパターンの描写が困難であるという問題がある。更には、めっき層の形成時間は、その厚さに比例するため、めっき層の形成に時間がかかることになり、コストを増加させるという問題もある。このため、めっき層を厚くすることなく、半導体チップと外部との電気的接続の確実性を向上させることが要求されている。
【０００７】
本発明は、上記の問題を解決するものであり、めっき層を厚くすることなく、半導体チップと外部との電気的接続の確実性を向上させた半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージを提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板の製造方法において、導電性部材の上面における前記端子に対応する位置に、第１のめっき層を形成する工程と、前記導電性部材の下面における前記端子に対応する位置に、第２のめっき層を形成する工程と、基材の上面における前記端子に対応する位置に、第３のめっき層を形成する工程と、前記第２のめっき層と前記第３のめっき層とを接合する工程と、前記端子の形状に応じて前記導電性部材を加工する工程とを備える。
【０００９】
また、本発明は請求項２に記載されるように、請求項１に記載の半導体搭載用基板製造方法において、前記第２のめっき層を形成する工程は、更に前記導電性部材の下面における、前記半導体チップを搭載するパッドに対応する位置に、第４のめっき層を形成し、前記第３のめっき層を形成する工程は、更に前記基材の上面における前記パッドに対応する位置に、第５のめっき層を形成し、前記導電性部材を加工する工程は、更に前記パッドの形状に応じて前記導電性部材を加工する。
【００１０】
また、本発明は請求項３に記載されるように、請求項１又は２に記載の半導体搭載用基板製造方法の工程の後に、前記端子の形状に応じて加工された導電性部材と前記半導体チップとを電気的に接続する工程と、前記半導体チップを封止する工程と、前記基材を除去する工程とを備える半導体パッケージ製造方法である。
【００１１】
また、本発明は請求項４に記載されるように、搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板において、前記端子に応じた形状を有する第１の導電性部材と、前記第１の導電性部材の上面における前記端子に対応する位置に形成される第１のめっき層と、前記第１の導電性部材の下面における前記端子に対応する位置に形成される第２のめっき層と、基材と、前記基材の上面における前記端子に対応する位置に形成され、前記第２のめっき層と接合される第３のめっき層とを備える。
【００１２】
また、本発明は請求項５に記載されるように、請求項４に記載の半導体搭載用基板において、前記半導体チップを搭載するパッドに応じた形状を有する第２の導電性部材と、前記第２の導電性部材の下面における前記パッドに対応する位置に形成される第４のめっき層と、前記基材の上面における前記パッドに対応する位置に形成され、前記第４のめっき層と接合される第５のめっき層とを備える。
【００１３】
また、本発明は請求項６に記載されるように、請求項４又は５に記載の半導体搭載用基板と、前記第１の導電性部材と電気的に接続される半導体チップと、前記半導体チップとを封止する封止材とを備え、前記基材が除去されることにより構成される半導体パッケージである。
【００１４】
本発明によれば、半導体チップと外部とを電気的に接続する端子は、導電性部材の上面及び下面にめっき層が形成された構造を有するため、めっき層の形成に長時間を要することなく端子を厚くすることができる。そして、このように端子を厚くすることにより、当該端子と封止樹脂との密着性を向上させることが可能となり、外部からの衝撃を受けた場合等において、端子が封止樹脂から剥離することが防止され、半導体チップと外部との電気的な接続を確保することが可能となる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１６】
まず、半導体搭載用基板の製造工程を説明する。図１乃至図９は、半導体搭載用基板の製造工程を示す断面図である。
【００１７】
図１に示す第１の工程では、基材としての銅（Ｃｕ）板１０２の上面にレジスト１０４が形成されるとともに、銅板１０２の下面にレジスト１０５が形成される。ここでは、銅板１０２は、例えば０．１〜０．２ｍｍ程度の厚さを有するものが用いられる。また、レジスト１０４及び１０５は、例えばフィルム状のものが用いられ、熱圧着により、銅板１０２の上面及び下面に貼付される。
【００１８】
図２に示す第２の工程では、銅板１０２の上面に形成されたレジスト１０４の一部が除去される。例えば、レジスト１０４の上方にマスク（図示せず）が配置され、露光及び現像が行われる。これにより、銅板１０２の上面における、半導体チップを搭載するパッドと、当該半導体チップと外部とを電気的に接続する端子とが形成される領域の上部に形成されているレジスト１０４が除去される。
【００１９】
図３に示す第３の工程では、めっき処理が行われ、銅板１０２の上面における露出面、換言すれば、銅板１０２の上面における、端子の形成領域にめっき層１０６が形成されるとともに、パッドの形成領域にめっき層１０８が形成される。ここでは、めっき層１０６及び１０８は、金（Ａｕ）を材料とする。
【００２０】
図４に示す第４の工程では、導電性部材としての銅（Ｃｕ）板２０２の下面にレジスト２０４が形成されるとともに、上面にも同様にレジスト２０６が形成される。ここでは、銅板２０２は、例えば０．０５〜０．２ｍｍ程度の厚さを有するものが用いられ、レジスト２０４及び２０６は、上述したレジスト１０４と同様、例えばフィルム状のものが用いられ、熱圧着により、銅板２０２の上面及び下面に貼付される。
【００２１】
図５に示す第５の工程では、レジスト２０４及び２０６の一部が除去される。例えば、図２に示した第２の工程と同様、レジスト２０４の下方及びレジスト２０６の上方にマスク（図示せず）が配置され、露光及び現像が行われる。これにより、銅板２０２の上面におけるパッドと端子とを構成する領域の上部に形成されているレジスト２０４と、銅板２０２の下面におけるパッドと端子とを構成する領域の下部に形成されているレジスト２０６とが除去される。
【００２２】
図６に示す第６の工程では、めっき処理が行われ、銅板２０２の上面における露出面、換言すれば、銅板２０２の上面における端子を構成する領域にめっき層２１２が形成されるとともに、パッドを構成する領域にめっき層２１８が形成される。同様に、銅板２０２の下面における露出面、換言すれば、銅板２０２の下面における端子を構成する領域にめっき層２２４が形成されるとともに、パッドを構成する領域にめっき層２３０が形成される。
【００２３】
これらめっき層２１２、２１８、２２４及び２３０は、２層構造を有する。具体的には、銅板２０２の露出面に５μｍ程度の厚さを有するニッケル（Ｎｉ）の層２０８、２１４、２２０及び２２６が形成され、更に、これらニッケル層２０８、２１４、２２０及び２２６の露出面に０．０１μｍ程度の厚さを有する金（Ａｕ）の層２１０、２１６、２２２及び２２８が形成されることにより、めっき層２１２、２１８、２２４及び２３０が構成される。銅板２０２に接する側をニッケル層２０８、２１４、２２０及び２２６とするのは、銅板２０２とめっき層２１２、２１８、２２４及び２３０との接合性を良好にするためである。また、露出する側を金層２１０、２１６、２２２及び２２８とするのは、後述する第８の工程において、めっき層２１２、２１８、２２４及び２３０とめっき層１０６及び１０８とが接合される際における接合性を良好にするためである。なお、本工程では、ニッケル層２０８等と金層２１０等との間に、パラジウム（Ｐｄ）の層を介在させ、３層構造のめっき層２１２等が形成されるようにしても良い。
【００２４】
図７に示す第７の工程では、銅板２０２の上面及び下面に残っているレジスト２０４及び２０６が除去される。
【００２５】
図８に示す第８の工程では、図３に示した第３の工程を経た銅板１０２の上部に、図７に示した第７の工程を経た銅板２０２が配置される。更に、銅板１０２の上面に形成された金を材料とするめっき層１０６と、銅板２０２の下面に形成されためっき層２２４のうち、露出している金層２２２とが接合される。同様に、銅板１０２の上面に形成された金を材料とするめっき層１０８と、銅板２０２の下面に形成されためっき層２３０のうち、露出している金層２２８とが接合される。
【００２６】
これらめっき層１０６とめっき層２２４との接合、及び、めっき層１０８とめっき層２３０との接合は、例えば、熱接合、超音波接合、これら熱接合と超音波接合との組み合わせ等により行われる。熱接合では、めっき層１０６とめっき層２２４、及び、めっき層１０８とめっき層２３０が加熱、加圧されることにより、圧着する。一方、超音波接合では、めっき層１０６とめっき層２２４、及び、めっき層１０８とめっき層２３０が加圧され、更に超音波が印加されることにより、圧着する。
【００２７】
図９に示す第９の工程では、銅板２０２のうち、上面及び下面にめっき層２１２、２１８、２２４、２３０が形成されていない領域、換言すれば、端子やパッドを構成しない領域が除去される。例えば、エッチング法（ドライエッチング法又はウェットエッチング法）により、銅板２０２の露出部分が除去される。これにより、銅板２０２のうち、端子を構成する領域２０２−１やパッドを構成する領域２０２−２のみが残る。本工程により、銅板１０２の上面には、めっき層１０６、２２４、銅板２０２−１及びめっき層２１２の順に積層された構造の端子が形成され、めっき層１０８、２３０、銅板２０２−２及びめっき層２１８の順に積層された構造のパッドが形成される。更に、銅板１０２の上面に形成されていたレジスト１０４と、下面に形成されていたレジスト１０５とが除去される。
【００２８】
以上のような工程を経て、半導体搭載用基板が構成される。次に、この半導体搭載用基板を用いた半導体パッケージの製造工程を説明する。図１０乃至図１２は、半導体搭載用基板を用いた半導体パッケージの製造工程を示す断面図である。
【００２９】
図１０に示す第１の工程では、めっき層１０８、２３０、銅板２０２−２及びめっき層２１８の順に積層された構造のパッドの上面に半導体チップ３００が搭載される。
【００３０】
更に、パッド上に搭載された半導体チップ３００と、めっき層１０６、２２４、銅板２０２−１及びめっき層２１２の順に積層された構造の端子とがボンディングワイヤ３０２によって電気的に接続される。
【００３１】
ボンディングの方法としては、例えば、ネイルヘッドボンディング法や超音波ウェッジボンディング法が採用される。ネイルヘッドボンディング法では、キャピラリに通されたボンディングワイヤ３０２の先端が溶融されることによりボールが形成される。次に、このボールが半導体チップ３００の上面に形成された電極（図示せず）上に加熱圧着される。更に、キャピラリによってボンディングワイヤ３０２の先端が端子の上面へ導かれ、当該端子に圧着される。その後、ボンディングワイヤ３０２は、クランパにより挟まれて、更に引っ張られることにより切断される。一方、超音波ウェッジボンディング法では、ボンディングワイヤ３０２の先端と半導体チップ３００の上面に形成された電極との接触部分が、ウェッジツールにより加圧され、更に超音波が印加される。これにより、接触面が圧着し、ボンディングワイヤ３０２の先端と半導体チップ３００の上面に形成された電極とが接合される。更に、ボンディングワイヤ３０２の先端が端子の上面へ導かれ、これらボンディングワイヤ３０２の先端と端子との接触部分が、ウェッジツールにより加圧され、超音波が印加される。これにより、接触面が圧着し、ボンディングワイヤ３０２の先端と端子とが接合される。
【００３２】
図１１に示す第２の工程では、半導体チップ３００、パッド、端子及びボンディングワイヤ３０２が樹脂４００によって封止される。樹脂４００の材料は、例えば、エポキシ樹脂、硬化剤、フィラー（充填材）である。
【００３３】
図１２に示す第３の工程では、樹脂の硬化後に銅板１０２を除去する。この際、例えば、エッチング法（ドライエッチング法又はウェットエッチング法）により、銅板１０２が除去される。銅板１０２が除去されることにより、端子を構成するめっき層１０６が露出する。これにより、半導体チップ３００と外部との電気的な接続が可能となり、半導体パッケージが完成する。
【００３４】
このように、本実施形態では、半導体チップ３００と外部とを電気的に接続する端子は、銅板２０２−１の上面及び下面にめっき層２１２及び２２４が形成された構造を有する。従って、端子を構成する際におけるめっき層２１２及び２２４の形成に長時間を要することなく端子を厚くすることができる。そして、このように端子を厚くすることにより、当該端子と樹脂４００との密着性を向上させることが可能となり、外部からの衝撃を受けた場合等において、端子が樹脂４００から剥離することが防止され、半導体チップ３００と外部との電気的な接続を確保することが可能となる。
【００３５】
ところで、上述した実施形態では、半導体チップを搭載するパッドは、めっき層１０８、２３０、銅板２０２−２及びめっき層２１８の順に積層された構造を有しているが、図１３に示すようにめっき層２１８は必ずしも形成される必要はない。なお、めっき層２１８が形成されないため、銅板２０２のうち、端子やパッドを構成しない領域が除去される際には、例えば、銅板２０２のうちパッドを構成する領域の上面にレジストが形成され、更に、エッチング法（ドライエッチング法又はウェットエッチング法）により、銅板２０２の露出部分が除去される。このように、めっき層２１８が形成されない場合には、図１４に示すように、半導体チップ３００は、銅板２０２−２の上面に、直接に搭載される。
【００３６】
なお、基材、導電性部材、めっき層、封止材等の材料は、上述した実施形態に限定されるものではなく、本発明の適用可能な範囲内において、様々な材料を採用することができる。
【００３７】
【発明の効果】
本発明によれば、めっき層を厚くすることなく、パッケージ内の半導体チップと外部との電気的接続の確実性を向上させることができる。
【図面の簡単な説明】
【図１】半導体搭載用基板の第１の製造工程を示す断面図である。
【図２】半導体搭載用基板の第２の製造工程を示す断面図である。
【図３】半導体搭載用基板の第３の製造工程を示す断面図である。
【図４】半導体搭載用基板の第４の製造工程を示す断面図である。
【図５】半導体搭載用基板の第５の製造工程を示す断面図である。
【図６】半導体搭載用基板の第６の製造工程を示す断面図である。
【図７】半導体搭載用基板の第７の製造工程を示す断面図である。
【図８】半導体搭載用基板の第８の製造工程を示す断面図である。
【図９】半導体搭載用基板の第９の製造工程を示す断面図である。
【図１０】半導体パッケージの第１の製造工程を示す断面図である。
【図１１】半導体パッケージの第２の製造工程を示す断面図である。
【図１２】半導体パッケージの第３の製造工程を示す断面図である。
【図１３】半導体搭載用基板の他の例を示す断面図である。
【図１４】半導体パッケージの他の例を示す断面図である。
【符号の説明】
１０２、２０２、２０２−１、２０２−２ 銅板
１０４、１０５、２０４、２０６ レジスト
１０６、１０８、２１２、２１８、２２４、２３０ めっき層
２０８、２１４、２２０、２２６ ニッケル層
２１０、２１６、２２２、２２８ 金層
３００ 半導体チップ
３０２ ボンディングワイヤ
４００ 樹脂
【発明の属する技術分野】
本発明は、搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板の製造方法、及び、その半導体搭載用基板に半導体チップを搭載した半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
近年、高密度実装を可能にする小型の半導体パッケージとして、半導体チップと同等あるいは半導体チップよりもわずかに大きいサイズを有するチップサイズパッケージ（ＣＳＰ：Chip Size Package）が広く用いられるようになっている（例えば、特許文献１参照）。このＣＳＰは、通常、半導体チップの搭載面の裏側に、当該半導体チップと外部とを電気的に接続するための導電性バンプが形成されているが、導電性バンプの代わりに半導体チップを搭載するためのパッドが形成されたＢＣＣ（Bump Chip Carrier）構造を有するものも存在する。
【０００３】
このようなＣＳＰは、以下のような工程を経て製造される。即ち、最初の工程ではキャリアとしての銅板上に、端子やパッドとしてのめっき層が形成される。更に、パッドとしてのめっき層には、半導体チップが搭載される。次の工程では、ワイヤボンディング等により半導体チップと端子とが電気的に接続され、半導体チップが樹脂により封止される。その後、キャリアである銅板が除去される。
【０００４】
【特許文献１】
特開平１０−１１６９３５号公報（第５頁、図１）
【０００５】
【発明が解決しようとする課題】
上述した従来のＣＳＰの製造工程では、端子やパッドとして形成されるめっき層は、厚さが数μｍと非常に薄いため、ＣＳＰが外部からの衝撃を受けた場合等において、封止樹脂から剥離してしまい、半導体チップと外部との電気的接続が確保できなくなることがある。このようなめっき層の剥離を防止するための対策としては、めっき層を厚くして、端子と封止樹脂との密着性を向上させること、具体的には、封止用の樹脂に配合されているフィラーの平均粒径（例えば、Ｓｉフィラーの場合には５０μｍ）以上の厚さにすることが考えられる。
【０００６】
しかしながら、厚いめっき層を形成する場合には、めっき層の形成時におけるパターニングに使用されるレジストやドライフィルムの形成において、精密なパターンの描写が困難であるという問題がある。更には、めっき層の形成時間は、その厚さに比例するため、めっき層の形成に時間がかかることになり、コストを増加させるという問題もある。このため、めっき層を厚くすることなく、半導体チップと外部との電気的接続の確実性を向上させることが要求されている。
【０００７】
本発明は、上記の問題を解決するものであり、めっき層を厚くすることなく、半導体チップと外部との電気的接続の確実性を向上させた半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージを提供することを課題とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は請求項１に記載されるように、搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板の製造方法において、導電性部材の上面における前記端子に対応する位置に、第１のめっき層を形成する工程と、前記導電性部材の下面における前記端子に対応する位置に、第２のめっき層を形成する工程と、基材の上面における前記端子に対応する位置に、第３のめっき層を形成する工程と、前記第２のめっき層と前記第３のめっき層とを接合する工程と、前記端子の形状に応じて前記導電性部材を加工する工程とを備える。
【０００９】
また、本発明は請求項２に記載されるように、請求項１に記載の半導体搭載用基板製造方法において、前記第２のめっき層を形成する工程は、更に前記導電性部材の下面における、前記半導体チップを搭載するパッドに対応する位置に、第４のめっき層を形成し、前記第３のめっき層を形成する工程は、更に前記基材の上面における前記パッドに対応する位置に、第５のめっき層を形成し、前記導電性部材を加工する工程は、更に前記パッドの形状に応じて前記導電性部材を加工する。
【００１０】
また、本発明は請求項３に記載されるように、請求項１又は２に記載の半導体搭載用基板製造方法の工程の後に、前記端子の形状に応じて加工された導電性部材と前記半導体チップとを電気的に接続する工程と、前記半導体チップを封止する工程と、前記基材を除去する工程とを備える半導体パッケージ製造方法である。
【００１１】
また、本発明は請求項４に記載されるように、搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板において、前記端子に応じた形状を有する第１の導電性部材と、前記第１の導電性部材の上面における前記端子に対応する位置に形成される第１のめっき層と、前記第１の導電性部材の下面における前記端子に対応する位置に形成される第２のめっき層と、基材と、前記基材の上面における前記端子に対応する位置に形成され、前記第２のめっき層と接合される第３のめっき層とを備える。
【００１２】
また、本発明は請求項５に記載されるように、請求項４に記載の半導体搭載用基板において、前記半導体チップを搭載するパッドに応じた形状を有する第２の導電性部材と、前記第２の導電性部材の下面における前記パッドに対応する位置に形成される第４のめっき層と、前記基材の上面における前記パッドに対応する位置に形成され、前記第４のめっき層と接合される第５のめっき層とを備える。
【００１３】
また、本発明は請求項６に記載されるように、請求項４又は５に記載の半導体搭載用基板と、前記第１の導電性部材と電気的に接続される半導体チップと、前記半導体チップとを封止する封止材とを備え、前記基材が除去されることにより構成される半導体パッケージである。
【００１４】
本発明によれば、半導体チップと外部とを電気的に接続する端子は、導電性部材の上面及び下面にめっき層が形成された構造を有するため、めっき層の形成に長時間を要することなく端子を厚くすることができる。そして、このように端子を厚くすることにより、当該端子と封止樹脂との密着性を向上させることが可能となり、外部からの衝撃を受けた場合等において、端子が封止樹脂から剥離することが防止され、半導体チップと外部との電気的な接続を確保することが可能となる。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１６】
まず、半導体搭載用基板の製造工程を説明する。図１乃至図９は、半導体搭載用基板の製造工程を示す断面図である。
【００１７】
図１に示す第１の工程では、基材としての銅（Ｃｕ）板１０２の上面にレジスト１０４が形成されるとともに、銅板１０２の下面にレジスト１０５が形成される。ここでは、銅板１０２は、例えば０．１〜０．２ｍｍ程度の厚さを有するものが用いられる。また、レジスト１０４及び１０５は、例えばフィルム状のものが用いられ、熱圧着により、銅板１０２の上面及び下面に貼付される。
【００１８】
図２に示す第２の工程では、銅板１０２の上面に形成されたレジスト１０４の一部が除去される。例えば、レジスト１０４の上方にマスク（図示せず）が配置され、露光及び現像が行われる。これにより、銅板１０２の上面における、半導体チップを搭載するパッドと、当該半導体チップと外部とを電気的に接続する端子とが形成される領域の上部に形成されているレジスト１０４が除去される。
【００１９】
図３に示す第３の工程では、めっき処理が行われ、銅板１０２の上面における露出面、換言すれば、銅板１０２の上面における、端子の形成領域にめっき層１０６が形成されるとともに、パッドの形成領域にめっき層１０８が形成される。ここでは、めっき層１０６及び１０８は、金（Ａｕ）を材料とする。
【００２０】
図４に示す第４の工程では、導電性部材としての銅（Ｃｕ）板２０２の下面にレジスト２０４が形成されるとともに、上面にも同様にレジスト２０６が形成される。ここでは、銅板２０２は、例えば０．０５〜０．２ｍｍ程度の厚さを有するものが用いられ、レジスト２０４及び２０６は、上述したレジスト１０４と同様、例えばフィルム状のものが用いられ、熱圧着により、銅板２０２の上面及び下面に貼付される。
【００２１】
図５に示す第５の工程では、レジスト２０４及び２０６の一部が除去される。例えば、図２に示した第２の工程と同様、レジスト２０４の下方及びレジスト２０６の上方にマスク（図示せず）が配置され、露光及び現像が行われる。これにより、銅板２０２の上面におけるパッドと端子とを構成する領域の上部に形成されているレジスト２０４と、銅板２０２の下面におけるパッドと端子とを構成する領域の下部に形成されているレジスト２０６とが除去される。
【００２２】
図６に示す第６の工程では、めっき処理が行われ、銅板２０２の上面における露出面、換言すれば、銅板２０２の上面における端子を構成する領域にめっき層２１２が形成されるとともに、パッドを構成する領域にめっき層２１８が形成される。同様に、銅板２０２の下面における露出面、換言すれば、銅板２０２の下面における端子を構成する領域にめっき層２２４が形成されるとともに、パッドを構成する領域にめっき層２３０が形成される。
【００２３】
これらめっき層２１２、２１８、２２４及び２３０は、２層構造を有する。具体的には、銅板２０２の露出面に５μｍ程度の厚さを有するニッケル（Ｎｉ）の層２０８、２１４、２２０及び２２６が形成され、更に、これらニッケル層２０８、２１４、２２０及び２２６の露出面に０．０１μｍ程度の厚さを有する金（Ａｕ）の層２１０、２１６、２２２及び２２８が形成されることにより、めっき層２１２、２１８、２２４及び２３０が構成される。銅板２０２に接する側をニッケル層２０８、２１４、２２０及び２２６とするのは、銅板２０２とめっき層２１２、２１８、２２４及び２３０との接合性を良好にするためである。また、露出する側を金層２１０、２１６、２２２及び２２８とするのは、後述する第８の工程において、めっき層２１２、２１８、２２４及び２３０とめっき層１０６及び１０８とが接合される際における接合性を良好にするためである。なお、本工程では、ニッケル層２０８等と金層２１０等との間に、パラジウム（Ｐｄ）の層を介在させ、３層構造のめっき層２１２等が形成されるようにしても良い。
【００２４】
図７に示す第７の工程では、銅板２０２の上面及び下面に残っているレジスト２０４及び２０６が除去される。
【００２５】
図８に示す第８の工程では、図３に示した第３の工程を経た銅板１０２の上部に、図７に示した第７の工程を経た銅板２０２が配置される。更に、銅板１０２の上面に形成された金を材料とするめっき層１０６と、銅板２０２の下面に形成されためっき層２２４のうち、露出している金層２２２とが接合される。同様に、銅板１０２の上面に形成された金を材料とするめっき層１０８と、銅板２０２の下面に形成されためっき層２３０のうち、露出している金層２２８とが接合される。
【００２６】
これらめっき層１０６とめっき層２２４との接合、及び、めっき層１０８とめっき層２３０との接合は、例えば、熱接合、超音波接合、これら熱接合と超音波接合との組み合わせ等により行われる。熱接合では、めっき層１０６とめっき層２２４、及び、めっき層１０８とめっき層２３０が加熱、加圧されることにより、圧着する。一方、超音波接合では、めっき層１０６とめっき層２２４、及び、めっき層１０８とめっき層２３０が加圧され、更に超音波が印加されることにより、圧着する。
【００２７】
図９に示す第９の工程では、銅板２０２のうち、上面及び下面にめっき層２１２、２１８、２２４、２３０が形成されていない領域、換言すれば、端子やパッドを構成しない領域が除去される。例えば、エッチング法（ドライエッチング法又はウェットエッチング法）により、銅板２０２の露出部分が除去される。これにより、銅板２０２のうち、端子を構成する領域２０２−１やパッドを構成する領域２０２−２のみが残る。本工程により、銅板１０２の上面には、めっき層１０６、２２４、銅板２０２−１及びめっき層２１２の順に積層された構造の端子が形成され、めっき層１０８、２３０、銅板２０２−２及びめっき層２１８の順に積層された構造のパッドが形成される。更に、銅板１０２の上面に形成されていたレジスト１０４と、下面に形成されていたレジスト１０５とが除去される。
【００２８】
以上のような工程を経て、半導体搭載用基板が構成される。次に、この半導体搭載用基板を用いた半導体パッケージの製造工程を説明する。図１０乃至図１２は、半導体搭載用基板を用いた半導体パッケージの製造工程を示す断面図である。
【００２９】
図１０に示す第１の工程では、めっき層１０８、２３０、銅板２０２−２及びめっき層２１８の順に積層された構造のパッドの上面に半導体チップ３００が搭載される。
【００３０】
更に、パッド上に搭載された半導体チップ３００と、めっき層１０６、２２４、銅板２０２−１及びめっき層２１２の順に積層された構造の端子とがボンディングワイヤ３０２によって電気的に接続される。
【００３１】
ボンディングの方法としては、例えば、ネイルヘッドボンディング法や超音波ウェッジボンディング法が採用される。ネイルヘッドボンディング法では、キャピラリに通されたボンディングワイヤ３０２の先端が溶融されることによりボールが形成される。次に、このボールが半導体チップ３００の上面に形成された電極（図示せず）上に加熱圧着される。更に、キャピラリによってボンディングワイヤ３０２の先端が端子の上面へ導かれ、当該端子に圧着される。その後、ボンディングワイヤ３０２は、クランパにより挟まれて、更に引っ張られることにより切断される。一方、超音波ウェッジボンディング法では、ボンディングワイヤ３０２の先端と半導体チップ３００の上面に形成された電極との接触部分が、ウェッジツールにより加圧され、更に超音波が印加される。これにより、接触面が圧着し、ボンディングワイヤ３０２の先端と半導体チップ３００の上面に形成された電極とが接合される。更に、ボンディングワイヤ３０２の先端が端子の上面へ導かれ、これらボンディングワイヤ３０２の先端と端子との接触部分が、ウェッジツールにより加圧され、超音波が印加される。これにより、接触面が圧着し、ボンディングワイヤ３０２の先端と端子とが接合される。
【００３２】
図１１に示す第２の工程では、半導体チップ３００、パッド、端子及びボンディングワイヤ３０２が樹脂４００によって封止される。樹脂４００の材料は、例えば、エポキシ樹脂、硬化剤、フィラー（充填材）である。
【００３３】
図１２に示す第３の工程では、樹脂の硬化後に銅板１０２を除去する。この際、例えば、エッチング法（ドライエッチング法又はウェットエッチング法）により、銅板１０２が除去される。銅板１０２が除去されることにより、端子を構成するめっき層１０６が露出する。これにより、半導体チップ３００と外部との電気的な接続が可能となり、半導体パッケージが完成する。
【００３４】
このように、本実施形態では、半導体チップ３００と外部とを電気的に接続する端子は、銅板２０２−１の上面及び下面にめっき層２１２及び２２４が形成された構造を有する。従って、端子を構成する際におけるめっき層２１２及び２２４の形成に長時間を要することなく端子を厚くすることができる。そして、このように端子を厚くすることにより、当該端子と樹脂４００との密着性を向上させることが可能となり、外部からの衝撃を受けた場合等において、端子が樹脂４００から剥離することが防止され、半導体チップ３００と外部との電気的な接続を確保することが可能となる。
【００３５】
ところで、上述した実施形態では、半導体チップを搭載するパッドは、めっき層１０８、２３０、銅板２０２−２及びめっき層２１８の順に積層された構造を有しているが、図１３に示すようにめっき層２１８は必ずしも形成される必要はない。なお、めっき層２１８が形成されないため、銅板２０２のうち、端子やパッドを構成しない領域が除去される際には、例えば、銅板２０２のうちパッドを構成する領域の上面にレジストが形成され、更に、エッチング法（ドライエッチング法又はウェットエッチング法）により、銅板２０２の露出部分が除去される。このように、めっき層２１８が形成されない場合には、図１４に示すように、半導体チップ３００は、銅板２０２−２の上面に、直接に搭載される。
【００３６】
なお、基材、導電性部材、めっき層、封止材等の材料は、上述した実施形態に限定されるものではなく、本発明の適用可能な範囲内において、様々な材料を採用することができる。
【００３７】
【発明の効果】
本発明によれば、めっき層を厚くすることなく、パッケージ内の半導体チップと外部との電気的接続の確実性を向上させることができる。
【図面の簡単な説明】
【図１】半導体搭載用基板の第１の製造工程を示す断面図である。
【図２】半導体搭載用基板の第２の製造工程を示す断面図である。
【図３】半導体搭載用基板の第３の製造工程を示す断面図である。
【図４】半導体搭載用基板の第４の製造工程を示す断面図である。
【図５】半導体搭載用基板の第５の製造工程を示す断面図である。
【図６】半導体搭載用基板の第６の製造工程を示す断面図である。
【図７】半導体搭載用基板の第７の製造工程を示す断面図である。
【図８】半導体搭載用基板の第８の製造工程を示す断面図である。
【図９】半導体搭載用基板の第９の製造工程を示す断面図である。
【図１０】半導体パッケージの第１の製造工程を示す断面図である。
【図１１】半導体パッケージの第２の製造工程を示す断面図である。
【図１２】半導体パッケージの第３の製造工程を示す断面図である。
【図１３】半導体搭載用基板の他の例を示す断面図である。
【図１４】半導体パッケージの他の例を示す断面図である。
【符号の説明】
１０２、２０２、２０２−１、２０２−２ 銅板
１０４、１０５、２０４、２０６ レジスト
１０６、１０８、２１２、２１８、２２４、２３０ めっき層
２０８、２１４、２２０、２２６ ニッケル層
２１０、２１６、２２２、２２８ 金層
３００ 半導体チップ
３０２ ボンディングワイヤ
４００ 樹脂
Claims (6)
- 搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板の製造方法において、
導電性部材の上面における前記端子に対応する位置に、第１のめっき層を形成する工程と、
前記導電性部材の下面における前記端子に対応する位置に、第２のめっき層を形成する工程と、
基材の上面における前記端子に対応する位置に、第３のめっき層を形成する工程と、
前記第２のめっき層と前記第３のめっき層とを接合する工程と、
前記端子の形状に応じて前記導電性部材を加工する工程と、
を備える半導体搭載用基板製造方法。 - 請求項１に記載の半導体搭載用基板製造方法において、
前記第２のめっき層を形成する工程は、更に前記導電性部材の下面における、前記半導体チップを搭載するパッドに対応する位置に、第４のめっき層を形成し、
前記第３のめっき層を形成する工程は、更に前記基材の上面における前記パッドに対応する位置に、第５のめっき層を形成し、
前記導電性部材を加工する工程は、更に前記パッドの形状に応じて前記導電性部材を加工する半導体搭載用基板製造方法。 - 請求項１又は２に記載の半導体搭載用基板製造方法の工程の後に、
前記端子の形状に応じて加工された導電性部材と前記半導体チップとを電気的に接続する工程と、
前記半導体チップを封止する工程と、
前記基材を除去する工程と、
を備える半導体パッケージ製造方法。 - 搭載される半導体チップと外部とを電気的に接続する端子を有する半導体搭載用基板において、
前記端子に応じた形状を有する第１の導電性部材と、
前記第１の導電性部材の上面における前記端子に対応する位置に形成される第１のめっき層と、
前記第１の導電性部材の下面における前記端子に対応する位置に形成される第２のめっき層と、
基材と、
前記基材の上面における前記端子に対応する位置に形成され、前記第２のめっき層と接合される第３のめっき層と、
を備える半導体搭載用基板。 - 請求項４に記載の半導体搭載用基板において、
前記半導体チップを搭載するパッドに応じた形状を有する第２の導電性部材と、
前記第２の導電性部材の下面における前記パッドに対応する位置に形成される第４のめっき層と、
前記基材の上面における前記パッドに対応する位置に形成され、前記第４のめっき層と接合される第５のめっき層と、
を備える半導体搭載用基板。 - 請求項４又は５に記載の半導体搭載用基板と、
前記第１の導電性部材と電気的に接続される半導体チップと、
前記半導体チップとを封止する封止材と、
を備え、前記基材が除去されることにより構成される半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201851A JP4234518B2 (ja) | 2003-07-25 | 2003-07-25 | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201851A JP4234518B2 (ja) | 2003-07-25 | 2003-07-25 | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005044931A JP2005044931A (ja) | 2005-02-17 |
| JP4234518B2 true JP4234518B2 (ja) | 2009-03-04 |
Family
ID=34261794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201851A Expired - Lifetime JP4234518B2 (ja) | 2003-07-25 | 2003-07-25 | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4234518B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024024371A1 (ja) * | 2022-07-27 | 2024-02-01 | ローム株式会社 | 半導体装置 |
-
2003
- 2003-07-25 JP JP2003201851A patent/JP4234518B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005044931A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4245370B2 (ja) | 半導体装置の製造方法 | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| JP4842812B2 (ja) | 半導体装置用基板の製造方法 | |
| US7884453B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4818109B2 (ja) | 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 | |
| JP2005317998A5 (ja) | ||
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP3851760B2 (ja) | 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP4234518B2 (ja) | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| TWI284949B (en) | Bumped structure and its forming method | |
| JP3795628B2 (ja) | 半導体チップを搭載する配線基板の製造方法 | |
| JP4148593B2 (ja) | 半導体装置の製造方法 | |
| TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
| JP4859376B2 (ja) | 電気構造体及び電気構造体の製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JPH03257854A (ja) | 半導体装置 | |
| CN101740410B (zh) | 芯片封装结构的制程 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP4902627B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4234518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |