JP3866777B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3866777B2 JP3866777B2 JP20398094A JP20398094A JP3866777B2 JP 3866777 B2 JP3866777 B2 JP 3866777B2 JP 20398094 A JP20398094 A JP 20398094A JP 20398094 A JP20398094 A JP 20398094A JP 3866777 B2 JP3866777 B2 JP 3866777B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- test
- connection portion
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造の半導体装置及びその製造方法に関する。
【０００２】
近年、半導体装置の高密度化、小型軽量化が進むに伴い、低コストかつ実装効率、軽量化によりＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代わり、マイクロ（μ）ＢＧＡやＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が開発されてきている。このようなμＢＧＡやＣＳＰの半導体装置においては、その小形状から搬送や信頼性試験を容易かつ低コストで行なわれることが望まれている。
【０００３】
【従来の技術】
図１０に、従来のμＢＧＡパッケージの半導体装置の断面図を示す。図１０（Ａ）は断面図、図１０（Ｂ）は平面図である。
【０００４】
図１０（Ａ），（Ｂ）に示す半導体装置１１は、半導体チップ１２上にはパッド１３が所定数形成されており、半導体チップ１２のパッド１３以外の部分に弾力性のある接着剤１４が形成されている。また、半導体チップ１２の周囲側面には接着剤１５ａにより保護又は放熱のための金属等の枠部１６が取り付けられ、枠部１６上にも接着剤１５ｂが形成されている。
【０００５】
一方、ポリイミド（ＰＩ）等の樹脂フィルム１７上には銅箔のパターン１８が取着されており、パターン１８は外部パッド１８ａとそれより延出されるリード１８ｂにより構成される。また、樹脂フィルム１７には外部パッド１８に対応する部分に孔１９が形成されており、孔１９内に外部パッド１８ａと接触する金又ははんだのボール電極２０が形成される。例えば、ボール電極２０のピッチは0.5 mmに配列される。
【０００６】
この樹脂フィルム１７が上述の接着剤１４，１５ｂ上に取着される。そして、パターン１８から延出されるリード１８ｂと半導体チップ１２のパッド１３とが融着等により接続されてリード１８ｂの余り部分が切断され、この部分がエポキシ等の樹脂１５ｃにより封止される。 このように、半導体装置１１は、チップサイズに近い大きさでボール電極２０を備えるμＢＧＡパッケージ構造で形成される。
【０００７】
【発明が解決しようとする課題】
しかし、上述のμＢＧＡパッケージの半導体装置１１は、その小型形状に起因して信頼性試験や搬送のためのソケット等の治具が確立されておらず、搬送が困難であると共に、試験時にプローブ等のボール電極２０への突き当て等の位置決めが困難である。
【０００８】
従って、試験等を行うためのソケットや位置決め機構等が必要となってコスト高になるという問題がある。
【０００９】
そこで、本発明は上記課題に鑑みなされたもので、試験及び搬送の容易化を図り、コストの低減を図る半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る半導体装置は、複数の電極パッドが形成された半導体チップと、前記半導体チップ上に異方性導電部材を介して設けられ、前記電極パッドに対応した位置に孔が設けられた可撓性部材と、前記可撓性部材上に形成され、前記半導体チップとの対向部より外側に延出された端部に試験パッドが形成されると共に、前記半導体チップとの対向部の内側に延出された端部に外部端子が形成された金属箔パターンと、前記可撓性部材の孔の内部に充填され、前記電極パッドと前記異方性導電部材により接続されると共に前記金属箔パターンと電気的に接続された金属導電部材とを有し、かつ、前記可撓性部材の前記半導体チップとの対向部の外側領域には、試験後に切断除去される試験領域が形成され、前記試験パッドは該試験領域に形成されることを特徴とするものである。
【００１９】
請求項２に係る半導体装置の製造方法では、可撓性部材上に金属箔を形成し、後に接続を行う半導体チップの電極パッドに対応する孔を形成する工程と、前記孔に金属部材を充満させて接続部を形成する工程と、前記金属箔を所定処理により前記接続部より前記半導体チップの領域よりも内側及び外側に延出する所定のパターン、前記接続部より前記パターンを介して接続される試験パッド、及び外部端子を形成して接合基板を形成する工程と、前記半導体チップの電極パッドと前記接合基板の接続部とを電気的接続を行い、一体化してチップボンディングを行う工程とを含み、前記チップボンディングを行うにあたり、前記接続部と前記電極パッドとの間に、バンプを介在させて圧着し、又は前記接続部又は前記バンプに熱硬化性の導電性部材を形成して電気的接続を行うことを特徴とするものである。
【００２０】
請求項３では、請求項２において、前記接合基板の形成にあたり、前記可撓性部材が試験後に切断除去される前記半導体チップの外部領域を有し、前記試験パッド、及び連設状態又はキャリア搭載で搬送を行うためのホールが所定数形成される。
【００２１】
請求項４では、請求項２において、前記可撓性部材上に前記パターンを形成するにあたり、スルーホールを形成して両面に前記パターンを形成する。
【００２２】
請求項５では、請求項２において、前記チップボンディングを行うにあたり、前記接続部と前記電極パッドとを熱圧着により接続する。
【００２３】
請求項６では、請求項２において、前記チップボンディングを行うにあたり、前記電極パッドと前記孔とを位置合わせした後に前記接続部を当該孔内に形成して電気的接続を行う。
【００２５】
【作用】
上述のように請求項１の発明では、半導体チップ上に接続部、外部端子、また外側の試験領域に試験パッド及びホールを形成し、適宜接合部材と半導体チップとの間で封止する。これにより、チップサイズのパッケージが形成され、試験領域での試験及び搬送の容易化が図られ、低コストを図ることが可能となる。
【００２９】
請求項２の発明では、接合基板を構成する可撓性部材上に金属箔を形成した後に孔を形成して該孔に接続部を形成し、所定処理によりパターン、外部端子を形成し、接続部と電極パッドの電気的接続を行ってチップボンディングする。これにより、低コストで試験性、搬送性の良好な半導体装置を製造することが可能となる。
【００３０】
請求項３の発明では、可撓性部材上の外部領域に試験パッド及びホールを形成し、試験後に切断除去する。これにより、容易に試験及び搬送を行うことが可能となる。
【００３１】
請求項４の発明では、可撓性部材にスルーホールを形成して両面にパターンを形成する。これにより、パターンの引き廻しを容易とし、電気的特性を向上させることが可能となる。
【００３２】
請求項５，６の発明では、接続部と電極パッドとの接続を熱圧着し、又は形成した孔と電極パッドの位置合わせた後に接続部を孔内に形成し、又は接続部へのバンプ、熱硬化性の導電性部材を形成する。これにより、接続部と電極パッドとの電気的接続の確実性を図ることが可能となる。
【００３３】
【実施例】
図１に、本発明の第１実施例の構成図を示す。図１（Ａ）は断面図、図１（Ｂ）は平面図である。
【００３４】
図１（Ａ），（Ｂ）に示す半導体装置２１A は、半導体チップ２２上には所定数の電極パッド２３が形成されている。
【００３５】
一方、半導体チップ２２より大にＰＩ等で形成された接合基板としての可撓性部材の樹脂フィルム２４には、半導体チップ２２の電極パッド２３に対応して孔２５が形成されて、この孔２５内に、例えばめっきにより金属導電部材が充填された接続部２６が設けられる。
【００３６】
これにより、従来のように半導体チップ（１２）と銅箔パターン（１８）のリード（１８ｂ）を接合する際にリード（１８ｂ）を切断することがなく、半導体チップ２２に対して外側に延出している試験、搬送に必要な領域を電気的に保持した状態で当該半導体チップ２２とパターン２７の接続を行うことができる。
【００３７】
樹脂フィルム２４の一方面には、接続部（金属導電部材）２６を接続点とするパターン２７が例えば銅箔で形成されて貼着されている。パターン２７は、接続部２６より半導体チップ２２の領域内側に延出されて外部パッド２８にそれぞれ接続されると共に、外側に延出されて試験パッド２９にそれぞれ接続される。外部パッド２８上には金又ははんだにより外部端子３０が形成される。
【００３８】
また、接続部２６のパターン形成反対面側にははんだ等のバンプ３１がそれぞれ形成される。
【００３９】
そして、半導体チップ２２の電極パッド２３上に樹脂フィルム２４の上記バンプ３１を当接させて重ね合わせ、熱硬化性の樹脂３２により固着されたものである。また、接続部２６から外部パッド２８に延出されたパターン２７上には保護のためのレジスト３３が形成されている。
【００４０】
なお、樹脂フィルム２４における対向する二辺に後述するキャリア設置用又はリール状搬送用のホール３４が形成されていると共に、接続部２６の外側周辺に切断用ホール３５がそれぞれ形成されている。
【００４１】
また、樹脂フィルム２４に形成された所定数の外部端子３０の内側中央部分に疑似外部端子３６が例えば放熱用として形成される。
【００４２】
ここで、図２に、図１の製造説明図を示す。図２において、樹脂フィルム２４となるポリイミド（ＰＩ）フィルムの全面に銅箔が形成され（ステップ（Ｓ）１）、半導体チップ２２の電極パッド２３の対応する位置にエッチングにより孔２５が形成される（Ｓ２）。この孔２５にそれぞれめっきにより銅、ニッケル、金等の金属部材を堆積させて接続部２６を形成する（Ｓ３）。
【００４３】
続いて、ＰＩフィルム２４に形成された銅箔をエッチングによりパターン２７を形成すると共に、外部パッド２８及び試験パッド２９を形成する（Ｓ４）。この外部パッド２８上に金又ははんだにより外部端子３０が形成されると共に、接続部２６のパターン形成反対側にバンプ３１が形成される（Ｓ５）。
【００４４】
また、半導体チップ２２上に形成されたパターン２７（接続部２６を含む）にレジスト３３が塗布される（Ｓ６）。
【００４５】
そして、樹脂フィルム２４を半導体チップ２２に、バンプ３１と電極パッド２３とを当接させて樹脂３２によりチップボンディングが行われて半導体装置２１A が形成されるものである（Ｓ７）。
【００４６】
そこで、図３に、図１の半導体装置のキャリアへのセット時の平面図を示す。図３において、キャリア４１は、半導体装置２１A を内包する凹形状のベース部４２に、当該半導体装置２１A を押さえる押え部材である押さえ爪４３が所定数設けられると共に、樹脂フィルム２４に形成されたホール３４に嵌合する突起部４４が所定位置に適宜配設されて形成される。
【００４７】
なお、ベース部４２の側部の所定位置にはキャリア位置決めのための切欠部４５が所定数形成される。
【００４８】
すなわち、ベース部４２内に、半導体装置２１A が、突起部４４と対応するホール３４とを嵌合させてセットし、押さえ爪４３により樹脂フィルム２４を押さえつけて固定される。この状態で、搬送され、信頼性試験時にキャリア４１の切欠部４５で位置決めされる。
【００４９】
このように、キャリア４１により搬送の取り扱いが容易となり、また試験時にキャリア４１を位置決めし、かつ樹脂フィルム２４の外周側に試験パッド２９が形成されて、容易にプロービングすることができ、信頼性試験を行うことができる。このことは、搬送、試験を行うための機構等を必要としないことから、ひいてはコスト低減を図ることができるものである。
【００５０】
また、キャリア４１を使用せずに搬送する場合に、半導体装置２１A を連設状態のリール状とし、又、ホール３４により容易に搬送することができるものである。
【００５１】
続いて、図４に、試験後の半導体装置の断面図を示す。図４（Ａ）において、図３に示す状態で信頼性試験が終了すると、樹脂フィルム２４の切断用ホール３５より接続部２６の外側から切断して試験パッド２９等を除去することで、ＣＳＰパッケージの半導体装置２１A が構成される。
【００５２】
そして、図４（Ｂ）に示すように、半導体チップ２２の少くとも側面周囲（背面をも含めてもよい）に例えば放熱性の良好なアルミニウム等の保護枠４６が設けられる。この保護枠４６は半導体チップ２２等を保護すると共に、放熱性を向上させることができるものである。
【００５３】
なお、図４では、試験パッド２９等を切断除去した後に保護枠４６を設ける場合を説明したが、保護枠４６を設けた後に試験パッド２９等を切断除去してもよい。
【００５４】
次に、図５に、本発明の第２実施例の構成図を示す。図５（Ａ）は断面図、図５（Ｂ）は部分拡大図である。図５（Ａ），（Ｂ）に示す半導体装置２１B は、第１実施例の樹脂３２に代えて、樹脂フィルム２４と半導体チップ２２との間に異方性導電部材である異方性導電シート５１を介在させたものである。
【００５５】
この異方性導電シート５１は、例えばフィルム状の樹脂中に導電性粒子（Ａｕ，Ａｇ，Ｎｉ，ソルダ等）を分散させたもので、図５（Ｂ）中矢印方向に押圧することで圧縮された部分で導電状態となり、バンプ３１（接続部２６）と半導体チップ２２の電極パッド２３との電気的接続を行うものである。
【００５６】
これによれば、低コストで確実に電気的接続を行うことができるものである。
【００５７】
次に、図６に、本発明の第３実施例の部分断面図を示す。図６（Ａ）に示す半導体装置２１C は、接続部２６に形成したバンプ３１を省略し、接続部２６と半導体チップ２２の電極パッド２３とを直接接着させたものである。
【００５８】
すなわち、図６（Ｂ）に示すように、接続部２６と電極パッド２３とを当接させ、ウエッジツール５２により超音波熱圧着してシングルボンディングしたものである。
【００５９】
これによれば、上述のようにバンプ３１の形成が省かれて工程削減、低コスト化を図ることができる。
【００６０】
なお、樹脂フィルム２４と半導体チップ２２との間には適宜樹脂（図１参照）で封止される。
【００６１】
次に、図７に、本発明の第４実施例の部分断面図を示す。図７（Ａ）に示す半導体装置２１D は、第３実施例における樹脂フィルム２４にスルーホール５３を形成し、当該樹脂フィルム２４の半導体チップ２２側の面にパターン２７ａを形成したものである。
【００６２】
この場合のチップボンディングは、図６（Ｂ）と同様にウエッジツールにより接続部２６と電極パッド２３とを超音波熱圧着により行われる。
【００６３】
これによれば、樹脂フィルム２４上におけるパターン（リード）の引き回しが容易になると共に、片面を電源やグランド層とすることができ、耐ノイズの電気的特性を向上させることができるものである。
【００６４】
次に、図８に、本発明の第５実施例の部分断面図を示す。図８（Ａ），（Ｂ）に示す半導体装置２１E は、第１実施例の製造方法における他の製造方法を示したものである。
【００６５】
図８（Ａ）に示すように、樹脂フィルム２４に孔２５，パターン２７，外部パッド２８，外部端子３０を形成した後、当該孔２５と半導体チップ２２の電極パッド２３とを位置合わせする。そして、図８（Ｂ）に示すように孔２５内に上記銅等の金属を埋設して接続部２６を形成したものである。
【００６６】
これによれば、バンプ３１の形成を省略することができると共に、接続部２６と電極パッド２３との電気的接続を確実にすることができる。
【００６７】
次に、図９に、本発明の第６実施例の部分断面図を示す。図９（Ａ），（Ｂ）に示す半導体装置２１F は、接続部２６と半導体チップ２２の電極パッド２３との電気的接続を熱硬化性の導電性部材である導電性ペースト５４を使用して行う場合を示している。
【００６８】
すなわち、図９（Ａ）に示すように、接続部２６に形成されたバンプ３１の表面に導電性ペースト５４を塗布し、図９（Ｂ）に示すようにバンプ３１と電極パッド２３とを位置合わせした後に加熱して導電性ペースト５４を熱硬化させる。
【００６９】
これによれば、接続部２６（バンプ３１）と電極パッド２３との電気的接続を確実に行うことができるものである。
【００７０】
【発明の効果】
以上のように請求項１の発明によれば、半導体チップ上に接続部、外部端子、また外側の試験領域に試験パッド及びホールを形成し、適宜接合部材と半導体チップとの間で封止することにより、チップサイズのパッケージが形成され、試験領域での試験及び搬送の容易化が図られ、低コストを図ることができる。
【００７４】
請求項２の発明によれば、接合基板を構成する可撓性部材上に金属箔を形成した後に孔を形成して該孔に接続部を形成し、所定処理によりパターン、外部端子を形成し、接続部と電極パッドの電気的接続を行ってチップボンディングすることにより、低コストで試験性、搬送性の良好な半導体装置を製造することができる。
【００７５】
請求項３の発明によれば、可撓性部材上の外部領域に試験パッド及びホールを形成し、試験後に切断除去することにより、容易に試験及び搬送を行うことができる。
【００７６】
請求項４の発明によれば、可撓性部材にスルーホールを形成して両面にパターンを形成することにより、パターンの引き廻しを容易とし、電気的特性を向上させることができる。
【００７７】
請求項５，６の発明によれば、接続部と電極パッドとの接続を熱圧着し、又は形成した孔と電極パッドの位置合わせた後に接続部を孔内に形成し、又は接続部へのバンプ、熱硬化性の導電性部材を形成することにより、接続部と電極パッドとの電気的接続の確実性を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の構成図である。
【図２】図１の製造説明図である。
【図３】図１の半導体装置のキャリアへのセット時の平面図である。
【図４】試験後の半導体装置の断面図である。
【図５】本発明の第２実施例の構成図である。
【図６】本発明の第３実施例の構成図である。
【図７】本発明の第４実施例の構成図である。
【図８】本発明の第５実施例の構成図である。
【図９】本発明の第６実施例の構成図である。
【図１０】従来のμＢＧＡパッケージの半導体装置の断面図である。
【符号の説明】
２１A 〜２１F 半導体装置
２２ 半導体チップ
２３ 電極パッド
２４ 樹脂フィルム
２５ 孔
２６ 接続部
２７，２７ａ パターン
２８ 外部パッド
２９ 試験パッド
３０ 外部端子
３１ バンプ
３２ 樹脂
３３ レジスト
３４ ホール
４１ キャリア
４２ ベース部
４３ 押さえ爪
４４ 突起部
４６ 保護枠
５１ 異方性導電シート
５３ スルーホール
５４ 導電性ペースト
【産業上の利用分野】
本発明は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造の半導体装置及びその製造方法に関する。
【０００２】
近年、半導体装置の高密度化、小型軽量化が進むに伴い、低コストかつ実装効率、軽量化によりＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代わり、マイクロ（μ）ＢＧＡやＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が開発されてきている。このようなμＢＧＡやＣＳＰの半導体装置においては、その小形状から搬送や信頼性試験を容易かつ低コストで行なわれることが望まれている。
【０００３】
【従来の技術】
図１０に、従来のμＢＧＡパッケージの半導体装置の断面図を示す。図１０（Ａ）は断面図、図１０（Ｂ）は平面図である。
【０００４】
図１０（Ａ），（Ｂ）に示す半導体装置１１は、半導体チップ１２上にはパッド１３が所定数形成されており、半導体チップ１２のパッド１３以外の部分に弾力性のある接着剤１４が形成されている。また、半導体チップ１２の周囲側面には接着剤１５ａにより保護又は放熱のための金属等の枠部１６が取り付けられ、枠部１６上にも接着剤１５ｂが形成されている。
【０００５】
一方、ポリイミド（ＰＩ）等の樹脂フィルム１７上には銅箔のパターン１８が取着されており、パターン１８は外部パッド１８ａとそれより延出されるリード１８ｂにより構成される。また、樹脂フィルム１７には外部パッド１８に対応する部分に孔１９が形成されており、孔１９内に外部パッド１８ａと接触する金又ははんだのボール電極２０が形成される。例えば、ボール電極２０のピッチは0.5 mmに配列される。
【０００６】
この樹脂フィルム１７が上述の接着剤１４，１５ｂ上に取着される。そして、パターン１８から延出されるリード１８ｂと半導体チップ１２のパッド１３とが融着等により接続されてリード１８ｂの余り部分が切断され、この部分がエポキシ等の樹脂１５ｃにより封止される。 このように、半導体装置１１は、チップサイズに近い大きさでボール電極２０を備えるμＢＧＡパッケージ構造で形成される。
【０００７】
【発明が解決しようとする課題】
しかし、上述のμＢＧＡパッケージの半導体装置１１は、その小型形状に起因して信頼性試験や搬送のためのソケット等の治具が確立されておらず、搬送が困難であると共に、試験時にプローブ等のボール電極２０への突き当て等の位置決めが困難である。
【０００８】
従って、試験等を行うためのソケットや位置決め機構等が必要となってコスト高になるという問題がある。
【０００９】
そこで、本発明は上記課題に鑑みなされたもので、試験及び搬送の容易化を図り、コストの低減を図る半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る半導体装置は、複数の電極パッドが形成された半導体チップと、前記半導体チップ上に異方性導電部材を介して設けられ、前記電極パッドに対応した位置に孔が設けられた可撓性部材と、前記可撓性部材上に形成され、前記半導体チップとの対向部より外側に延出された端部に試験パッドが形成されると共に、前記半導体チップとの対向部の内側に延出された端部に外部端子が形成された金属箔パターンと、前記可撓性部材の孔の内部に充填され、前記電極パッドと前記異方性導電部材により接続されると共に前記金属箔パターンと電気的に接続された金属導電部材とを有し、かつ、前記可撓性部材の前記半導体チップとの対向部の外側領域には、試験後に切断除去される試験領域が形成され、前記試験パッドは該試験領域に形成されることを特徴とするものである。
【００１９】
請求項２に係る半導体装置の製造方法では、可撓性部材上に金属箔を形成し、後に接続を行う半導体チップの電極パッドに対応する孔を形成する工程と、前記孔に金属部材を充満させて接続部を形成する工程と、前記金属箔を所定処理により前記接続部より前記半導体チップの領域よりも内側及び外側に延出する所定のパターン、前記接続部より前記パターンを介して接続される試験パッド、及び外部端子を形成して接合基板を形成する工程と、前記半導体チップの電極パッドと前記接合基板の接続部とを電気的接続を行い、一体化してチップボンディングを行う工程とを含み、前記チップボンディングを行うにあたり、前記接続部と前記電極パッドとの間に、バンプを介在させて圧着し、又は前記接続部又は前記バンプに熱硬化性の導電性部材を形成して電気的接続を行うことを特徴とするものである。
【００２０】
請求項３では、請求項２において、前記接合基板の形成にあたり、前記可撓性部材が試験後に切断除去される前記半導体チップの外部領域を有し、前記試験パッド、及び連設状態又はキャリア搭載で搬送を行うためのホールが所定数形成される。
【００２１】
請求項４では、請求項２において、前記可撓性部材上に前記パターンを形成するにあたり、スルーホールを形成して両面に前記パターンを形成する。
【００２２】
請求項５では、請求項２において、前記チップボンディングを行うにあたり、前記接続部と前記電極パッドとを熱圧着により接続する。
【００２３】
請求項６では、請求項２において、前記チップボンディングを行うにあたり、前記電極パッドと前記孔とを位置合わせした後に前記接続部を当該孔内に形成して電気的接続を行う。
【００２５】
【作用】
上述のように請求項１の発明では、半導体チップ上に接続部、外部端子、また外側の試験領域に試験パッド及びホールを形成し、適宜接合部材と半導体チップとの間で封止する。これにより、チップサイズのパッケージが形成され、試験領域での試験及び搬送の容易化が図られ、低コストを図ることが可能となる。
【００２９】
請求項２の発明では、接合基板を構成する可撓性部材上に金属箔を形成した後に孔を形成して該孔に接続部を形成し、所定処理によりパターン、外部端子を形成し、接続部と電極パッドの電気的接続を行ってチップボンディングする。これにより、低コストで試験性、搬送性の良好な半導体装置を製造することが可能となる。
【００３０】
請求項３の発明では、可撓性部材上の外部領域に試験パッド及びホールを形成し、試験後に切断除去する。これにより、容易に試験及び搬送を行うことが可能となる。
【００３１】
請求項４の発明では、可撓性部材にスルーホールを形成して両面にパターンを形成する。これにより、パターンの引き廻しを容易とし、電気的特性を向上させることが可能となる。
【００３２】
請求項５，６の発明では、接続部と電極パッドとの接続を熱圧着し、又は形成した孔と電極パッドの位置合わせた後に接続部を孔内に形成し、又は接続部へのバンプ、熱硬化性の導電性部材を形成する。これにより、接続部と電極パッドとの電気的接続の確実性を図ることが可能となる。
【００３３】
【実施例】
図１に、本発明の第１実施例の構成図を示す。図１（Ａ）は断面図、図１（Ｂ）は平面図である。
【００３４】
図１（Ａ），（Ｂ）に示す半導体装置２１A は、半導体チップ２２上には所定数の電極パッド２３が形成されている。
【００３５】
一方、半導体チップ２２より大にＰＩ等で形成された接合基板としての可撓性部材の樹脂フィルム２４には、半導体チップ２２の電極パッド２３に対応して孔２５が形成されて、この孔２５内に、例えばめっきにより金属導電部材が充填された接続部２６が設けられる。
【００３６】
これにより、従来のように半導体チップ（１２）と銅箔パターン（１８）のリード（１８ｂ）を接合する際にリード（１８ｂ）を切断することがなく、半導体チップ２２に対して外側に延出している試験、搬送に必要な領域を電気的に保持した状態で当該半導体チップ２２とパターン２７の接続を行うことができる。
【００３７】
樹脂フィルム２４の一方面には、接続部（金属導電部材）２６を接続点とするパターン２７が例えば銅箔で形成されて貼着されている。パターン２７は、接続部２６より半導体チップ２２の領域内側に延出されて外部パッド２８にそれぞれ接続されると共に、外側に延出されて試験パッド２９にそれぞれ接続される。外部パッド２８上には金又ははんだにより外部端子３０が形成される。
【００３８】
また、接続部２６のパターン形成反対面側にははんだ等のバンプ３１がそれぞれ形成される。
【００３９】
そして、半導体チップ２２の電極パッド２３上に樹脂フィルム２４の上記バンプ３１を当接させて重ね合わせ、熱硬化性の樹脂３２により固着されたものである。また、接続部２６から外部パッド２８に延出されたパターン２７上には保護のためのレジスト３３が形成されている。
【００４０】
なお、樹脂フィルム２４における対向する二辺に後述するキャリア設置用又はリール状搬送用のホール３４が形成されていると共に、接続部２６の外側周辺に切断用ホール３５がそれぞれ形成されている。
【００４１】
また、樹脂フィルム２４に形成された所定数の外部端子３０の内側中央部分に疑似外部端子３６が例えば放熱用として形成される。
【００４２】
ここで、図２に、図１の製造説明図を示す。図２において、樹脂フィルム２４となるポリイミド（ＰＩ）フィルムの全面に銅箔が形成され（ステップ（Ｓ）１）、半導体チップ２２の電極パッド２３の対応する位置にエッチングにより孔２５が形成される（Ｓ２）。この孔２５にそれぞれめっきにより銅、ニッケル、金等の金属部材を堆積させて接続部２６を形成する（Ｓ３）。
【００４３】
続いて、ＰＩフィルム２４に形成された銅箔をエッチングによりパターン２７を形成すると共に、外部パッド２８及び試験パッド２９を形成する（Ｓ４）。この外部パッド２８上に金又ははんだにより外部端子３０が形成されると共に、接続部２６のパターン形成反対側にバンプ３１が形成される（Ｓ５）。
【００４４】
また、半導体チップ２２上に形成されたパターン２７（接続部２６を含む）にレジスト３３が塗布される（Ｓ６）。
【００４５】
そして、樹脂フィルム２４を半導体チップ２２に、バンプ３１と電極パッド２３とを当接させて樹脂３２によりチップボンディングが行われて半導体装置２１A が形成されるものである（Ｓ７）。
【００４６】
そこで、図３に、図１の半導体装置のキャリアへのセット時の平面図を示す。図３において、キャリア４１は、半導体装置２１A を内包する凹形状のベース部４２に、当該半導体装置２１A を押さえる押え部材である押さえ爪４３が所定数設けられると共に、樹脂フィルム２４に形成されたホール３４に嵌合する突起部４４が所定位置に適宜配設されて形成される。
【００４７】
なお、ベース部４２の側部の所定位置にはキャリア位置決めのための切欠部４５が所定数形成される。
【００４８】
すなわち、ベース部４２内に、半導体装置２１A が、突起部４４と対応するホール３４とを嵌合させてセットし、押さえ爪４３により樹脂フィルム２４を押さえつけて固定される。この状態で、搬送され、信頼性試験時にキャリア４１の切欠部４５で位置決めされる。
【００４９】
このように、キャリア４１により搬送の取り扱いが容易となり、また試験時にキャリア４１を位置決めし、かつ樹脂フィルム２４の外周側に試験パッド２９が形成されて、容易にプロービングすることができ、信頼性試験を行うことができる。このことは、搬送、試験を行うための機構等を必要としないことから、ひいてはコスト低減を図ることができるものである。
【００５０】
また、キャリア４１を使用せずに搬送する場合に、半導体装置２１A を連設状態のリール状とし、又、ホール３４により容易に搬送することができるものである。
【００５１】
続いて、図４に、試験後の半導体装置の断面図を示す。図４（Ａ）において、図３に示す状態で信頼性試験が終了すると、樹脂フィルム２４の切断用ホール３５より接続部２６の外側から切断して試験パッド２９等を除去することで、ＣＳＰパッケージの半導体装置２１A が構成される。
【００５２】
そして、図４（Ｂ）に示すように、半導体チップ２２の少くとも側面周囲（背面をも含めてもよい）に例えば放熱性の良好なアルミニウム等の保護枠４６が設けられる。この保護枠４６は半導体チップ２２等を保護すると共に、放熱性を向上させることができるものである。
【００５３】
なお、図４では、試験パッド２９等を切断除去した後に保護枠４６を設ける場合を説明したが、保護枠４６を設けた後に試験パッド２９等を切断除去してもよい。
【００５４】
次に、図５に、本発明の第２実施例の構成図を示す。図５（Ａ）は断面図、図５（Ｂ）は部分拡大図である。図５（Ａ），（Ｂ）に示す半導体装置２１B は、第１実施例の樹脂３２に代えて、樹脂フィルム２４と半導体チップ２２との間に異方性導電部材である異方性導電シート５１を介在させたものである。
【００５５】
この異方性導電シート５１は、例えばフィルム状の樹脂中に導電性粒子（Ａｕ，Ａｇ，Ｎｉ，ソルダ等）を分散させたもので、図５（Ｂ）中矢印方向に押圧することで圧縮された部分で導電状態となり、バンプ３１（接続部２６）と半導体チップ２２の電極パッド２３との電気的接続を行うものである。
【００５６】
これによれば、低コストで確実に電気的接続を行うことができるものである。
【００５７】
次に、図６に、本発明の第３実施例の部分断面図を示す。図６（Ａ）に示す半導体装置２１C は、接続部２６に形成したバンプ３１を省略し、接続部２６と半導体チップ２２の電極パッド２３とを直接接着させたものである。
【００５８】
すなわち、図６（Ｂ）に示すように、接続部２６と電極パッド２３とを当接させ、ウエッジツール５２により超音波熱圧着してシングルボンディングしたものである。
【００５９】
これによれば、上述のようにバンプ３１の形成が省かれて工程削減、低コスト化を図ることができる。
【００６０】
なお、樹脂フィルム２４と半導体チップ２２との間には適宜樹脂（図１参照）で封止される。
【００６１】
次に、図７に、本発明の第４実施例の部分断面図を示す。図７（Ａ）に示す半導体装置２１D は、第３実施例における樹脂フィルム２４にスルーホール５３を形成し、当該樹脂フィルム２４の半導体チップ２２側の面にパターン２７ａを形成したものである。
【００６２】
この場合のチップボンディングは、図６（Ｂ）と同様にウエッジツールにより接続部２６と電極パッド２３とを超音波熱圧着により行われる。
【００６３】
これによれば、樹脂フィルム２４上におけるパターン（リード）の引き回しが容易になると共に、片面を電源やグランド層とすることができ、耐ノイズの電気的特性を向上させることができるものである。
【００６４】
次に、図８に、本発明の第５実施例の部分断面図を示す。図８（Ａ），（Ｂ）に示す半導体装置２１E は、第１実施例の製造方法における他の製造方法を示したものである。
【００６５】
図８（Ａ）に示すように、樹脂フィルム２４に孔２５，パターン２７，外部パッド２８，外部端子３０を形成した後、当該孔２５と半導体チップ２２の電極パッド２３とを位置合わせする。そして、図８（Ｂ）に示すように孔２５内に上記銅等の金属を埋設して接続部２６を形成したものである。
【００６６】
これによれば、バンプ３１の形成を省略することができると共に、接続部２６と電極パッド２３との電気的接続を確実にすることができる。
【００６７】
次に、図９に、本発明の第６実施例の部分断面図を示す。図９（Ａ），（Ｂ）に示す半導体装置２１F は、接続部２６と半導体チップ２２の電極パッド２３との電気的接続を熱硬化性の導電性部材である導電性ペースト５４を使用して行う場合を示している。
【００６８】
すなわち、図９（Ａ）に示すように、接続部２６に形成されたバンプ３１の表面に導電性ペースト５４を塗布し、図９（Ｂ）に示すようにバンプ３１と電極パッド２３とを位置合わせした後に加熱して導電性ペースト５４を熱硬化させる。
【００６９】
これによれば、接続部２６（バンプ３１）と電極パッド２３との電気的接続を確実に行うことができるものである。
【００７０】
【発明の効果】
以上のように請求項１の発明によれば、半導体チップ上に接続部、外部端子、また外側の試験領域に試験パッド及びホールを形成し、適宜接合部材と半導体チップとの間で封止することにより、チップサイズのパッケージが形成され、試験領域での試験及び搬送の容易化が図られ、低コストを図ることができる。
【００７４】
請求項２の発明によれば、接合基板を構成する可撓性部材上に金属箔を形成した後に孔を形成して該孔に接続部を形成し、所定処理によりパターン、外部端子を形成し、接続部と電極パッドの電気的接続を行ってチップボンディングすることにより、低コストで試験性、搬送性の良好な半導体装置を製造することができる。
【００７５】
請求項３の発明によれば、可撓性部材上の外部領域に試験パッド及びホールを形成し、試験後に切断除去することにより、容易に試験及び搬送を行うことができる。
【００７６】
請求項４の発明によれば、可撓性部材にスルーホールを形成して両面にパターンを形成することにより、パターンの引き廻しを容易とし、電気的特性を向上させることができる。
【００７７】
請求項５，６の発明によれば、接続部と電極パッドとの接続を熱圧着し、又は形成した孔と電極パッドの位置合わせた後に接続部を孔内に形成し、又は接続部へのバンプ、熱硬化性の導電性部材を形成することにより、接続部と電極パッドとの電気的接続の確実性を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の構成図である。
【図２】図１の製造説明図である。
【図３】図１の半導体装置のキャリアへのセット時の平面図である。
【図４】試験後の半導体装置の断面図である。
【図５】本発明の第２実施例の構成図である。
【図６】本発明の第３実施例の構成図である。
【図７】本発明の第４実施例の構成図である。
【図８】本発明の第５実施例の構成図である。
【図９】本発明の第６実施例の構成図である。
【図１０】従来のμＢＧＡパッケージの半導体装置の断面図である。
【符号の説明】
２１A 〜２１F 半導体装置
２２ 半導体チップ
２３ 電極パッド
２４ 樹脂フィルム
２５ 孔
２６ 接続部
２７，２７ａ パターン
２８ 外部パッド
２９ 試験パッド
３０ 外部端子
３１ バンプ
３２ 樹脂
３３ レジスト
３４ ホール
４１ キャリア
４２ ベース部
４３ 押さえ爪
４４ 突起部
４６ 保護枠
５１ 異方性導電シート
５３ スルーホール
５４ 導電性ペースト
Claims (6)
- 複数の電極パッドが形成された半導体チップと、
前記半導体チップ上に異方性導電部材を介して設けられ、前記電極パッドに対応した位置に孔が設けられた可撓性部材と、
前記可撓性部材上に形成され、前記半導体チップとの対向部より外側に延出された端部に試験パッドが形成されると共に、前記半導体チップとの対向部の内側に延出された端部に外部端子が形成された金属箔パターンと、
前記可撓性部材の孔の内部に充填され、前記電極パッドと前記異方性導電部材により接続されると共に前記金属箔パターンと電気的に接続された金属導電部材とを有し、
かつ、前記可撓性部材の前記半導体チップとの対向部の外側領域には、試験後に切断除去される試験領域が形成され、前記試験パッドは該試験領域に形成されることを特徴とする半導体装置。 - 可撓性部材上に金属箔を形成し、後に接続を行う半導体チップの電極パッドに対応する孔を形成する工程と、
前記孔に金属部材を充満させて接続部を形成する工程と、
前記金属箔を所定処理により前記接続部より前記半導体チップの領域よりも内側及び外側に延出する所定のパターン、前記接続部より前記パターンを介して接続される試験パッド、及び外部端子を形成して接合基板を形成する工程と、
前記半導体チップの電極パッドと前記接合基板の接続部とを電気的接続を行い、一体化してチップボンディングを行う工程とを含み、
前記チップボンディングを行うにあたり、前記接続部と前記電極パッドとの間に、バンプを介在させて圧着し、又は前記接続部又は前記バンプに熱硬化性の導電性部材を形成して電気的接続を行うことを特徴とする半導体装置の製造方法。 - 前記接合基板の形成にあたり、前記可撓性部材が試験後に切断除去される前記半導体チップの外部領域を有し、前記試験パッド、及び連設状態又はキャリア搭載で搬送を行うためのホールが所定数形成されることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記可撓性部材上に前記パターンを形成するにあたり、スルーホールを形成して両面に前記パターンを形成することを特徴とする請求項２記載の半導体装置の製造方法。
- 前記チップボンディングを行うにあたり、前記接続部と前記電極パッドとを熱圧着により接続することを特徴とする請求項２記載の半導体装置の製造方法。
- 前記チップボンディングを行うにあたり、前記電極パッドと前記孔とを位置合わせした後に前記接続部を当該孔内に形成して電気的接続を行うことを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20398094A JP3866777B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20398094A JP3866777B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870024A JPH0870024A (ja) | 1996-03-12 |
| JP3866777B2 true JP3866777B2 (ja) | 2007-01-10 |
Family
ID=16482807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20398094A Expired - Fee Related JP3866777B2 (ja) | 1994-08-29 | 1994-08-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3866777B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU4321997A (en) | 1996-10-17 | 1998-05-15 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
| JPH10313072A (ja) * | 1997-05-12 | 1998-11-24 | Hitachi Cable Ltd | 半導体素子搭載用基板および半導体装置 |
| KR100378185B1 (ko) | 2000-10-16 | 2003-03-29 | 삼성전자주식회사 | 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프 |
| JP2004186362A (ja) * | 2002-12-03 | 2004-07-02 | Sanyo Electric Co Ltd | 回路装置 |
| JP2005123542A (ja) | 2003-10-20 | 2005-05-12 | Genusion:Kk | 半導体装置のパッケージ構造およびパッケージ化方法 |
| JP4189327B2 (ja) | 2004-01-09 | 2008-12-03 | 株式会社東芝 | 半導体装置 |
| CN100378970C (zh) * | 2005-04-22 | 2008-04-02 | 北京中星微电子有限公司 | 多用负载板 |
| CN105632958B (zh) * | 2015-12-31 | 2019-01-04 | 京东方科技集团股份有限公司 | 阵列基板母板、阵列基板及其制作方法和显示装置 |
-
1994
- 1994-08-29 JP JP20398094A patent/JP3866777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870024A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| US6646338B2 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP2001068621A (ja) | 半導体装置及びその製造方法 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2003100948A (ja) | 半導体装置及びその製造方法 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3770321B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| TWI393197B (zh) | 晶片封裝 | |
| JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| TW530394B (en) | Electrical device with metal plugs and method for making the same | |
| JP3696360B2 (ja) | 半導体装置 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP4234518B2 (ja) | 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ | |
| JP3598058B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061006 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |