CN100378970C - 多用负载板 - Google Patents
多用负载板 Download PDFInfo
- Publication number
- CN100378970C CN100378970C CNB2005100663439A CN200510066343A CN100378970C CN 100378970 C CN100378970 C CN 100378970C CN B2005100663439 A CNB2005100663439 A CN B2005100663439A CN 200510066343 A CN200510066343 A CN 200510066343A CN 100378970 C CN100378970 C CN 100378970C
- Authority
- CN
- China
- Prior art keywords
- jack
- group
- chip
- jacks
- load plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 235000012364 Peperomia pellucida Nutrition 0.000 claims description 8
- 240000007711 Peperomia pellucida Species 0.000 claims description 8
- 241001290864 Schoenoplectus Species 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 19
- 238000013461 design Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 238000012856 packing Methods 0.000 description 3
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种用于测试芯片的多用负载板。该多用负载板包括至少第一组插孔和第二组插孔，分别用于安装第一芯片和第二芯片。第一组插孔的插孔数小于第二组插孔的插孔数。第一组插孔的所有插孔分别与第二组插孔的部分插孔以一对一的方式连接。
Description
技术领域
本发明涉及一种负载板，特别涉及一种可安装具有不同管脚数的芯片的多用负载板。
背景技术
芯片在出厂之前，需要对其进行测试。此时，必须将芯片安装在一块测试板上，以将芯片的各个管脚与外部电路相连，来测试芯片的性能。在现有的芯片测试中，对每一种不同的封装的产品进行量产测试时，都需要重新设计负载板来安装待测芯片，即便是同一种产品也不例外。例如，对具有三种不同的封装形式的芯片进行测试时，因为每种芯片的管脚不同，因此需要设计三块具有不同插孔数的负载板来安装待测芯片。但是负载板制作的周期长，且费用昂贵，如果对不同封装形式的芯片都设计一块负载板来安装该芯片，则测试芯片的成本会很高，设计周期也非常长。
发明内容
本发明的目的在于提供一种能够适用于不同封装形式的芯片测试的负载板。
依照本发明的多用负载板包括：至少第一组插孔和第二组插孔，分别用于安装第一芯片和第二芯片，第一组插孔的插孔数小于第二组插孔的插孔数，第一组插孔的所有插孔分别与第二组插孔的部分插孔以一对一的方式连接。
如上所述的多用负载板，所述第一组插孔和第二组插孔中以一对一的方式连接的两个插孔为第一芯片和第二芯片相同功能的引脚所插入的插孔。
如上所述的多用负载板，第一组插孔和第二组插孔分别排布成正方形，且所排布成的两个正方形同心但尺寸不同。
如上所述的多用负载板，其进一步包括第三组插孔，用于安装第三芯片，第三组插孔的插孔数大于第二组插孔的插孔数，第二组插孔的所有插孔分别与第三组插孔的部分插孔以一对一的方式连接。
如上所述的多用负载板，所述第二组插孔和第三组插孔中以一对一的方式连接的两个插孔为第二和第三芯片相同功能的引脚所插入的插孔。
如上所述的多用负载板，第一，第二和第三组插孔分别排布成正方形，且所排布成的三个正方形同心但尺寸不同。
依照本发明的多用负载板实现了一块负载板覆盖三种不同封装芯片的安装，省去了两块新负载板的设计开发时间和费用，变设计开发为设计成型后再加工，大大节省了开发时间和费用。
附图说明
图1为依照本发明的负载板的示意图。
图2为安装在本发明的负载板上的芯片的测试电路图。
具体实施方式
如图1所示，依照本发明的负载板110上具有三组插孔111，112和113。第一组插孔111的插孔数为48个，用于安装具有48管脚的芯片。第二组插孔112的插孔数为56个，用于安装具有56管脚的芯片。第三组插孔113的插孔数为64个，用于安装具有64管脚的芯片。第一组插孔111排列成与芯片的管脚排布相同的正方形。第二组插孔112和第三组插孔113也排布成正方形，且第二组插孔112将第一组插孔111包围于其内，第三组插孔113将第一和第二组插孔111和112包围于其内。也就是说，第一，第二和第三组插孔111，112和113排布成同心但是尺寸不同的三个正方形。
对于第一，第二和第三组插孔111，112和113，用于安装芯片相同功能引脚的插孔分别用金属连线连接。也就是说，如图1所示，连线3-14，19-30，33-43，48，51-62分别将第一，第二和第三组插孔111，112和113的相应插孔相连。连线15，16，31，32，46，47，63，64分别将第二和第三组插孔112和113的相应插孔相连。连线1，2，17，18，44，45，49，50仅与第三组插孔113的插孔相连。但是，并不仅限于金属连线这种方式，只要能将插孔电连接的方式都是可行的。
通过这样的构造，如图2所示，当测试具有64管脚的芯片120时，将芯片120的管脚插入第三组插孔113中，且将所有金属连线1-64与外部测试电路/测试仪器相连，对芯片进行测试，其中TC表示与测试仪器相连的端口。当测试具有56管脚的芯片时，将芯片的管脚插入第二组插孔112中，且将除金属连线1，2，17，18，44，45，49，50外的所有金属连线与外部测试电路/测试仪器相连，对芯片进行测试。当测试具有48管脚的芯片时，将芯片的管脚插入第一组插孔111中，且将除金属连线1，2，15，16，17，18，31，32，44-47，49，50，63，64外的所有金属连线与外部测试电路/测试仪器相连，对芯片进行测试。这里所说的金属连线不与测试仪器相连意思是：相应的端口TC不与测试仪器相连。当然，图中的测试电路仅仅是一个例子，可以依照需要采用不同的测试电路。此外，各个芯片与负载板的安装方式可以是现有技术中的任意一种。
对三种具有不同管脚数的芯片进行测试时，与现有技术的需要设计三块负载板相比，本发明仅需要设计一块负载板，使得设计成本和设计周期减少了1/3。虽然本发明仅详细描述了具有三组插孔的负载板，但是可以根据实际需要，在负载板上仅设置两组或多于三组插孔。而且，本发明的多用负载板设计越多组安装孔，分别用于安装不同管脚数的芯片时，减少成本和设计周期的效果也越明显。
这里仅描述了该多用负载板在芯片测试中的应用，但是该多用负载板也可以用于芯片的其它应用中，例如芯片的设计，其工作原理与在芯片测试中的一样。在芯片的设计中，首先设计与依照本发明的多用负载板引出的所有金属连线相连的电路，从而在设计过程中，可以利用同一块负载板而使用三种芯片中的任意一种。
依照本发明，对于不同的芯片，特别是同一类型不同型号的芯片，仅仅需要设计一块负载板，就可以对所有的这些芯片进行测试或其它应用时，大大降低了设计成本和周期。
Claims (7)
1.一种多用负载板，其特征在于，包括：至少第一组插孔和第二组插孔，分别用于安装第一芯片和第二芯片，第一组插孔的插孔数小于第二组插孔的插孔数，第一组插孔的所有插孔分别与第二组插孔的部分插孔以一对一的方式连接。
2.如权利要求1所述的多用负载板，其特征在于：
所述第一组插孔和第二组插孔中以一对一的方式连接的两个插孔为第一芯片和第二芯片相同功能的引脚所插入的插孔。
3.如权利要求1或2所述的多用负载板，其特征在于：
第一组插孔和第二组插孔分别排布成正方形，且所排布成的两个正方形同心但尺寸不同。
4.如权利要求1或2所述的多用负载板，其特征在于：
进一步包括第三组插孔，用于安装第三芯片，第三组插孔的插孔数大于第二组插孔的插孔数，第二组插孔的所有插孔分别与第三组插孔的部分插孔以一对一的方式连接。
5.如权利要求4所述的多用负载板，其特征在于：
所述第二组插孔和第三组插孔中以一对一的方式连接的两个插孔为第二和第三芯片相同功能的引脚所插入的插孔。
6.如权利要求4所述的多用负载板，其特征在于：
第一，第二和第三组插孔分别排布成正方形，且所排布成的三个正方形同心但尺寸不同。
7.如权利要求5所述的多用负载板，其特征在于：
第一，第二和第三组插孔分别排布成正方形，且所排布成的三个正方形同心但尺寸不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100663439A CN100378970C (zh) | 2005-04-22 | 2005-04-22 | 多用负载板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100663439A CN100378970C (zh) | 2005-04-22 | 2005-04-22 | 多用负载板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1665020A CN1665020A (zh) | 2005-09-07 |
| CN100378970C true CN100378970C (zh) | 2008-04-02 |
Family
ID=35036000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100663439A Expired - Fee Related CN100378970C (zh) | 2005-04-22 | 2005-04-22 | 多用负载板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100378970C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102375114B (zh) * | 2010-08-24 | 2013-12-04 | 中芯国际集成电路制造(北京)有限公司 | 校验dut板质量的方法 |
| CN102721839A (zh) * | 2012-07-09 | 2012-10-10 | 上海华岭集成电路技术股份有限公司 | 测试适配板 |
| CN116068380B (zh) * | 2023-03-01 | 2023-07-07 | 上海聚跃检测技术有限公司 | 一种芯片封装测试方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0261013A1 (fr) * | 1986-09-05 | 1988-03-23 | Thomson-Csf | Boîtier de composant électronique muni de broches de connexion comportant un micro-boîtier amovible |
| JPH0870024A (ja) * | 1994-08-29 | 1996-03-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
| CN1387259A (zh) * | 2001-05-17 | 2002-12-25 | 蓝信彰 | 一种可编程多芯片模块的弹性组合插槽 |
| WO2003073506A2 (en) * | 2002-02-26 | 2003-09-04 | Legacy Electronics, Inc. | A modular integrated circuit chip carrier |
-
2005
- 2005-04-22 CN CNB2005100663439A patent/CN100378970C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0261013A1 (fr) * | 1986-09-05 | 1988-03-23 | Thomson-Csf | Boîtier de composant électronique muni de broches de connexion comportant un micro-boîtier amovible |
| US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
| JPH0870024A (ja) * | 1994-08-29 | 1996-03-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN1387259A (zh) * | 2001-05-17 | 2002-12-25 | 蓝信彰 | 一种可编程多芯片模块的弹性组合插槽 |
| WO2003073506A2 (en) * | 2002-02-26 | 2003-09-04 | Legacy Electronics, Inc. | A modular integrated circuit chip carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1665020A (zh) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102095946B (zh) | 通用型封装构造电性测试装置 | |
| CN100588979C (zh) | 集成电路高温动态老化测试方法及测试装置 | |
| WO2007022446A3 (en) | Electronic device having an interface supported testing mode | |
| CN102770778B (zh) | 用于测试集成电路的方法 | |
| CN100378970C (zh) | 多用负载板 | |
| CN101196546B (zh) | 可供不同ip产品进行老化测试的方法及其所用测试板 | |
| CN106383304A (zh) | 老化测试板 | |
| CN103336237B (zh) | 内建耐力测试系统、老化测试装置及相应的耐力测试方法 | |
| CN107450008A (zh) | 芯片测试系统 | |
| CN102721839A (zh) | 测试适配板 | |
| CN101311740A (zh) | 电子组件测试系统 | |
| CN201732104U (zh) | 测试插板 | |
| US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
| CN1210721C (zh) | 半导体组件和测试与运作一个半导体组件的方法 | |
| KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
| KR19990010501A (ko) | 회로도 시스템의 연계를 위한 3차원적 전장 설계와 와이어링과 핀의 매칭첵킹 방법 | |
| CN102346701A (zh) | Cpu电源测试系统 | |
| CN101135706A (zh) | 晶片测试模块 | |
| CN211785939U (zh) | 一种芯片的测试装置 | |
| CN101287333A (zh) | 芯片共用电路及共用电路布线方法 | |
| JP2959542B2 (ja) | 半導体装置 | |
| US7138792B2 (en) | Programmable power personality card | |
| CN102943767B (zh) | 散热风扇的电路检测结构及检测方法 | |
| JP2017072478A (ja) | 基板構造 | |
| CN220730355U (zh) | 芯片测试板、测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080402 Termination date: 20120422 |