CN102375114B - 校验dut板质量的方法 - Google Patents

校验dut板质量的方法 Download PDF

Info

Publication number
CN102375114B
CN102375114B CN201010261633XA CN201010261633A CN102375114B CN 102375114 B CN102375114 B CN 102375114B CN 201010261633X A CN201010261633X A CN 201010261633XA CN 201010261633 A CN201010261633 A CN 201010261633A CN 102375114 B CN102375114 B CN 102375114B
Authority
CN
China
Prior art keywords
verification
pin
dut plate
verified
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010261633XA
Other languages
English (en)
Other versions
CN102375114A (zh
Inventor
马瑾怡
郑雅文
王晓韬
许晓锋
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010261633XA priority Critical patent/CN102375114B/zh
Publication of CN102375114A publication Critical patent/CN102375114A/zh
Application granted granted Critical
Publication of CN102375114B publication Critical patent/CN102375114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明的校验DUT板质量的方法包括以下步骤:制作测试样品:所述测试样品包括测试结构和封装管壳,所述测试结构包括多个接口端,所述封装管壳包括引脚,且所述封装管壳所包含的引脚的数量与所述DUT板一个插座待校验的引脚的数量相等;对测试样品进行打线:将所述封装管壳的引脚分成多组,所述组数等于所述测试结构所包含的接口端的数量,同一组的各个引脚串联,从每一组中选择一个引脚,所述测试结构的多个接口端分别与一个被选中的引脚连接;制作跳线板;将打线后的测试样品接到待校验的DUT板的插座上,再将待校验的DUT板接到测试机台上;采用测试机台校验待校验的DUT板的质量。

Description

校验DUT板质量的方法
技术领域
本发明涉及半导体可靠性测试,尤其涉及一种校验DUT板质量的方法。
背景技术
半导体可靠性测试是半导体制造中一道重要工序,其目的是检测制造的半导体器件是否合格,从而剔除掉不合格的产品。
进行半导体可靠性测试时,先将待测样品(通常是经过简单封装的芯片)插到DUT(device under test,DUT)板上,再将DUT板接到测试机台上,通过测试机台的测试获得相应的测试数据,由此可见,DUT板质量的好坏直接影响到半导体可靠性测试的测试结果。
通常DUT板只在出厂前做质量校验,在DUT板的使用过程中不会对DUT板做质量校验,但是,DUT板多在高温环境下工作,如高温操作生命期测试HTOL(high temperature operating life)、电迁移EM(electro-migration)测试等都是在高温环境下进行的,时间一长,DUT板就会老化(金属氧化),造成接触电阻偏高或者接触不良,这会影响半导体可靠性测试。
DUT板是依靠其插座(sockets)与测试样品连接的,一块DUT板包含多个插座,每个插座又包含多个引脚(pins),例如,一块EM DUT板包含6个插座,每个插座有28个引脚,校验DUT板的质量就是要校验这些引脚的质量。
现有技术中,当怀疑DUT板有质量问题时,采取的处理方法是分别校验DUT板的每个引脚或者报废掉该DUT板,前者需要一个一个地测试每个引脚是否导通以及测量出每个引脚的寄生电阻的大小,耗时耗力,而且这样的校验过程无法使用测试机台,因此,得出的结果会与测试机台实际测量结果有偏差,后者会带来资源浪费,因为有些DUT板经过修复后还可以再使用。
发明内容
本发明的目的在于提供一种校验DUT板质量的方法,工作量小、校验结果可靠。
为了达到上述的目的,本发明提供一种校验DUT板质量的方法,校验DUT板质量的方法,所述DUT板包括至少一个插座,每个所述插座包括多个待校验的引脚,包括以下步骤:制作测试样品:所述测试样品包括测试结构和用于封装所述测试结构的封装管壳,所述测试结构包括多个接口端,所述封装管壳包括引脚,且所述封装管壳所包含的引脚的数量与所述DUT板一个插座待校验的引脚的数量相等;对测试样品进行打线:将所述封装管壳的引脚分成多组,所述组数等于所述测试结构所包含的接口端的数量,同一组的各个引脚串联,从每一组中选择一个引脚,所述测试结构的多个接口端分别与一个被选中的引脚连接;制作跳线板:所述跳线板用于电连接所述封装管壳的引脚与测试机台;将打线后的测试样品接到待校验的DUT板的插座上,再将待校验的DUT板接到测试机台上;采用测试机台校验待校验的DUT板的质量:测试机台通过更换不同的跳线板采用不同测试模式对DUT板插座所有待校验的引脚进行校验。
上述校验DUT板质量的方法,其中,一个所述测试样品校验一个插座。
上述校验DUT板质量的方法,其中,对所述封装管壳的引脚进行分组时,每一组所包含的引脚的数量相当。
上述校验DUT板质量的方法,其中,对所述测试样品进行打线时,选择相邻的引脚作为一组。
上述校验DUT板质量的方法,其中,一块跳线板从每组所述封装管壳的引脚中选择一个引脚与所述测试机台电连接。
上述校验DUT板质量的方法,其中,采用测试机台校验待校验的DUT板的质量具体包括以下步骤:选择一跳线板插入测试机台,该跳线板对应测试机台的一种测试模式;测试机台按照跳线板对应的测试模式进行校验;判断是否更改测试模式,如果为是,则更换跳线板,返回上一步骤;如果为否,则对校验出有质量问题的DUT板插座的引脚进行下一轮分析。
上述校验DUT板质量的方法,其中,校验DUT板质量的内容包括测试插座待校验的引脚是否导通以及测量出插座待校验的引脚的寄生电阻。
上述校验DUT板质量的方法,其中,一块所述跳线板同时对所述测试机台一次要校验的所有待校验的插座起作用。
上述校验DUT板质量的方法,其中,一个所述插座同时被校验的引脚的数量小于等于所述测试结构所包含的接口端的数量。
本发明校验DUT板质量的方法可同时校验DUT板一个插座的多个引脚,而且可同时校验多个DUT板的多个插座,省时省力,工作量小;
本发明校验DUT板质量的方法校验DUT板一个插座所有待校验的引脚的质量时,只需一个测试样品,节约资源和成本,而且避免测试样品不同带来的差异;
本发明校验DUT板质量的方法在校验过程中,不需要将DUT板从测试机台取出,只要更改跳线板即可,操作起来十分方便,效率高;
本发明校验DUT板质量的方法采用测试机台校验DUT板质量,校验的测试结果与半导体器件可靠性测试的实际测试结果不存在偏差。
附图说明
本发明的校验DUT板质量的方法由以下的实施例及附图给出。
图1是本发明校验DUT板质量的方法的流程图。
图2是本发明中测试样品(未打线)的俯视图。
图3是本发明中打线后测试样品的俯视图。
具体实施方式
以下将结合图1~图3对本发明的校验DUT板质量的方法作进一步的详细描述。
参见图1,本发明的校验DUT板质量的方法包括以下步骤:
制作测试样品:所述测试样品包括测试结构和用于封装所述测试结构的封装管壳,所述测试结构包括多个接口端,所述封装管壳包括引脚,且所述封装管壳所包含的引脚的数量与DUT板一个插座待校验的引脚的数量相等;
对测试样品进行打线:将所述封装管壳的引脚分成多组,所述组数等于所述测试结构所包含的接口端的数量,同一组的各个引脚串联,从每一组中选择一个引脚,所述测试结构的多个接口端分别与一个被选中的引脚连接;
制作跳线板:所述跳线板用于电连接所述封装管壳的引脚与测试机台;
将打线后的测试样品接到待校验的DUT板的插座上,再将待校验的DUT板接到测试机台上;
采用测试机台校验待校验的DUT板的质量:测试机台通过更换不同的跳线板采用不同测试模式对DUT板插座所有待校验的引脚进行校验。
本发明校验DUT板质量的方法可同时校验DUT板一个插座的多个引脚,而且可同时校验多个DUT板的多个插座,省时省力,工作量小。
现以EM DUT板为例,详细说明本发明的校验DUT板质量的方法:
一块EM DUT板包含6个插座,每个插座包含28个引脚,而每个插座中有16个引脚是常用的,其余12个引脚不常用,现在使用的测试机台一次可同时连接5个EM DUT板。
本发明的校验DUT板质量的方法包括以下步骤:
步骤1,制作测试样品;
一个测试样品用于校验一个插座;
参见图2,测试样品100包括测试结构110和封装管壳120,本实施例中选用四端接入的测试结构,该测试结构110的四个接口端分别是正极施压端F+(Positive force pin)、负极施压端F-(negative force pin)、正极感应端S+(Positive sense pin)和负极感应端S-(negative sense pin),所述测试结构110的电阻值在100~600欧姆范围内;所述封装管壳120用于简单封装所述测试结构110,所述封装管壳120包含引脚和焊盘121,引脚的数量等于焊盘121的数量,一个引脚与一个焊盘121电连接,图2中只显示了各个引脚所对应的焊盘121,未示出引脚;
所述封装管壳120所包含的引脚数量=DUT板一个插座待校验的引脚数量,即所述封装管壳120所包含的引脚数量≤DUT板一个插座所包含的引脚数量,本实施例中只校验插座常用的16个引脚,因此选用包含16个引脚的封装管壳,如果插座的28个引脚都要校验,就要选用包含28个引脚的封装管壳;
制作的测试样品的数量由实际需要决定,例如,若测试机台一次同时测试5个EM DUT板,每个DUT板所包含的6个插座都要校验,则需要制作5×6个测试样品;
步骤2,对测试样品进行打线;
参见图3,为了表述的简便,本实施例中,给测试样品的每个焊盘定义一个序号,定义序号的方式是先选定一个焊盘,定义其序号为1,以该焊盘为起点,按逆时针方向逐个定义各个焊盘的序号;
将所述测试样品100的焊盘分成多组,所述组数等于所述测试结构110所包含的接口端的数量,而且每组所包含的焊盘的数量相当;
本实施例中,所述测试样品100包含四个接口端,因此将所述测试样品100的焊盘分成4组;由于所述测试样品100包含16个焊盘,因此将该16个焊盘平均分成4组,如图3所示,序号为1的焊盘、序号为2的焊盘、序号为3的焊盘和序号为4的焊盘被分作第一组,序号为5的焊盘、序号为6的焊盘、序号为7的焊盘和序号为8的焊盘被分作第二组,序号为9的焊盘、序号为10的焊盘、序号为11的焊盘和序号为12的焊盘被分作第三组,序号为13的焊盘、序号为14的焊盘、序号为15的焊盘和序号为16的焊盘被分作第四组,将同一组的4个焊盘串联起来,从每一组中选择一个焊盘,再将所述测试结构110的四个接口端分别与一个被选中的焊盘连接,例如,从第一组中选择序号为4的焊盘,从第二组中选择序号为8的焊盘,从第三组中选择序号为12的焊盘,从第四组中选择序号为16的焊盘,所述测试结构110的正极施压端F+与序号为16的焊盘连接,所述测试结构110的正极感应端S+与序号为4的焊盘连接,所述测试结构110的负极施压端F-与序号为8的焊盘连接,所述测试结构110的负极感应端S-与序号为12的焊盘连接;
为了打线方便,对所述测试结构100的焊盘121进行分组时,选择相邻的焊盘作为一组;
实验证明,每一组焊盘附加的串联电阻小于1欧姆,因此,可以忽略焊盘附加的串联电阻;
步骤3,制作跳线板;
校验完DUT板一个插座所有待校验的引脚的质量需要设置多种测试模式,一种测试模式体现一种测试机台与DUT板的连接方式,而测试机台是通过跳线板与DUT板实现连接的,因此,要实现一种测试机台与DUT板的连接方式就要制作一块相应的跳线板;
校验时,所述DUT板的一个待校验的插座上插入一个测试样品,一个所述测试样品的一个引脚与一个要校验的插座引脚建立电连接关系,即一个所述测试样品的一个焊盘电连接一个要校验的插座引脚;
一块跳线板从每组焊盘中选择一个焊盘与所述测试机台建立电连接;
本实施例中,所述测试样品100的焊盘被分成4组,一块跳线板从每组焊盘中选择一个焊盘与所述测试机台建立电连接,而一个插座要校验的引脚的数量为16个,因此,需要制作4块不同的跳线板来校验这16个引脚的质量,例如,第一块跳线板选择序号为16、序号为4、序号为8和序号为12的四个焊盘与所述测试机台建立电连接,第二块跳线板选择序号为1、序号为5、序号为9和序号为13的四个焊盘与所述测试机台建立电连接,第三块跳线板选择序号为2、序号为6、序号为10和序号为14的四个焊盘与所述测试机台建立电连接,第四块跳线板选择序号为3、序号为7、序号为11和序号为15的四个焊盘与所述测试机台建立电连接;
本实施例中,一块跳线板可同时校验一个插座的4个引脚;
当所述DUT板包含多个待校验的插座时,只要在每个待校验的插座上插入一个测试样品,就可以同时校验该多个待校验的插座,而且一块跳线板(即一种测试模式)同时对该多个待校验的插座起作用;
当所述测试机台一次同时要校验多个所述DUT板时,只有在每个待校验的插座上插入一个测试样品,就可以同时校验所有待校验的插座,而且一块跳线板(即一种测试模式)同时对所述测试机台一次要校验的所有待校验的插座起作用;
步骤4,将打线后的测试样品接到待校验的DUT板的插座上,再将待校验的DUT板接到测试机台上;
一台测试机台可同时接入多个待校验的DUT板,一块待校验的DUT板可同时接入多个打线后的测试样品;
本实施例中,一台测试机台可同时接入5个待校验的DUT板,一块待校验的DUT板可同时接入6个打线后的测试样品;
步骤5,采用测试机台校验待校验的DUT板的质量;
步骤5.1,选择一跳线板插入测试机台,该跳线板对应测试机台的一种测试模式;
步骤5.2,测试机台按照跳线板对应的测试模式进行校验;
测试机台校验DUT板的质量是通过校验其插座引脚质量实现的,校验插座引脚质量的内容包括测试引脚是否导通以及测量出引脚的寄生电阻;
本实施例中,若测试机台同时接入5个待校验的EM DUT板,一块待校验的EM DUT板同时接入6个打线后的测试样品,则一种测试模式可同时校验120个引脚的质量(5×6×4=120);
步骤5.3,判断是否更改测试模式,如果为是,则更换跳线板,返回步骤5.2;如果为否,则执行步骤6;
本实施例中,采用四种测试模式就能校验完一个插座待校验的16个引脚;
同一块EM DUT板的6个插座可同步校验;
步骤6,对校验出有质量问题的引脚进行下一轮分析。
校验DUT板一个插座所有待校验的引脚的质量只需一个测试样品,节约资源和成本,而且避免测试样品不同带来的差异。
在校验过程中,不需要将DUT板从测试机台取出,只要更改跳线板即可,操作起来十分方便,效率高。
采用测试机台校验DUT板质量,校验的测试结果与半导体器件可靠性测试的实际测试结果不存在偏差。
本发明校验DUT板质量的方法适用于新购进的DUT板质量的校验、使用中的DUT板质量的校验以及回收利用的DUT板质量的校验。
本发明校验DUT板质量的方法可为DUT板报废提供统一标准。

Claims (9)

1.一种校验DUT板质量的方法,所述DUT板包括至少一个插座,每个所述插座包括多个待校验的引脚,其特征在于,包括以下步骤:
制作测试样品:所述测试样品包括测试结构和用于封装所述测试结构的封装管壳,所述测试结构包括多个接口端,所述封装管壳包括引脚,且所述封装管壳所包含的引脚的数量与所述DUT板一个插座待校验的引脚的数量相等;
对测试样品进行打线:将所述封装管壳的引脚分成多组,所述组数等于所述测试结构所包含的接口端的数量,同一组的各个引脚串联,从每一组中选择一个引脚,所述测试结构的多个接口端分别与一个被选中的引脚连接;
制作跳线板:所述跳线板用于电连接所述封装管壳的引脚与测试机台;
将打线后的测试样品接到待校验的DUT板的插座上,再将待校验的DUT板接到测试机台上;
采用测试机台校验待校验的DUT板的质量:测试机台通过更换不同的跳线板采用不同测试模式对DUT板插座所有待校验的引脚进行校验。
2.如权利要求1所述的校验DUT板质量的方法,其特征在于,一个所述测试样品校验一个插座。
3.如权利要求1所述的校验DUT板质量的方法,其特征在于,对所述封装管壳的引脚进行分组时,每一组所包含的引脚的数量相当。
4.如权利要求1或3所述的校验DUT板质量的方法,其特征在于,对所述测试样品进行打线时,选择相邻的引脚作为一组。
5.如权利要求1所述的校验DUT板质量的方法,其特征在于,一块跳线板从每组引脚中选择一个引脚与所述测试机台电连接。
6.如权利要求1、2或5所述的校验DUT板质量的方法,其特征在于,采用测试机台校验待校验的DUT板的质量具体包括以下步骤:
选择一跳线板插入测试机台,该跳线板对应测试机台的一种测试模式;
测试机台按照跳线板对应的测试模式进行校验;
判断是否更改测试模式,如果为是,则更换跳线板,返回上一步骤;如果为否,则对校验出有质量问题的DUT板插座的引脚进行下一轮分析。
7.如权利要求6所述的校验DUT板质量的方法,其特征在于,校验DUT板质量的内容包括测试插座待校验的引脚是否导通以及测量出插座待校验的引脚的寄生电阻。
8.如权利要求6所述的校验DUT板质量的方法,其特征在于,一块所述跳线板同时对所述测试机台一次要校验的所有待校验的插座起作用。
9.如权利要求6所述的校验DUT板质量的方法,其特征在于,一个所述插座同时被校验的引脚的数量小于等于所述测试结构所包含的接口端的数量。
CN201010261633XA 2010-08-24 2010-08-24 校验dut板质量的方法 Active CN102375114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010261633XA CN102375114B (zh) 2010-08-24 2010-08-24 校验dut板质量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010261633XA CN102375114B (zh) 2010-08-24 2010-08-24 校验dut板质量的方法

Publications (2)

Publication Number Publication Date
CN102375114A CN102375114A (zh) 2012-03-14
CN102375114B true CN102375114B (zh) 2013-12-04

Family

ID=45794002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010261633XA Active CN102375114B (zh) 2010-08-24 2010-08-24 校验dut板质量的方法

Country Status (1)

Country Link
CN (1) CN102375114B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11885692B2 (en) * 2018-03-26 2024-01-30 Sciosense B.V. Arrangement and method for calibrating temperature sensors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665020A (zh) * 2005-04-22 2005-09-07 北京中星微电子有限公司 多用负载板
CN101459089A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 晶体管的封装方法和结构、用于测试机台的跳线板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009294179A (ja) * 2008-06-09 2009-12-17 Advantest Corp 試験装置のタイミングキャリブレーションに用いるキャリブレーションボード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1665020A (zh) * 2005-04-22 2005-09-07 北京中星微电子有限公司 多用负载板
CN101459089A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 晶体管的封装方法和结构、用于测试机台的跳线板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2009-294179A 2009.12.17
产品ESD快速低成本测试方法;冯军宏 等;《半导体技术》;20091231;第34卷(第12期);1216-1219 *
冯军宏 等.产品ESD快速低成本测试方法.《半导体技术》.2009,第34卷(第12期),1216-1219.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11885692B2 (en) * 2018-03-26 2024-01-30 Sciosense B.V. Arrangement and method for calibrating temperature sensors

Also Published As

Publication number Publication date
CN102375114A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
US8482310B2 (en) Test method for passive device embedded printed circuit board
CN103293503B (zh) 探针卡的检测方法
CN106771987A (zh) 一种基于子母板的集成电路芯片老化测试装置及测试方法
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
CN201859194U (zh) 连接检查板
CN103207366A (zh) 测试系统及印刷电路板组件的测试方法
CN102435928B (zh) 晶圆测试装置及对应的晶圆测试方法
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN101231322A (zh) 集成电路开路/短路的测试连接方法及装置
CN103267940B (zh) 多模块平行测试系统
CN215833546U (zh) 一种半导体功率模块转接测试结构
CN103760388B (zh) 四线测试治具及其测试方法
CN203688599U (zh) 四线测试治具
CN209000871U (zh) 一种晶圆测试系统
CN105575836A (zh) 测试装置
CN102375114B (zh) 校验dut板质量的方法
CN102128991B (zh) 一种老化测试装置及测试方法
CN205067680U (zh) Bga芯片测试系统
CN201159757Y (zh) 可测试精密电阻的万用测试装置
CN203811771U (zh) 芯片测试装置
CN100465648C (zh) 一种电路板调试装置及进行电路板调试方法
CN109425810A (zh) 半导体测试装置、半导体测试系统以及半导体测试方法
CN207215008U (zh) 一种可调电阻式铜厚测试治具
CN201535784U (zh) 一种老化测试基板
CN206116354U (zh) 一种探针卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130620

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130620

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant