JP3997685B2 - 半導体装置およびその製造方法ならびに半導体装置の実装方法 - Google Patents
半導体装置およびその製造方法ならびに半導体装置の実装方法 Download PDFInfo
- Publication number
- JP3997685B2 JP3997685B2 JP2000110302A JP2000110302A JP3997685B2 JP 3997685 B2 JP3997685 B2 JP 3997685B2 JP 2000110302 A JP2000110302 A JP 2000110302A JP 2000110302 A JP2000110302 A JP 2000110302A JP 3997685 B2 JP3997685 B2 JP 3997685B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- adhesive layer
- tape member
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載した半導体装置に関し、特に、回路基板に実装するにあたり、半導体装置が面積をとらず、高密度実装に適したテープ基材を用いた半導体装置およびその製造方法ならびに半導体装置の実装方法に関するものである。
【０００２】
【従来の技術】
従来の高密度実装型の半導体装置として、Ｐ−ＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）とＴ−ＢＧＡ（Ｔａｐｅ−ｃａｒｒｉｅｒ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の例を説明する。
【０００３】
まず図１６は従来の半導体装置として、Ｐ−ＢＧＡの構造を示す主要な断面図である。
【０００４】
図１６に示すようにＰ−ＢＧＡは、インターポーザと呼ばれる配線基板１０１に接着剤を介してＬＳＩチップ１０２を搭載し、そのＬＳＩチップ１０２の電極と金（Ａｕ）等のワイヤー１０３で基板上の配線１０４と接続し、樹脂１０５で配線基板１０１上面のＬＳＩチップ１０２領域をモールドした構造を有し、搭載されたＬＳＩチップ１０２は基板上の配線１０４と基板内のスルーホール１０６を介して基板裏面に格子状に配列した外部端子の半田ボール１０７と接続したものである。なお、図１６中、基板１０１の底面の層はソルダーレジスト１０８である。
【０００５】
図１６に示したように、プリント基板等の配線基板１０１上にＬＳＩチップ１０２を搭載したものは、Ｐ−ＢＧＡと称される半導体装置であるが、高密度配線が可能なＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープを用いたものが、Ｔ−ＢＧＡである。Ｔ−ＢＧＡは多ピン化を実現できる技術である。
【０００６】
図１７は従来の半導体装置として、Ｔ−ＢＧＡの構造を示す主要な断面図である。
【０００７】
図１７に示すように、Ｔ−ＢＧＡは、微細配線が可能なポリイミドテープ２０１と銅箔パターン２０２とよりなるテープ基材（ＴＡＢテープ）を用い、ＬＳＩチップ２０３上に形成されたバンプと呼ばれる突起電極２０４とテープ基材上の銅箔パターン２０２を介してテープ基材の開口部に形成されたインナーリード２０２ａとが熱圧着により接合されている。そしてＬＳＩチップ２０３やインナーリード２０２ａを外部力や湿気、汚染物などの悪い環境から電気的、物理的に保護するため、ＬＳＩチップ２０３の表面とインナーリード２０２ａに樹脂２０５がポッティングされて被覆されている。樹脂２０５はポッティング後に加熱して硬化されるものである。次に、補強板であるスティフナー２０６を接着剤２０７を介してポリイミドテープ２０１上に装着し、最後にインナーリード２０２ａに半田ボール２０８を取付け、Ｔ−ＢＧＡの形態を構成するものである。なお、図１７中、テープ基材の底面の層はソルダーレジスト２０９である。
【０００８】
【発明が解決しようとする課題】
しかしながら前記従来のＰ−ＢＧＡタイプ、Ｔ−ＢＧＡタイプの半導体装置では、以下の課題がある。すなわち、基板、基材にポリイミド材、ポリイミドテープを用いていることから、その基板テープの価格がそのまま製品価格に反映することになり、結果としてコスト低減には多大な困難を伴うという課題がある。また、Ｔ−ＢＧＡでは補強板（スティフナー）の取り付けや、Ｐ−ＢＧＡ，Ｔ−ＢＧＡでは多ピン化した外部端子への半田ボールの取り付けが発生し、その材料、および工数が必要になり、製品コストを上昇させるという課題がある。
【０００９】
さらに、従来のＰ−ＢＧＡ、Ｔ−ＢＧＡでは、基板配線やインナーリードから引き回された外部端子の占める面積が、搭載したＬＳＩチップのチップサイズより大きくなるため、半導体装置としてパッケージ構成した際の外形サイズが大きくなり、実装時の占有面積も大きくなり、より高密度な実装ができないという課題がある。
【００１０】
本発明は、前記従来の課題を解決するもので、転写工法に着目し、テープ基材を用いて、低コストでコンパクトな高密度実装タイプの半導体装置およびその製造方法ならびに半導体装置の実装方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記従来の課題を解決するために本発明の半導体装置は、その一主面に複数の電極パッドを有した半導体素子と、前記半導体素子の複数の電極とその先端部が接続した金属箔よりなる複数のリード部と、前記リード部の末端部を除くリード部表面に設けられた絶縁層と、少なくとも前記リード部の末端部を露出させて前記半導体素子の前記主面と側面の一部とを封止した封止樹脂とよりなる半導体装置であって、前記封止樹脂より露出した末端部の先端が外部端子を構成している半導体装置である。
【００１２】
具体的には、リード部の末端部は段差を有して半導体素子の主面上方に折り曲げられ、末端部の先端が封止樹脂より露出して外部端子を構成している半導体装置である。
【００１３】
また、封止樹脂より露出したリード部の末端部の先端が一平面を有して外部端子を構成している半導体装置である。
【００１４】
また、封止樹脂より露出したリード部の末端部の先端が突出部を有して外部端子を構成している半導体装置である。
【００１５】
また本発明の半導体装置は、その一主面に複数の電極パッドを有した半導体素子と、前記半導体素子の複数の電極とその先端部が接続した金属箔よりなる複数のリード部と、前記リード部の末端部を除くリード部表面に設けられた絶縁層とよりなる半導体装置であって、前記リード部および前記絶縁層は前記半導体素子の主面から側面を経由してその裏面に配置され、前記半導体素子の裏面で前記リード部の末端部の先端が突出部を有しており、前記突出部が前記絶縁層と同じ面で前記絶縁層より露出して外部端子を構成している半導体装置である。
【００１６】
具体的には、半導体素子とリード部との間には両者を固定する接着用の樹脂が介在している半導体装置である。
【００１７】
本発明の半導体装置の製造方法は、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、少なくとも前記テープ部材と前記半導体素子の間隙に封止樹脂を注入して樹脂封止する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００１８】
また本発明の半導体装置の製造方法は、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、前記接着剤層およびテープ基材を貫通して設けられたスルーホールと、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置されるとともに、前記スルーホールにその先端が嵌合されて前記テープ基材面に前記先端が露出し、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、少なくとも前記テープ部材と前記半導体素子の間隙に封止樹脂を注入して樹脂封止する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００１９】
また本発明の半導体装置の製造方法は、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は突出部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記テープ部材の少なくともリード部上に接着用の樹脂を形成する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、前記テープ部材を接続した半導体素子を包囲するように折り曲げ加工して前記半導体素子の底面側に前記テープ部材のリード部の末端部を配置し、前記半導体素子の外面と前記テープ部材とを前記接着用の樹脂で接着する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００２０】
具体的に、電極パッドを有した半導体素子を用意する工程は、前記電極パッドに突起電極を有した半導体素子を用意する工程である半導体装置の製造方法である。
【００２１】
また、半導体素子の電極パッドとテープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程は、前記テープ部材側から加熱加圧して前記電極パッドと前記リード部の先端部とを圧着する工程である半導体装置の製造方法である。
【００２２】
また、テープ部材を接着剤層とともに剥離する工程は、前記テープ部材に対して加熱処理し、前記接着剤層の接着力を低下させることにより剥離する工程である半導体装置の製造方法である。
【００２３】
また、テープ部材を接着剤層とともに剥離する工程は、前記テープ部材に対して紫外線照射処理し、前記接着剤層の接着力を低下させることにより剥離する工程である半導体装置の製造方法である。
【００２４】
さらに本発明の半導体装置の製造方法は、その面内に複数の半導体素子が形成された半導体ウェハーを用意し、各半導体素子の電極パッド上に突起電極を形成する工程と、前記半導体ウェハー上に樹脂層を形成する工程と、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、前記半導体ウェハーの各半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続し、前記半導体ウェハーに前記テープ部材を接続する工程と、前記テープ部材が接続した半導体ウェハーに対して、個々の半導体素子ごとに分割する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００２６】
前記構成の通り、本発明の半導体装置は、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を有し、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができるものである。
【００２７】
そして特にその製造方法においては、テープ部材に接着剤層、絶縁層、金属箔よりなるリード部を形成し、そのテープ部材を用いて、半導体素子上にリード部等を転写形成することにより、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を実現でき、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができる。
【００２８】
またテープ部材の可撓性を最大限に活用し、半導体装置を回路構成されたテープ部材上に複数個搭載固定し、テープを折り畳むことにより、コンパクトな三次元実装構造を実現することができる。
【００２９】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法ならびに半導体装置の実装方法の一実施形態について、図面を参照しながら説明する。
【００３０】
まず本発明の第１の実施形態について説明する。
【００３１】
図１は本実施形態の半導体装置を示す断面図である。
【００３２】
図１に示すように、本実施形態の半導体装置は、一主面、例えば表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなる半導体装置であり、封止樹脂５より露出したリード部２の末端部２ｂの先端が外部端子６を構成しているチップサイズと同等の半導体装置である。
【００３３】
そして具体的には、リード部２の末端部２ｂは段差を有して半導体素子１の主面上方に折り曲げられ、末端部２ｂの先端が樹脂５より露出して外部端子６を構成しており、また樹脂５より露出したリード部２の末端部２ｂの先端部分は平坦な面を有して外部端子６を構成している半導体装置である。またリード部２の先端部２ａと半導体素子１の電極パッド上の突起電極３とは、突起電極３の材料の金（Ａｕ）とリード部２のメッキ層であるスズ（Ｓｎ）とが、Ａｕ−Ｓｎ共晶結合により接合されているものである。
【００３４】
本実施形態の半導体装置は、その外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を有することにより、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置である。
【００３５】
次に本実施形態の半導体装置の製造方法について説明する。図２〜図４は本実施形態の半導体装置の製造方法を示す図であり、図２は平面図、図３，図４は工程ごとの断面図である。
【００３６】
まず本実施形態で用いるテープ部材について説明する。
【００３７】
図２に示すように、本実施形態で用いるテープ部材は、ポリイミドテープからなる可撓性を有したテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層８と、接着剤層８上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層４と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなるテープ部材であって、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置され、絶縁層４と接着剤層８との境界部分においてリード部２の末端部２ｂは屈曲部を有しているテープ部材である。そしてテープ基材７上の接着剤層８の第１の面積は、接続すべき半導体素子の面積よりも大きい面積を有し、また絶縁層４の第２の面積よりも大きい構成を有している。また絶縁層４の第２の面積は接続すべき半導体素子の面積よりも小さいものである。
【００３８】
また本実施形態で用いるテープ部材において、接着剤層８は紫外線照射によりそれ自体が硬化することにより、接着力が低下する接着剤よりなるものであり、または加熱により接着力が低下する性質を有した接着剤よりなるものである。この接着剤の性質を利用することにより、このテープ部材を転写工法に用いることができるものである。
【００３９】
なお、本実施形態のテープ部材において、テープ基材７は、厚さ２５［μｍ］〜３８［μｍ］、幅が３５、４８、７０［ｍｍ］のうち半導体素子に対応して適宜選択するものであり、長尺方向は連続するテープ状である。そしてリード２は銅箔より構成され、表面にはスズ（Ｓｎ）メッキされているものである。リード部２の材質は銅以外の金属箔でもよい。
【００４０】
以上のように構成されたテープ部材を用いて、本実施形態の半導体装置を製造する工法について、以下、説明する。
【００４１】
まず図３（ａ）に示すように、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層８と、接着剤層８上に第２の面積を有して設けられた絶縁層４と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなり、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置され、絶縁層４と接着剤層８との境界部分においてリード部２の末端部２ｂは屈曲部を有しているテープ部材を用意するとともに、接続すべき半導体素子１として、表面の電極パッド上に金バンプ等の突起電極３が形成された半導体素子を用意する。なお、この場合、半導体素子の電極パッド上に突起電極を設けるかわりに、テープ部材のリード部の先端部の半導体素子と接続すべき部分に突起電極を形成してもよい。
【００４２】
そして図３（ｂ），図３（ｃ）に示すように、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａとを位置合わせし、電極パッドとリード部２の先端部２ａとを突起電極３を介して電気的に接続する。この接続は、テープ部材側からボンディングツール９の温度が約４００〜５００［℃］のもとで、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合されるものである。なお接合は、金属の溶融があればよい。またリード部２と半導体素子１の突起電極３との接続は、一括して行われるものである。
【００４３】
図３（ｄ）は、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａが突起電極を介して接続された状態の構造を示す。この状態で、半導体素子１とテープ部材、すなわち半導体素子１表面とテープ部材のリード部２との間には後工程の封止樹脂が充填されるスペースが形成される。
【００４４】
次に図４（ａ）に示すように、少なくともテープ部材と半導体素子１の間隙に対して、熱硬化性のエポキシ系樹脂よりなる封止樹脂５を樹脂塗布ノズル１０により注入して樹脂封止する。この樹脂封止は、ディスペンス方式で描画して行い、充填被覆後は樹脂を熱硬化させる。
【００４５】
図４（ｂ）には、半導体素子１とテープ部材との間隙、および半導体素子１の側面の一部が封止樹脂５で充填被覆された状態を示す。
【００４６】
次に図４（ｃ）に示すように、テープ部材側から紫外線を照射、または加熱することにより、テープ部材のテープ基材７上の接着剤層８の接着力を低下させる。
【００４７】
そして図４（ｄ）に示すように、テープ部材を引き剥がすことにより、テープ基材７上に形成されていた絶縁層４、リード部２は、封止樹脂５の側に転写される。すなわちここでは、テープ部材のテープ基材７を接着力の低下した接着剤層８とともに剥離することにより、テープ部材に形成されていた金属箔よりなるリード部２、絶縁層４を半導体素子１側に転写形成するものである。
【００４８】
テープ部材を剥離除去することにより、図４（ｅ）に示すように、半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなり、封止樹脂５より露出したリード部２の末端部２ｂの先端が外部端子６を構成している半導体素子１と同等サイズのコンパクトな構成の半導体装置が製造されるものである。
【００４９】
本実施形態において、テープ部材を接着剤層８とともに剥離する工程は、テープ部材に対して加熱処理し、接着剤層８の接着力を低下させることにより剥離しても、またはテープ部材に対して紫外線照射処理し、接着剤層８の接着力を低下させることにより剥離するなど、接着剤層８の接着力を低下させるものであればよい。ただし、接着剤層８自体はテープ基材７との接着性が保持されるものである。
【００５０】
次に本発明の第２の実施形態について説明する。
【００５１】
図５は本実施形態の半導体装置を示す断面図である。
【００５２】
図５に示すように、本実施形態の半導体装置は、一主面、例えば表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなる半導体装置であり、封止樹脂５より露出したリード部２の末端部２ｂの先端が突出部２ｃを有して外部端子６を構成しているチップサイズと同等の半導体装置である。
【００５３】
本実施形態の半導体装置は、リード部２の末端部２ｂが突出部２ｃを有して外部端子６を構成しているため、基板実装の際のスタンドオフを有しているものであり、実装の信頼性の高い半導体装置である。
【００５４】
なお、本実施形態の半導体装置において、他の具体構成は前記した図１に示した半導体装置と同様の構成を有している。
【００５５】
次に本実施形態の半導体装置の製造方法について説明する。図６〜図８は本実施形態の半導体装置の製造方法を示す図であり、図６は詳細を省略し、特にスルーホールを示した平面図、図７，図８は工程ごとの断面図である。
【００５６】
まず本実施形態で用いるテープ部材について説明する。
【００５７】
図６に示すように、本実施形態で用いるテープ部材は、基本構成は図２に示したテープ部材と同様であるが、スルーホールを有し、そのスルーホールにリード部の末端が入り込んで突出部を構成しているものである。すなわち、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層（図示せず）と、接着剤層上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層４と、接着剤層およびテープ基材７を貫通して設けられたスルーホール１１と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層上に設けられた銅箔等の金属箔よりなる複数のリード部とよりなるテープ部材であって、リード部の先端部は絶縁層４上に配置され、リード部の末端部は接着剤層上に配置されるとともに、スルーホール１１にその先端が嵌合されてテープ基材７面に先端が露出し、絶縁層４と接着剤層との境界部分においてリード部の末端部は屈曲部を有しているテープ部材である。そしてテープ基材７上の接着剤層の第１の面積は、接続すべき半導体素子の面積よりも大きい面積を有し、また絶縁層４の第２の面積よりも大きい構成を有している。また絶縁層４の第２の面積は接続すべき半導体素子の面積よりも小さいものである。
【００５８】
また本実施形態で用いるテープ部材において、同様に接着剤層は紫外線照射によりそれ自体が硬化することにより、接着力が低下する接着剤よりなるものであり、または加熱により接着力が低下する性質を有した接着剤よりなるものである。この接着剤の性質を利用することにより、このテープ部材を転写工法に用いることができるものである。
【００５９】
以上のように構成されたテープ部材を用いて、本実施形態の半導体装置を製造する工法について、以下、説明する。
【００６０】
まず図７（ａ）に示すように、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層８と、接着剤層８上に第２の面積を有して設けられた絶縁層４と、接着剤層８およびテープ基材７を貫通して設けられたスルーホール１１と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなり、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置されるとともに、スルーホール１１にその先端が嵌合されてテープ基材７面に先端（突出部２ｃ）が露出し、絶縁層４と接着剤層８との境界部分においてリード部２の末端部２ｂは屈曲部を有しているテープ部材を用意するとともに、接続すべき半導体素子１として、表面の電極パッド上に金バンプ等の突起電極３が形成された半導体素子を用意する。なお、この場合、半導体素子の電極パッド上に突起電極を設けるかわりに、テープ部材のリード部の先端部の半導体素子と接続すべき部分に突起電極を形成してもよい。
【００６１】
そして図７（ｂ）に示すように、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａとを位置合わせし、電極パッドとリード部２の先端部２ａとを突起電極３を介して電気的に接続する。この接続は、テープ部材側からボンディングツールの温度が約４００〜５００［℃］のもとで、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合されるものである。なお接合は、金属の溶融があればよい。またリード部２と半導体素子１の突起電極３との接続は、一括して行われるものである。
【００６２】
次に図７（ｃ）に示すように、少なくともテープ部材と半導体素子１の間隙に対して、熱硬化性のエポキシ系樹脂よりなる封止樹脂５を樹脂塗布ノズルにより注入して樹脂封止する。この樹脂封止は、ディスペンス方式で描画して行い、充填被覆後は樹脂を熱硬化させる。図７（ｃ）は、半導体素子１とテープ部材との間隙、および半導体素子１の側面の一部が封止樹脂５で充填被覆された状態を示す。
【００６３】
次に図８（ａ）に示すように、テープ部材側から紫外線を照射、または加熱することにより、テープ部材のテープ基材７上の接着剤層８の接着力を低下させる。
【００６４】
そして図８（ｂ）に示すように、テープ部材を引き剥がすことにより、テープ基材７上に形成されていた絶縁層４、リード部２は、封止樹脂５の側に転写される。すなわちここでは、テープ部材のテープ基材７を接着力の低下した接着剤層８とともに剥離することにより、テープ部材に形成されていた金属箔よりなるリード部２、絶縁層４を半導体素子１側に転写形成するものである。
【００６５】
テープ部材を剥離除去することにより、図８（ｃ）に示すように、表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなる半導体装置であり、封止樹脂５より露出したリード部２の末端部２ｂの先端が突出部２ｃを有して外部端子６を構成しているチップサイズと同等の半導体装置が製造されるものである。
【００６６】
本実施形態では、テープ部材にスルーホールを設けることにより、リード部をスルーホールに入り込ませて形成でき、その結果、転写形成した際には半導体装置の底面側に突出した外部端子を形成し、スタンドオフを有した半導体装置を実現できるものである。
【００６７】
次に本発明の第３の実施形態について説明する。
【００６８】
図９は本実施形態の半導体装置を示す断面図である。
【００６９】
図９に示すように、本実施形態の半導体装置は、一主面、例えば表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４とよりなり、リード部２は半導体素子１の表面から側面を経由してその裏面にまで配置され、半導体素子１の裏面でその末端部２ｂが絶縁層４より露出して外部端子６を構成しているチップサイズと同等の半導体装置である。
【００７０】
また本実施形態の半導体装置は、半導体素子１とリード部２との間には両者を固定する接着用の接着用樹脂１２が介在しているものである。また半導体素子１の底面は露出しているので放熱性を損なうことはない。
【００７１】
本実施形態の半導体装置は、半導体素子１の周囲が接着用樹脂１２を介してリード部２で包囲され、半導体素子１の底面に外部端子６を配置した小型の半導体装置である。
【００７２】
なお、本実施形態の半導体装置において、他の具体構成は前記した各実施形態に示した半導体装置と同様の構成を有している。
【００７３】
次に本実施形態の半導体装置の製造方法について説明する。図１０、図１１は本実施形態の半導体装置の製造方法を示す図であり、工程ごとの断面図である。
【００７４】
まず図１０（ａ）に示すように、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた接着剤層８と、接着剤層８上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層４と、接続すべき半導体素子の電極と対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなり、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置され、絶縁層と接着剤層との境界部分においてリード部２の末端部２ｂは突出部２ｃを有しているテープ部材を用意し、そのテープ部材の少なくともリード部２上に接着用樹脂１２を形成する。また表面の電極パッドに突起電極３が形成された半導体素子１を用意する。ここで用いる接着用樹脂１２は封止用の樹脂を用いてもよい。
【００７５】
次に図１０（ｂ）に示すように、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａとを位置合わせし、電極パッドとリード部２の先端部２ａとを突起電極３を介して電気的に接続する。ここで半導体素子１のテープ部材との間には接着用樹脂１２が充填される。またこの接続は、テープ部材側からボンディングツール９の温度が約４００〜５００［℃］のもとで、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合されるものである。なお接合は、金属の溶融があればよい。またリード部２と半導体素子１の突起電極３との接続は、一括して行われるものである。
【００７６】
図１０（ｃ）は、図１０（ｂ）の状態から反転させ、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａが突起電極３を介して接続された状態の構造を示す。
【００７７】
次に図１０（ｄ）に示すように、テープ部材を接続した半導体素子１を包囲するように折り曲げ加工し、半導体素子１の底面側にテープ部材のリード部２の末端部２ｂを配置し、半導体素子１の外面とテープ部材とを接着用樹脂１２で接着する。
【００７８】
図１０（ｅ）には、テープ部材を折り曲げて、半導体素子１の外面とテープ部材とを接着用樹脂１２で接着し、半導体素子１の底面側にリード部２の末端部２ｂを配置した状態を示している。
【００７９】
次に図１１（ａ）に示すように、半導体素子１の裏面側から紫外線を照射、または加熱することにより、テープ部材のテープ基材７上の接着剤層８の接着力を低下させる。
【００８０】
そして図１１（ｂ）に示すように、テープ部材を引き剥がすことにより、テープ基材７上に形成されていた絶縁層４、リード部２は、半導体素子１側に転写される。すなわちここでは、テープ部材のテープ基材７を接着力の低下した接着剤層８とともに剥離することにより、テープ部材に形成されていた金属箔よりなるリード部２、絶縁層４を半導体素子１側に転写形成するものである。テープ部材を剥離することにより、表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられ、実質的に半導体素子１の外囲を封止したソルダーレジストよりなる絶縁層４とよりなり、リード部２は半導体素子１の表面から側面を経由してその裏面にまで配置され、半導体素子１の裏面でその末端部２ｂが突出部２ｃを有して絶縁層４より露出して外部端子６を構成しているチップサイズと同等の半導体装置を得るものである。
【００８１】
次に本発明の第４の実施形態について説明する。
【００８２】
図１２，図１３は本実施形態の半導体装置の製造方法を示す断面図であり、ここでは代表的に図１に示したような構造の半導体装置をウェハーレベルで製造する例を説明する。
【００８３】
まず図１２（ａ）に示すように、その面内に複数の半導体素子が形成された半導体ウェハー１３を用意し、各半導体素子の電極パッド上に突起電極を形成する。
【００８４】
次に図１２（ｂ）に示すように、半導体ウェハー１３上に封止樹脂５を均一に形成する。
【００８５】
次に図１２（ｃ）に示すように、半導体ウェハー１３全面に対して、詳細構成は省略するが、図２に示した構成の通り、ポリイミドテープからなるテープ基材と、テープ基材の一表面上に第１の面積を有して設けられた四角形状の接着剤層と、接着剤層上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層上に設けられた銅箔等の金属箔よりなる複数のリード部とよりなるテープ部材であって、リード部の先端部は絶縁層上に配置され、リード部の末端部は接着剤層上に配置され、絶縁層と接着剤層との境界部分においてリード部の末端部は屈曲部を有しているテープ部材１４を封止樹脂５により貼付する。図中、接着剤層は省略している。
【００８６】
そして図１２（ｄ）に示すように、テープ部材１４を貼付した後は封止樹脂５を熱硬化させる。
【００８７】
次に図１２（ｅ）に示すように、テープ部材１４が貼付された半導体ウェハー１３に対して、回転ブレード１５により個々の半導体素子単位に分割する。このダイシング処理は、半導体ウェハーの底面を別のダイシングシートに貼り付けて行う。
【００８８】
図１３（ａ）には、半導体ウェハーを個々の半導体素子単位の個片１６に分割した状態を示し、図１３（ｂ）は個片の拡大した断面を示し、半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが突起電極３を介して接続した金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面を封止したエポキシ系の封止樹脂５とよりなり、テープ部材１４がまだ貼付されている状態である。
【００８９】
次に図１３（ｃ），図１３（ｄ）に示すように、個片１６に対して加熱処理することにより、テープ部材１４を引き剥がして除去し、テープ部材１４からリード部、絶縁層を半導体素子側に転写形成する。
【００９０】
図１３（ｅ）には、半導体ウェハー状態から半導体装置を製造した状態を示し、半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが突起電極３を介して接続した金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面を封止したエポキシ系の封止樹脂５とよりなる半導体装置を効率よく製造できるものである。
【００９１】
次に本発明の別の実施形態について説明する。
【００９２】
本実施形態では半導体装置の効果的な三次元実装方法について、テープを用いた形態を説明する。
【００９３】
図１４、図１５は本実施形態の半導体装置の実装方法を示す図である。
【００９４】
まず図１４（ａ）に示すように、テープ基材上に配線１７を有して回路構成されたテープ部材１８を用意する。また前記実施形態の図１に示したような底面に外部電極を備えた半導体装置を複数個用意する。
【００９５】
そして図１５（ｂ）に示すように、半導体装置１９の外部端子２０とテープ部材１８の配線１７（図示せず）とをそれぞれ接続して、テープ部材１８の同一面上に複数個の半導体装置１９を搭載する。また半導体装置１９とテープ部材１８との間隙に封止樹脂２１を注入し、両者間を充填被覆して固定する。
【００９６】
図１５（ｃ）は半導体装置をテープ部材上に接続した状態を示す拡大図であり、テープ部材１８上に半導体装置１９が固定され、その半導体装置１９は、複数の電極パッドを有したＬＳＩチップ等の半導体素子２２と、半導体素子２２の複数の電極とその先端部２３ａが接続した銅箔等の金属箔よりなる複数のリード部２３と、前記リード部２３の末端部２３ｂを除くリード部表面に設けられた絶縁層２４と、半導体素子２２の主面と側面の一部とを封止した封止樹脂２１とより構成されている。
【００９７】
そして図１５（ｄ）に示すように、テープ部材１８を折り畳み、複数の半導体装置１９の各半導体装置の底面どうしをテープ部材１８を介した状態で向かい合わせ、折り重なったテープ部材１８の間に緩衝用樹脂２５を設けて固定するとともに、折り重なった半導体装置１９の上面どうしを緩衝用樹脂２５を設けて固定し、三次元的に複数の半導体装置を実装する。
【００９８】
半導体装置どうし、またはテープ部材１８間を固定する緩衝用樹脂２５は、エラストマー弾性絶縁樹脂を用いる。そして緩衝用樹脂２５は、ポッティングにより形成され、厚みは２００〜４００［μｍ］の範囲で設ける。
【００９９】
以上のような実装方法により、テープ部材のフレキシブルな特性を有効に作用させ、複数の半導体装置をコンパクトに実装することができ、基板実装面積を低減することができる。
【０１００】
以上、各実施形態で説明した通り、テープ部材に接着剤層、絶縁層、金属箔よりなるリード部を形成し、そのテープ部材を用いて、半導体素子上にリード部等を転写形成することにより、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を実現でき、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができる。
【０１０１】
また各実施形態で説明した構造の半導体装置を回路構成されたテープ部材上に複数個搭載固定し、テープを折り畳むことにより、コンパクトな三次元実装構造を実現することができる。
【０１０２】
【発明の効果】
以上、本発明の半導体装置は、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を有し、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができるものである。
【０１０３】
また本発明の半導体装置の製造方法においては、テープ部材に接着剤層、絶縁層、金属箔よりなるリード部を形成し、そのテープ部材を用いて、半導体素子上にリード部等を転写形成することにより、チップの大きさに近いコンパクトな半導体装置を実現できるものである。
【０１０４】
さらに、配線を有した回路構成、リード（電極パッド）が形成されたテープ基材は、従来のＴＣＰ製造工程を利用することができ、厚みを薄くする等の工夫があり、使用材料を削減しているため、半導体装置を製造する際、コスト低減を実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を示す平面図
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図５】本発明の一実施形態の半導体装置を示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を示す平面図
【図７】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図９】本発明の一実施形態の半導体装置を示す断面図
【図１０】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１１】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１２】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１４】本発明の一実施形態の半導体装置の実装方法を示す図
【図１５】本発明の一実施形態の半導体装置の実装方法を示す図
【図１６】従来の半導体装置を示す断面図
【図１７】従来の半導体装置を示す断面図
【符号の説明】
１ 半導体素子
２ リード部
２ａ 先端部
２ｂ 末端部
２ｃ 突出部
３ 突起電極
４ 絶縁層
５ 封止樹脂
６ 外部端子
７ テープ基材
８ 接着剤層
９ ボンディングツール
１０ 樹脂塗布ノズル
１１ スルーホール
１２ 接着用樹脂
１３ 半導体ウェハー
１４ テープ部材
１５ 回転ブレード
１６ 個片
１７ 配線
１８ テープ部材
１９ 半導体装置
２０ 外部端子
２１ 封止樹脂
２２ 半導体素子
２３ リード部
２３ａ 先端部
２３ｂ 末端部
２４ 絶縁層
２５ 緩衝用樹脂
１０１ 配線基板
１０２ ＬＳＩチップ
１０３ ワイヤー
１０４ 配線
１０５ 樹脂
１０６ スルーホール
１０７ 半田ボール
１０８ ソルダーレジスト
２０１ ポリイミドテープ
２０２ 銅箔パターン
２０２ａ インナーリード
２０３ ＬＳＩチップ
２０４ 突起電極
２０５ 樹脂
２０６ スティフナー
２０７ 接着剤
２０８ 半田ボール
２０９ ソルダーレジスト
【発明の属する技術分野】
本発明は、半導体素子を搭載した半導体装置に関し、特に、回路基板に実装するにあたり、半導体装置が面積をとらず、高密度実装に適したテープ基材を用いた半導体装置およびその製造方法ならびに半導体装置の実装方法に関するものである。
【０００２】
【従来の技術】
従来の高密度実装型の半導体装置として、Ｐ−ＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）とＴ−ＢＧＡ（Ｔａｐｅ−ｃａｒｒｉｅｒ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の例を説明する。
【０００３】
まず図１６は従来の半導体装置として、Ｐ−ＢＧＡの構造を示す主要な断面図である。
【０００４】
図１６に示すようにＰ−ＢＧＡは、インターポーザと呼ばれる配線基板１０１に接着剤を介してＬＳＩチップ１０２を搭載し、そのＬＳＩチップ１０２の電極と金（Ａｕ）等のワイヤー１０３で基板上の配線１０４と接続し、樹脂１０５で配線基板１０１上面のＬＳＩチップ１０２領域をモールドした構造を有し、搭載されたＬＳＩチップ１０２は基板上の配線１０４と基板内のスルーホール１０６を介して基板裏面に格子状に配列した外部端子の半田ボール１０７と接続したものである。なお、図１６中、基板１０１の底面の層はソルダーレジスト１０８である。
【０００５】
図１６に示したように、プリント基板等の配線基板１０１上にＬＳＩチップ１０２を搭載したものは、Ｐ−ＢＧＡと称される半導体装置であるが、高密度配線が可能なＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープを用いたものが、Ｔ−ＢＧＡである。Ｔ−ＢＧＡは多ピン化を実現できる技術である。
【０００６】
図１７は従来の半導体装置として、Ｔ−ＢＧＡの構造を示す主要な断面図である。
【０００７】
図１７に示すように、Ｔ−ＢＧＡは、微細配線が可能なポリイミドテープ２０１と銅箔パターン２０２とよりなるテープ基材（ＴＡＢテープ）を用い、ＬＳＩチップ２０３上に形成されたバンプと呼ばれる突起電極２０４とテープ基材上の銅箔パターン２０２を介してテープ基材の開口部に形成されたインナーリード２０２ａとが熱圧着により接合されている。そしてＬＳＩチップ２０３やインナーリード２０２ａを外部力や湿気、汚染物などの悪い環境から電気的、物理的に保護するため、ＬＳＩチップ２０３の表面とインナーリード２０２ａに樹脂２０５がポッティングされて被覆されている。樹脂２０５はポッティング後に加熱して硬化されるものである。次に、補強板であるスティフナー２０６を接着剤２０７を介してポリイミドテープ２０１上に装着し、最後にインナーリード２０２ａに半田ボール２０８を取付け、Ｔ−ＢＧＡの形態を構成するものである。なお、図１７中、テープ基材の底面の層はソルダーレジスト２０９である。
【０００８】
【発明が解決しようとする課題】
しかしながら前記従来のＰ−ＢＧＡタイプ、Ｔ−ＢＧＡタイプの半導体装置では、以下の課題がある。すなわち、基板、基材にポリイミド材、ポリイミドテープを用いていることから、その基板テープの価格がそのまま製品価格に反映することになり、結果としてコスト低減には多大な困難を伴うという課題がある。また、Ｔ−ＢＧＡでは補強板（スティフナー）の取り付けや、Ｐ−ＢＧＡ，Ｔ−ＢＧＡでは多ピン化した外部端子への半田ボールの取り付けが発生し、その材料、および工数が必要になり、製品コストを上昇させるという課題がある。
【０００９】
さらに、従来のＰ−ＢＧＡ、Ｔ−ＢＧＡでは、基板配線やインナーリードから引き回された外部端子の占める面積が、搭載したＬＳＩチップのチップサイズより大きくなるため、半導体装置としてパッケージ構成した際の外形サイズが大きくなり、実装時の占有面積も大きくなり、より高密度な実装ができないという課題がある。
【００１０】
本発明は、前記従来の課題を解決するもので、転写工法に着目し、テープ基材を用いて、低コストでコンパクトな高密度実装タイプの半導体装置およびその製造方法ならびに半導体装置の実装方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記従来の課題を解決するために本発明の半導体装置は、その一主面に複数の電極パッドを有した半導体素子と、前記半導体素子の複数の電極とその先端部が接続した金属箔よりなる複数のリード部と、前記リード部の末端部を除くリード部表面に設けられた絶縁層と、少なくとも前記リード部の末端部を露出させて前記半導体素子の前記主面と側面の一部とを封止した封止樹脂とよりなる半導体装置であって、前記封止樹脂より露出した末端部の先端が外部端子を構成している半導体装置である。
【００１２】
具体的には、リード部の末端部は段差を有して半導体素子の主面上方に折り曲げられ、末端部の先端が封止樹脂より露出して外部端子を構成している半導体装置である。
【００１３】
また、封止樹脂より露出したリード部の末端部の先端が一平面を有して外部端子を構成している半導体装置である。
【００１４】
また、封止樹脂より露出したリード部の末端部の先端が突出部を有して外部端子を構成している半導体装置である。
【００１５】
また本発明の半導体装置は、その一主面に複数の電極パッドを有した半導体素子と、前記半導体素子の複数の電極とその先端部が接続した金属箔よりなる複数のリード部と、前記リード部の末端部を除くリード部表面に設けられた絶縁層とよりなる半導体装置であって、前記リード部および前記絶縁層は前記半導体素子の主面から側面を経由してその裏面に配置され、前記半導体素子の裏面で前記リード部の末端部の先端が突出部を有しており、前記突出部が前記絶縁層と同じ面で前記絶縁層より露出して外部端子を構成している半導体装置である。
【００１６】
具体的には、半導体素子とリード部との間には両者を固定する接着用の樹脂が介在している半導体装置である。
【００１７】
本発明の半導体装置の製造方法は、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、少なくとも前記テープ部材と前記半導体素子の間隙に封止樹脂を注入して樹脂封止する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００１８】
また本発明の半導体装置の製造方法は、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、前記接着剤層およびテープ基材を貫通して設けられたスルーホールと、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置されるとともに、前記スルーホールにその先端が嵌合されて前記テープ基材面に前記先端が露出し、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、少なくとも前記テープ部材と前記半導体素子の間隙に封止樹脂を注入して樹脂封止する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００１９】
また本発明の半導体装置の製造方法は、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は突出部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記テープ部材の少なくともリード部上に接着用の樹脂を形成する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、前記テープ部材を接続した半導体素子を包囲するように折り曲げ加工して前記半導体素子の底面側に前記テープ部材のリード部の末端部を配置し、前記半導体素子の外面と前記テープ部材とを前記接着用の樹脂で接着する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００２０】
具体的に、電極パッドを有した半導体素子を用意する工程は、前記電極パッドに突起電極を有した半導体素子を用意する工程である半導体装置の製造方法である。
【００２１】
また、半導体素子の電極パッドとテープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程は、前記テープ部材側から加熱加圧して前記電極パッドと前記リード部の先端部とを圧着する工程である半導体装置の製造方法である。
【００２２】
また、テープ部材を接着剤層とともに剥離する工程は、前記テープ部材に対して加熱処理し、前記接着剤層の接着力を低下させることにより剥離する工程である半導体装置の製造方法である。
【００２３】
また、テープ部材を接着剤層とともに剥離する工程は、前記テープ部材に対して紫外線照射処理し、前記接着剤層の接着力を低下させることにより剥離する工程である半導体装置の製造方法である。
【００２４】
さらに本発明の半導体装置の製造方法は、その面内に複数の半導体素子が形成された半導体ウェハーを用意し、各半導体素子の電極パッド上に突起電極を形成する工程と、前記半導体ウェハー上に樹脂層を形成する工程と、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、前記半導体ウェハーの各半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続し、前記半導体ウェハーに前記テープ部材を接続する工程と、前記テープ部材が接続した半導体ウェハーに対して、個々の半導体素子ごとに分割する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなる半導体装置の製造方法である。
【００２６】
前記構成の通り、本発明の半導体装置は、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を有し、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができるものである。
【００２７】
そして特にその製造方法においては、テープ部材に接着剤層、絶縁層、金属箔よりなるリード部を形成し、そのテープ部材を用いて、半導体素子上にリード部等を転写形成することにより、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を実現でき、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができる。
【００２８】
またテープ部材の可撓性を最大限に活用し、半導体装置を回路構成されたテープ部材上に複数個搭載固定し、テープを折り畳むことにより、コンパクトな三次元実装構造を実現することができる。
【００２９】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法ならびに半導体装置の実装方法の一実施形態について、図面を参照しながら説明する。
【００３０】
まず本発明の第１の実施形態について説明する。
【００３１】
図１は本実施形態の半導体装置を示す断面図である。
【００３２】
図１に示すように、本実施形態の半導体装置は、一主面、例えば表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなる半導体装置であり、封止樹脂５より露出したリード部２の末端部２ｂの先端が外部端子６を構成しているチップサイズと同等の半導体装置である。
【００３３】
そして具体的には、リード部２の末端部２ｂは段差を有して半導体素子１の主面上方に折り曲げられ、末端部２ｂの先端が樹脂５より露出して外部端子６を構成しており、また樹脂５より露出したリード部２の末端部２ｂの先端部分は平坦な面を有して外部端子６を構成している半導体装置である。またリード部２の先端部２ａと半導体素子１の電極パッド上の突起電極３とは、突起電極３の材料の金（Ａｕ）とリード部２のメッキ層であるスズ（Ｓｎ）とが、Ａｕ−Ｓｎ共晶結合により接合されているものである。
【００３４】
本実施形態の半導体装置は、その外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を有することにより、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置である。
【００３５】
次に本実施形態の半導体装置の製造方法について説明する。図２〜図４は本実施形態の半導体装置の製造方法を示す図であり、図２は平面図、図３，図４は工程ごとの断面図である。
【００３６】
まず本実施形態で用いるテープ部材について説明する。
【００３７】
図２に示すように、本実施形態で用いるテープ部材は、ポリイミドテープからなる可撓性を有したテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層８と、接着剤層８上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層４と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなるテープ部材であって、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置され、絶縁層４と接着剤層８との境界部分においてリード部２の末端部２ｂは屈曲部を有しているテープ部材である。そしてテープ基材７上の接着剤層８の第１の面積は、接続すべき半導体素子の面積よりも大きい面積を有し、また絶縁層４の第２の面積よりも大きい構成を有している。また絶縁層４の第２の面積は接続すべき半導体素子の面積よりも小さいものである。
【００３８】
また本実施形態で用いるテープ部材において、接着剤層８は紫外線照射によりそれ自体が硬化することにより、接着力が低下する接着剤よりなるものであり、または加熱により接着力が低下する性質を有した接着剤よりなるものである。この接着剤の性質を利用することにより、このテープ部材を転写工法に用いることができるものである。
【００３９】
なお、本実施形態のテープ部材において、テープ基材７は、厚さ２５［μｍ］〜３８［μｍ］、幅が３５、４８、７０［ｍｍ］のうち半導体素子に対応して適宜選択するものであり、長尺方向は連続するテープ状である。そしてリード２は銅箔より構成され、表面にはスズ（Ｓｎ）メッキされているものである。リード部２の材質は銅以外の金属箔でもよい。
【００４０】
以上のように構成されたテープ部材を用いて、本実施形態の半導体装置を製造する工法について、以下、説明する。
【００４１】
まず図３（ａ）に示すように、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層８と、接着剤層８上に第２の面積を有して設けられた絶縁層４と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなり、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置され、絶縁層４と接着剤層８との境界部分においてリード部２の末端部２ｂは屈曲部を有しているテープ部材を用意するとともに、接続すべき半導体素子１として、表面の電極パッド上に金バンプ等の突起電極３が形成された半導体素子を用意する。なお、この場合、半導体素子の電極パッド上に突起電極を設けるかわりに、テープ部材のリード部の先端部の半導体素子と接続すべき部分に突起電極を形成してもよい。
【００４２】
そして図３（ｂ），図３（ｃ）に示すように、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａとを位置合わせし、電極パッドとリード部２の先端部２ａとを突起電極３を介して電気的に接続する。この接続は、テープ部材側からボンディングツール９の温度が約４００〜５００［℃］のもとで、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合されるものである。なお接合は、金属の溶融があればよい。またリード部２と半導体素子１の突起電極３との接続は、一括して行われるものである。
【００４３】
図３（ｄ）は、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａが突起電極を介して接続された状態の構造を示す。この状態で、半導体素子１とテープ部材、すなわち半導体素子１表面とテープ部材のリード部２との間には後工程の封止樹脂が充填されるスペースが形成される。
【００４４】
次に図４（ａ）に示すように、少なくともテープ部材と半導体素子１の間隙に対して、熱硬化性のエポキシ系樹脂よりなる封止樹脂５を樹脂塗布ノズル１０により注入して樹脂封止する。この樹脂封止は、ディスペンス方式で描画して行い、充填被覆後は樹脂を熱硬化させる。
【００４５】
図４（ｂ）には、半導体素子１とテープ部材との間隙、および半導体素子１の側面の一部が封止樹脂５で充填被覆された状態を示す。
【００４６】
次に図４（ｃ）に示すように、テープ部材側から紫外線を照射、または加熱することにより、テープ部材のテープ基材７上の接着剤層８の接着力を低下させる。
【００４７】
そして図４（ｄ）に示すように、テープ部材を引き剥がすことにより、テープ基材７上に形成されていた絶縁層４、リード部２は、封止樹脂５の側に転写される。すなわちここでは、テープ部材のテープ基材７を接着力の低下した接着剤層８とともに剥離することにより、テープ部材に形成されていた金属箔よりなるリード部２、絶縁層４を半導体素子１側に転写形成するものである。
【００４８】
テープ部材を剥離除去することにより、図４（ｅ）に示すように、半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなり、封止樹脂５より露出したリード部２の末端部２ｂの先端が外部端子６を構成している半導体素子１と同等サイズのコンパクトな構成の半導体装置が製造されるものである。
【００４９】
本実施形態において、テープ部材を接着剤層８とともに剥離する工程は、テープ部材に対して加熱処理し、接着剤層８の接着力を低下させることにより剥離しても、またはテープ部材に対して紫外線照射処理し、接着剤層８の接着力を低下させることにより剥離するなど、接着剤層８の接着力を低下させるものであればよい。ただし、接着剤層８自体はテープ基材７との接着性が保持されるものである。
【００５０】
次に本発明の第２の実施形態について説明する。
【００５１】
図５は本実施形態の半導体装置を示す断面図である。
【００５２】
図５に示すように、本実施形態の半導体装置は、一主面、例えば表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなる半導体装置であり、封止樹脂５より露出したリード部２の末端部２ｂの先端が突出部２ｃを有して外部端子６を構成しているチップサイズと同等の半導体装置である。
【００５３】
本実施形態の半導体装置は、リード部２の末端部２ｂが突出部２ｃを有して外部端子６を構成しているため、基板実装の際のスタンドオフを有しているものであり、実装の信頼性の高い半導体装置である。
【００５４】
なお、本実施形態の半導体装置において、他の具体構成は前記した図１に示した半導体装置と同様の構成を有している。
【００５５】
次に本実施形態の半導体装置の製造方法について説明する。図６〜図８は本実施形態の半導体装置の製造方法を示す図であり、図６は詳細を省略し、特にスルーホールを示した平面図、図７，図８は工程ごとの断面図である。
【００５６】
まず本実施形態で用いるテープ部材について説明する。
【００５７】
図６に示すように、本実施形態で用いるテープ部材は、基本構成は図２に示したテープ部材と同様であるが、スルーホールを有し、そのスルーホールにリード部の末端が入り込んで突出部を構成しているものである。すなわち、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層（図示せず）と、接着剤層上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層４と、接着剤層およびテープ基材７を貫通して設けられたスルーホール１１と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層上に設けられた銅箔等の金属箔よりなる複数のリード部とよりなるテープ部材であって、リード部の先端部は絶縁層４上に配置され、リード部の末端部は接着剤層上に配置されるとともに、スルーホール１１にその先端が嵌合されてテープ基材７面に先端が露出し、絶縁層４と接着剤層との境界部分においてリード部の末端部は屈曲部を有しているテープ部材である。そしてテープ基材７上の接着剤層の第１の面積は、接続すべき半導体素子の面積よりも大きい面積を有し、また絶縁層４の第２の面積よりも大きい構成を有している。また絶縁層４の第２の面積は接続すべき半導体素子の面積よりも小さいものである。
【００５８】
また本実施形態で用いるテープ部材において、同様に接着剤層は紫外線照射によりそれ自体が硬化することにより、接着力が低下する接着剤よりなるものであり、または加熱により接着力が低下する性質を有した接着剤よりなるものである。この接着剤の性質を利用することにより、このテープ部材を転写工法に用いることができるものである。
【００５９】
以上のように構成されたテープ部材を用いて、本実施形態の半導体装置を製造する工法について、以下、説明する。
【００６０】
まず図７（ａ）に示すように、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた四角形状の接着剤層８と、接着剤層８上に第２の面積を有して設けられた絶縁層４と、接着剤層８およびテープ基材７を貫通して設けられたスルーホール１１と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなり、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置されるとともに、スルーホール１１にその先端が嵌合されてテープ基材７面に先端（突出部２ｃ）が露出し、絶縁層４と接着剤層８との境界部分においてリード部２の末端部２ｂは屈曲部を有しているテープ部材を用意するとともに、接続すべき半導体素子１として、表面の電極パッド上に金バンプ等の突起電極３が形成された半導体素子を用意する。なお、この場合、半導体素子の電極パッド上に突起電極を設けるかわりに、テープ部材のリード部の先端部の半導体素子と接続すべき部分に突起電極を形成してもよい。
【００６１】
そして図７（ｂ）に示すように、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａとを位置合わせし、電極パッドとリード部２の先端部２ａとを突起電極３を介して電気的に接続する。この接続は、テープ部材側からボンディングツールの温度が約４００〜５００［℃］のもとで、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合されるものである。なお接合は、金属の溶融があればよい。またリード部２と半導体素子１の突起電極３との接続は、一括して行われるものである。
【００６２】
次に図７（ｃ）に示すように、少なくともテープ部材と半導体素子１の間隙に対して、熱硬化性のエポキシ系樹脂よりなる封止樹脂５を樹脂塗布ノズルにより注入して樹脂封止する。この樹脂封止は、ディスペンス方式で描画して行い、充填被覆後は樹脂を熱硬化させる。図７（ｃ）は、半導体素子１とテープ部材との間隙、および半導体素子１の側面の一部が封止樹脂５で充填被覆された状態を示す。
【００６３】
次に図８（ａ）に示すように、テープ部材側から紫外線を照射、または加熱することにより、テープ部材のテープ基材７上の接着剤層８の接着力を低下させる。
【００６４】
そして図８（ｂ）に示すように、テープ部材を引き剥がすことにより、テープ基材７上に形成されていた絶縁層４、リード部２は、封止樹脂５の側に転写される。すなわちここでは、テープ部材のテープ基材７を接着力の低下した接着剤層８とともに剥離することにより、テープ部材に形成されていた金属箔よりなるリード部２、絶縁層４を半導体素子１側に転写形成するものである。
【００６５】
テープ部材を剥離除去することにより、図８（ｃ）に示すように、表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面と側面の一部とにかかるように封止したエポキシ系の封止樹脂５とよりなる半導体装置であり、封止樹脂５より露出したリード部２の末端部２ｂの先端が突出部２ｃを有して外部端子６を構成しているチップサイズと同等の半導体装置が製造されるものである。
【００６６】
本実施形態では、テープ部材にスルーホールを設けることにより、リード部をスルーホールに入り込ませて形成でき、その結果、転写形成した際には半導体装置の底面側に突出した外部端子を形成し、スタンドオフを有した半導体装置を実現できるものである。
【００６７】
次に本発明の第３の実施形態について説明する。
【００６８】
図９は本実施形態の半導体装置を示す断面図である。
【００６９】
図９に示すように、本実施形態の半導体装置は、一主面、例えば表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４とよりなり、リード部２は半導体素子１の表面から側面を経由してその裏面にまで配置され、半導体素子１の裏面でその末端部２ｂが絶縁層４より露出して外部端子６を構成しているチップサイズと同等の半導体装置である。
【００７０】
また本実施形態の半導体装置は、半導体素子１とリード部２との間には両者を固定する接着用の接着用樹脂１２が介在しているものである。また半導体素子１の底面は露出しているので放熱性を損なうことはない。
【００７１】
本実施形態の半導体装置は、半導体素子１の周囲が接着用樹脂１２を介してリード部２で包囲され、半導体素子１の底面に外部端子６を配置した小型の半導体装置である。
【００７２】
なお、本実施形態の半導体装置において、他の具体構成は前記した各実施形態に示した半導体装置と同様の構成を有している。
【００７３】
次に本実施形態の半導体装置の製造方法について説明する。図１０、図１１は本実施形態の半導体装置の製造方法を示す図であり、工程ごとの断面図である。
【００７４】
まず図１０（ａ）に示すように、ポリイミドテープからなるテープ基材７と、テープ基材７の一表面上に第１の面積を有して設けられた接着剤層８と、接着剤層８上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層４と、接続すべき半導体素子の電極と対応した配置を有して接着剤層８上に設けられた銅箔等の金属箔よりなる複数のリード部２とよりなり、リード部２の先端部２ａは絶縁層４上に配置され、リード部２の末端部２ｂは接着剤層８上に配置され、絶縁層と接着剤層との境界部分においてリード部２の末端部２ｂは突出部２ｃを有しているテープ部材を用意し、そのテープ部材の少なくともリード部２上に接着用樹脂１２を形成する。また表面の電極パッドに突起電極３が形成された半導体素子１を用意する。ここで用いる接着用樹脂１２は封止用の樹脂を用いてもよい。
【００７５】
次に図１０（ｂ）に示すように、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａとを位置合わせし、電極パッドとリード部２の先端部２ａとを突起電極３を介して電気的に接続する。ここで半導体素子１のテープ部材との間には接着用樹脂１２が充填される。またこの接続は、テープ部材側からボンディングツール９の温度が約４００〜５００［℃］のもとで、リード２と突起電極３が熱圧着され、Ａｕ−Ｓｎの共晶結合により接合されるものである。なお接合は、金属の溶融があればよい。またリード部２と半導体素子１の突起電極３との接続は、一括して行われるものである。
【００７６】
図１０（ｃ）は、図１０（ｂ）の状態から反転させ、半導体素子１の電極パッドとテープ部材のリード部２の先端部２ａが突起電極３を介して接続された状態の構造を示す。
【００７７】
次に図１０（ｄ）に示すように、テープ部材を接続した半導体素子１を包囲するように折り曲げ加工し、半導体素子１の底面側にテープ部材のリード部２の末端部２ｂを配置し、半導体素子１の外面とテープ部材とを接着用樹脂１２で接着する。
【００７８】
図１０（ｅ）には、テープ部材を折り曲げて、半導体素子１の外面とテープ部材とを接着用樹脂１２で接着し、半導体素子１の底面側にリード部２の末端部２ｂを配置した状態を示している。
【００７９】
次に図１１（ａ）に示すように、半導体素子１の裏面側から紫外線を照射、または加熱することにより、テープ部材のテープ基材７上の接着剤層８の接着力を低下させる。
【００８０】
そして図１１（ｂ）に示すように、テープ部材を引き剥がすことにより、テープ基材７上に形成されていた絶縁層４、リード部２は、半導体素子１側に転写される。すなわちここでは、テープ部材のテープ基材７を接着力の低下した接着剤層８とともに剥離することにより、テープ部材に形成されていた金属箔よりなるリード部２、絶縁層４を半導体素子１側に転写形成するものである。テープ部材を剥離することにより、表面に複数の電極パッドを有したＬＳＩチップ等の半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが金（Ａｕ）バンプ等の突起電極３を介して接続した銅箔等の金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられ、実質的に半導体素子１の外囲を封止したソルダーレジストよりなる絶縁層４とよりなり、リード部２は半導体素子１の表面から側面を経由してその裏面にまで配置され、半導体素子１の裏面でその末端部２ｂが突出部２ｃを有して絶縁層４より露出して外部端子６を構成しているチップサイズと同等の半導体装置を得るものである。
【００８１】
次に本発明の第４の実施形態について説明する。
【００８２】
図１２，図１３は本実施形態の半導体装置の製造方法を示す断面図であり、ここでは代表的に図１に示したような構造の半導体装置をウェハーレベルで製造する例を説明する。
【００８３】
まず図１２（ａ）に示すように、その面内に複数の半導体素子が形成された半導体ウェハー１３を用意し、各半導体素子の電極パッド上に突起電極を形成する。
【００８４】
次に図１２（ｂ）に示すように、半導体ウェハー１３上に封止樹脂５を均一に形成する。
【００８５】
次に図１２（ｃ）に示すように、半導体ウェハー１３全面に対して、詳細構成は省略するが、図２に示した構成の通り、ポリイミドテープからなるテープ基材と、テープ基材の一表面上に第１の面積を有して設けられた四角形状の接着剤層と、接着剤層上に第２の面積を有して設けられたソルダーレジストよりなる絶縁層と、接続すべき半導体素子の電極パッドと対応した配置を有して接着剤層上に設けられた銅箔等の金属箔よりなる複数のリード部とよりなるテープ部材であって、リード部の先端部は絶縁層上に配置され、リード部の末端部は接着剤層上に配置され、絶縁層と接着剤層との境界部分においてリード部の末端部は屈曲部を有しているテープ部材１４を封止樹脂５により貼付する。図中、接着剤層は省略している。
【００８６】
そして図１２（ｄ）に示すように、テープ部材１４を貼付した後は封止樹脂５を熱硬化させる。
【００８７】
次に図１２（ｅ）に示すように、テープ部材１４が貼付された半導体ウェハー１３に対して、回転ブレード１５により個々の半導体素子単位に分割する。このダイシング処理は、半導体ウェハーの底面を別のダイシングシートに貼り付けて行う。
【００８８】
図１３（ａ）には、半導体ウェハーを個々の半導体素子単位の個片１６に分割した状態を示し、図１３（ｂ）は個片の拡大した断面を示し、半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが突起電極３を介して接続した金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面を封止したエポキシ系の封止樹脂５とよりなり、テープ部材１４がまだ貼付されている状態である。
【００８９】
次に図１３（ｃ），図１３（ｄ）に示すように、個片１６に対して加熱処理することにより、テープ部材１４を引き剥がして除去し、テープ部材１４からリード部、絶縁層を半導体素子側に転写形成する。
【００９０】
図１３（ｅ）には、半導体ウェハー状態から半導体装置を製造した状態を示し、半導体素子１と、その半導体素子１の複数の電極パッドと先端部２ａが突起電極３を介して接続した金属箔よりなる複数のリード部２と、リード部２の末端部２ｂを除くリード部表面を覆うように設けられたソルダーレジストよりなる絶縁層４と、少なくともリード部２の末端部２ｂを露出させて半導体素子１の表面を封止したエポキシ系の封止樹脂５とよりなる半導体装置を効率よく製造できるものである。
【００９１】
次に本発明の別の実施形態について説明する。
【００９２】
本実施形態では半導体装置の効果的な三次元実装方法について、テープを用いた形態を説明する。
【００９３】
図１４、図１５は本実施形態の半導体装置の実装方法を示す図である。
【００９４】
まず図１４（ａ）に示すように、テープ基材上に配線１７を有して回路構成されたテープ部材１８を用意する。また前記実施形態の図１に示したような底面に外部電極を備えた半導体装置を複数個用意する。
【００９５】
そして図１５（ｂ）に示すように、半導体装置１９の外部端子２０とテープ部材１８の配線１７（図示せず）とをそれぞれ接続して、テープ部材１８の同一面上に複数個の半導体装置１９を搭載する。また半導体装置１９とテープ部材１８との間隙に封止樹脂２１を注入し、両者間を充填被覆して固定する。
【００９６】
図１５（ｃ）は半導体装置をテープ部材上に接続した状態を示す拡大図であり、テープ部材１８上に半導体装置１９が固定され、その半導体装置１９は、複数の電極パッドを有したＬＳＩチップ等の半導体素子２２と、半導体素子２２の複数の電極とその先端部２３ａが接続した銅箔等の金属箔よりなる複数のリード部２３と、前記リード部２３の末端部２３ｂを除くリード部表面に設けられた絶縁層２４と、半導体素子２２の主面と側面の一部とを封止した封止樹脂２１とより構成されている。
【００９７】
そして図１５（ｄ）に示すように、テープ部材１８を折り畳み、複数の半導体装置１９の各半導体装置の底面どうしをテープ部材１８を介した状態で向かい合わせ、折り重なったテープ部材１８の間に緩衝用樹脂２５を設けて固定するとともに、折り重なった半導体装置１９の上面どうしを緩衝用樹脂２５を設けて固定し、三次元的に複数の半導体装置を実装する。
【００９８】
半導体装置どうし、またはテープ部材１８間を固定する緩衝用樹脂２５は、エラストマー弾性絶縁樹脂を用いる。そして緩衝用樹脂２５は、ポッティングにより形成され、厚みは２００〜４００［μｍ］の範囲で設ける。
【００９９】
以上のような実装方法により、テープ部材のフレキシブルな特性を有効に作用させ、複数の半導体装置をコンパクトに実装することができ、基板実装面積を低減することができる。
【０１００】
以上、各実施形態で説明した通り、テープ部材に接着剤層、絶縁層、金属箔よりなるリード部を形成し、そのテープ部材を用いて、半導体素子上にリード部等を転写形成することにより、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を実現でき、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができる。
【０１０１】
また各実施形態で説明した構造の半導体装置を回路構成されたテープ部材上に複数個搭載固定し、テープを折り畳むことにより、コンパクトな三次元実装構造を実現することができる。
【０１０２】
【発明の効果】
以上、本発明の半導体装置は、外形自体が搭載している半導体素子（チップ）の大きさに近いコンパクトな構成を有し、基板実装時の占有面積を低減することができ、高密度実装が可能な半導体装置を得ることができるものである。
【０１０３】
また本発明の半導体装置の製造方法においては、テープ部材に接着剤層、絶縁層、金属箔よりなるリード部を形成し、そのテープ部材を用いて、半導体素子上にリード部等を転写形成することにより、チップの大きさに近いコンパクトな半導体装置を実現できるものである。
【０１０４】
さらに、配線を有した回路構成、リード（電極パッド）が形成されたテープ基材は、従来のＴＣＰ製造工程を利用することができ、厚みを薄くする等の工夫があり、使用材料を削減しているため、半導体装置を製造する際、コスト低減を実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法を示す平面図
【図３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図５】本発明の一実施形態の半導体装置を示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法を示す平面図
【図７】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図９】本発明の一実施形態の半導体装置を示す断面図
【図１０】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１１】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１２】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１３】本発明の一実施形態の半導体装置の製造方法を示す断面図
【図１４】本発明の一実施形態の半導体装置の実装方法を示す図
【図１５】本発明の一実施形態の半導体装置の実装方法を示す図
【図１６】従来の半導体装置を示す断面図
【図１７】従来の半導体装置を示す断面図
【符号の説明】
１ 半導体素子
２ リード部
２ａ 先端部
２ｂ 末端部
２ｃ 突出部
３ 突起電極
４ 絶縁層
５ 封止樹脂
６ 外部端子
７ テープ基材
８ 接着剤層
９ ボンディングツール
１０ 樹脂塗布ノズル
１１ スルーホール
１２ 接着用樹脂
１３ 半導体ウェハー
１４ テープ部材
１５ 回転ブレード
１６ 個片
１７ 配線
１８ テープ部材
１９ 半導体装置
２０ 外部端子
２１ 封止樹脂
２２ 半導体素子
２３ リード部
２３ａ 先端部
２３ｂ 末端部
２４ 絶縁層
２５ 緩衝用樹脂
１０１ 配線基板
１０２ ＬＳＩチップ
１０３ ワイヤー
１０４ 配線
１０５ 樹脂
１０６ スルーホール
１０７ 半田ボール
１０８ ソルダーレジスト
２０１ ポリイミドテープ
２０２ 銅箔パターン
２０２ａ インナーリード
２０３ ＬＳＩチップ
２０４ 突起電極
２０５ 樹脂
２０６ スティフナー
２０７ 接着剤
２０８ 半田ボール
２０９ ソルダーレジスト
Claims (14)
- その一主面に複数の電極パッドを有した半導体素子と、前記半導体素子の複数の電極とその先端部が接続した金属箔よりなる複数のリード部と、前記リード部の末端部を除くリード部表面に設けられた絶縁層と、少なくとも前記リード部の末端部を露出させて前記半導体素子の前記主面と側面の一部とを封止した封止樹脂とよりなる半導体装置であって、前記封止樹脂より露出した末端部の先端が外部端子を構成していることを特徴とする半導体装置。
- リード部の末端部は段差を有して半導体素子の主面上方に折り曲げられ、末端部の先端が封止樹脂より露出して外部端子を構成していることを特徴とする請求項１に記載の半導体装置。
- 封止樹脂より露出したリード部の末端部の先端が一平面を有して外部端子を構成していることを特徴とする請求項１に記載の半導体装置。
- 封止樹脂より露出したリード部の末端部の先端が突出部を有して外部端子を構成していることを特徴とする請求項１に記載の半導体装置。
- その一主面に複数の電極パッドを有した半導体素子と、前記半導体素子の複数の電極とその先端部が接続した金属箔よりなる複数のリード部と、前記リード部の末端部を除くリード部表面に設けられた絶縁層とよりなる半導体装置であって、前記リード部および前記絶縁層は前記半導体素子の主面から側面を経由してその裏面に配置され、前記半導体素子の裏面で前記リード部の末端部の先端が突出部を有しており、前記突出部が前記絶縁層と同じ面で前記絶縁層より露出して外部端子を構成していることを特徴とする半導体装置。
- 半導体素子とリード部との間には両者を固定する接着用の樹脂が介在していることを特徴とする請求項５に記載の半導体装置。
- 可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、少なくとも前記テープ部材と前記半導体素子の間隙に封止樹脂を注入して樹脂封止する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなることを特徴とする半導体装置の製造方法。
- 可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、前記接着剤層およびテープ基材を貫通して設けられたスルーホールと、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置されるとともに、前記スルーホールにその先端が嵌合されて前記テープ基材面に前記先端が露出し、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、少なくとも前記テープ部材と前記半導体素子の間隙に封止樹脂を注入して樹脂封止する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなることを特徴とする半導体装置の製造方法。
- 可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は突出部を有しているテープ部材を用意する工程と、電極パッドを有した半導体素子を用意する工程と、前記テープ部材の少なくともリード部上に接着用の樹脂を形成する工程と、前記半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程と、前記テープ部材を接続した半導体素子を包囲するように折り曲げ加工して前記半導体素子の底面側に前記テープ部材のリード部の末端部を配置し、前記半導体素子の外面と前記テープ部材とを前記接着用の樹脂で接着する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなることを特徴とする半導体装置の製造方法。
- 電極パッドを有した半導体素子を用意する工程は、前記電極パッドに突起電極を有した半導体素子を用意する工程であることを特徴とする請求項７〜請求項９のいずれかに記載の半導体装置の製造方法。
- 半導体素子の電極パッドとテープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続する工程は、前記テープ部材側から加熱加圧して前記電極パッドと前記リード部の先端部とを圧着する工程であることを特徴とする請求項７〜請求項９のいずれかに記載の半導体装置の製造方法。
- テープ部材を接着剤層とともに剥離する工程は、前記テープ部材に対して加熱処理し、前記接着剤層の接着力を低下させることにより剥離する工程であることを特徴とする請求項７〜請求項９のいずれかに記載の半導体装置の製造方法。
- テープ部材を接着剤層とともに剥離する工程は、前記テープ部材に対して紫外線照射処理し、前記接着剤層の接着力を低下させることにより剥離する工程であることを特徴とする請求項７〜請求項９のいずれかに記載の半導体装置の製造方法。
- その面内に複数の半導体素子が形成された半導体ウェハーを用意し、各半導体素子の電極パッド上に突起電極を形成する工程と、前記半導体ウェハー上に樹脂層を形成する工程と、可撓性を有したテープ基材と、前記テープ基材の一表面上に第１の面積を有して設けられた接着剤層と、前記接着剤層上に第２の面積を有して設けられた絶縁層と、接続すべき半導体素子の電極と対応した配置を有して前記接着剤層上に設けられた金属箔よりなる複数のリード部とよりなり、前記リード部の先端部は前記絶縁層上に配置され、前記リード部の末端部は前記接着剤層上に配置され、絶縁層と接着剤層との境界部分において前記リード部の末端部は屈曲部を有しているテープ部材を用意する工程と、前記半導体ウェハーの各半導体素子の電極パッドと前記テープ部材のリード部の先端部とを位置合わせし、前記電極パッドと前記リード部の先端部とを突起電極を介して接続し、前記半導体ウェハーに前記テープ部材を接続する工程と、前記テープ部材が接続した半導体ウェハーに対して、個々の半導体素子ごとに分割する工程と、前記テープ部材を前記接着剤層とともに剥離する工程とよりなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110302A JP3997685B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110302A JP3997685B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298110A JP2001298110A (ja) | 2001-10-26 |
| JP3997685B2 true JP3997685B2 (ja) | 2007-10-24 |
Family
ID=18622839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000110302A Expired - Fee Related JP3997685B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体装置およびその製造方法ならびに半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3997685B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3679786B2 (ja) | 2002-06-25 | 2005-08-03 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-04-12 JP JP2000110302A patent/JP3997685B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001298110A (ja) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499306B1 (ko) | 반도체장치및그제조방법 | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| JP2001127186A (ja) | ボールグリッドアレイパッケージ及びその製造方法と半導体装置 | |
| JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20020050148A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3997685B2 (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP4822019B2 (ja) | 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| JP4735855B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JP4735856B2 (ja) | 配線基板、半導体装置及びこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |