KR100499306B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100499306B1
KR100499306B1 KR10-1998-0707492A KR19980707492A KR100499306B1 KR 100499306 B1 KR100499306 B1 KR 100499306B1 KR 19980707492 A KR19980707492 A KR 19980707492A KR 100499306 B1 KR100499306 B1 KR 100499306B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
resin
electrode
substrate
semiconductor element
Prior art date
Application number
KR10-1998-0707492A
Other languages
English (en)
Other versions
KR20000064743A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20000064743A publication Critical patent/KR20000064743A/ko
Application granted granted Critical
Publication of KR100499306B1 publication Critical patent/KR100499306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

표면에 솔더 레지스트를 도포할 필요가 없는 반도체 장치이다. 폴리이미드 필름(10)의 한쪽 면에 리드(54)가 형성되고, 폴리이미드 필름(10)의 다른쪽 면에서 돌출하도록 비어 홀(30)을 통해 리드(54)상에 외부 접속용 단자(11)가 형성되고, 한쪽 측면에 IC 칩(15)이 접착되어 있으므로, 리드(54)가 IC 칩(15)으로 덮혀서, 솔더 레지스트의 도포를 생략할 수가 있다.

Description

반도체 장치 및 그 제조 방법
본 발명은 필름 캐리어 테이프, 반도체 어셈블리, 반도체 장치 및 이들의 제조 방법, 실장 기판 및 전자 기기에 관한 것으로, 특히, 칩 사이즈 패키지(Chip Size Package)의 제조 기술 및 CSP의 실장 기술에 관한 것이다.
칩·사이즈/스케일·패키지(Chip Size/Scale Package; 이하, CSP라고 한다)에 관해서는 정식 정의는 없지만, 일반적으로 패키지 사이즈가 칩과 동일하거나 약간 큰 IC 패키지로 해석되고 있다. 고밀도 실장을 이루기 위해서는 CSP 기술 개발이 중요하다.
CSP는 패키지 주변부에만 아우터 리드를 갖는 QFP(Quad Flat Package)와는 달리 평면적으로 외부 접속 단자가 병렬로 면실장할 수 있도록 되어 있다. 구체적으로는 종래의 CSP는 배선이 형성된 폴리이미드 기판과, 이 배선상에 설치되는 외부 접속 단자와, 폴리이미드 기판의 외부 접속 단자와는 반대측면에 장치되는 반도체 칩을 갖고, 배선이 반도체 칩의 전극에 접속되어 있었다. 또한, 배선 표면에 솔더 레지스트가 도포되어 배선의 산화가 방지되어 있었다.
여기서, 배선과 함께 외부 접속 단자에도 솔더 레지스트를 부착하면 실장할 때에 전기적인 접속 불량이 발생한다. 그래서, 외부 접속 단자에 부착한 솔더 레지스트를 제거하든지 혹은 외부 접속 단자를 피해 솔더 레지스트를 도포해야만 하여 공정이 번잡하였다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 CSP 기술이 적용되는 필름 캐리어 테이프, 반도체 어셈블리, 반도체 장치 및 이들의 제조 방법 및 실장 기판 및 전자 기기이고, 표면에 솔더 레지스트를 도포할 필요가 없는 기술을 제공하는 데에 있다.
도 1은 본 발명의 필름 캐리어 테이프의 제조 방법(반도체 장치의 제조 방법)의 특징을 설명하기 위한 도면.
도 2a 내지 도 2c는 본 발명의 필름 캐리어 테이프의 제조 방법(반도체 장치의 제조 방법)의, 또 다른 특징을 설명하기 위한 도면.
도 3은 본 발명의 반도체 장치의 제조 방법의 제 1 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 4는 본 발명의 반도체 장치의 제조 방법의 제 2 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 5는 본 발명의 반도체 장치의 제조 방법의 제 3 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 6은 본 발명의 반도체 장치의 제조 방법의 제 4 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 7은 본 발명의 반도체 장치의 제조 방법의 제 5 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 8은 본 발명의 반도체 장치의 제조 방법의 제 6 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 9는 본 발명의 반도체 장치의 제조 방법의 제 7 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 10은 본 발명의 반도체 장치의 제조 방법의 제 8 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 11은 본 발명의 반도체 장치의 제조 방법의 제 9 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 12은 본 발명의 반도체 장치의 제조 방법의 제 9 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 13은 본 발명의 반도체 장치의 제조 방법의 제 10 공정을 도시하는 필름 캐리어 테이프 및 반도체 칩의 단면도.
도 14는 본 발명의 반도체 장치의 제조 방법의 제 11 공정을 도시하는 필름 캐리어 테이프 및 반도체 칩의 단면도.
도 15은 도 4의 공정에서의 필름 캐리어 테이프의 평면도.
도 16은 도 8의 공정에서의 필름 캐리어 테이프의 평면도.
도 17은 도 12의 공정에서의 필름 캐리어 테이프의 평면도.
도 18은 도 13의 공정에서의 필름 캐리어 테이프의 평면도(투시도).
도 19은 개별화된 본 발명의 반도체 장치의 평면도(투시도).
도 20은 본 발명의 반도체 장치의 변형예를 도시하는 장치의 단면도.
도 21은 본 발명의 필름 캐리어 테이프의 제조 방법(반도체 장치의 제조 방법)의 변형예를 도시하는 도면.
도 22은 본 발명의 실장 기판의 단면도.
도 23은 본 발명의 전자 기기의 평면도.
도 24은 본 발명의 반도체 장치의 제조 방법의 제 30 공정을 도시하는 필름 캐리어 테이프의 단면도.
도 25는 본 발명의 반도체 장치의 제조 방법의 제 31 공정을 도시하는 필름 캐리어 테이프 및 반도체 칩의 단면도.
도 26은 본 발명의 반도체 장치의 제조 방법의 제 32 공정을 도시하는 필름 캐리어 테이프 및 반도체 칩의 단면도.
도 27은 제 7의 실시 형태에 관한 반도체 장치를 도시하는 도면.
도 28a 내지 도28C은 제 8의 실시 형태에 관한 반도체 장치의 제조 공정을 도시하는 도면.
도 29은 제 8의 실시 형태에 관한 반도체 장치의 제조 공정의 변형예를 도시하는 도면.
도 30은 제 9의 실시 형태에 관한 반도체 장치의 제조 공정을 도시하는 도면.
도31a 및 도 31b는 제 9의 실시 형태에 관한 반도체 장치의 제조 공정을 도시하는 도면.
도 32는 제 9 실시 형태의 변형예를 도시하는 도면.
도 33은 제 9 실시 형태의 변형예를 도시하는 도면.
도 34는 제 9 실시 형태의 변형예를 도시하는 도면.
도 35은 제 10 실시 형태에 관한 반도체 장치에 사용되는 필름 캐리어 테이프를 도시하는 도면.
도 36은 도 35에 도시하는 필름 캐리어 테이프의 일부 확대도.
도 37은 도 35 및 도 36에 도시하는 필름 캐리어 테이프를 사용하여 제조된 반도체 장치를 도시하는 도면.
도 38은 도 36에 도시하는 평면적 굴곡부의 변형예를 도시하는 도면.
도 39는 본 발명을 적용한 반도체 장치를 실장한 회로 기판을 도시하는 도면.
도 40은 본 발명을 적용한 반도체 장치를 실장한 회로 기판을 구비하는 전자 기기를 도시하는 도면.
(발명의 개시)
본 발명에 관한 필름 캐리어 테이프는 가요성 및 절연성을 갖는 기재(基材)와 상기 기재의 어느 한 면에 형성되는 배선 패턴을 갖고,
상기 배선 패턴은 반도체 소자에 접속되는 복수의 리드와, 각 리드에 일체 형성되어 외부 접속 단자가 설치되는 패드를 포함하고,
상기 각 리드는 상기 기재측 면에서의 전면을 상기 기재에 밀착하고,
상기 기재에 있어서의 상기 각 패드에 대응하는 위치에는 상기 외부 접속 단자 형성용 개구부가 형성된다.
본 발명에 의하면, 개구부가 미리 준비 되어 있기 때문에, 상기 개구부를 통해 배선 패턴 형성면과는 반대측에 상기 배선 패턴에 접속되는 외부 접속 단자를 설치할 수 있다. 따라서, 외부 접속 단자를 피하면서 배선 패턴에 솔더 레지스트를 도포할 필요가 없을 뿐만 아니라 배선 패턴 형성면에 반도체 소자를 설치하면 배선 패턴이 노출되지 않기 때문에 솔더 레지스트의 도포를 생략할 수도 있다.
이렇게 하여, 기재의 배선 패턴 형성면측에 반도체 소자를 설치하고 그 반대 면측에서 실장 기판과의 접속 구조를 취하여 최소형의 반도체 장치를 얻을 수 있다.
또한, 개구부가 패드에 대응하여 형성되어 있으므로, 패드는 기재로부터 독립한 상태로 되어 있다. 따라서, 패드와 기재 사이에 응력이 발생하기 어려운 구조로 되어 있다.
또한, 본 발명에서는 가장 중요한 리드에 있어서의 반도체 소자와의 접속부는 기재와 밀착하고 있다. 따라서, 필름 캐리어 테이프 제조시부터, 그 후 공정 (반도체 어셈블리 제조, 반도체 장치 제조)에 이르기까지, 즉, 패턴 형성시 이후, 혹은 리드에 외적 부하가 걸리더라도 기재에 의해 지지되어 리드의 굴곡이 방지된다. 따라서, 리드와 반도체 소자의 본딩 패드와의 위치맞춤이 정확히 행하여지는 효과를 얻을 수 있다. 특히, CSP와 같은 미세 가공 기술이 필요한 형태에서는 리드의 자유로운 영역이 많을수록 굴곡이 발생하기 쉽지만, 본 발명과 같이 리드의 접속부를 기재에 밀착시키면 취급이 용이하다.
또한, 본 발명에서는 리드를 포함하는 배선 패턴이 기재 면에 형성되어 있고, 리드의 일부가 반도체 소자와의 접속부로 되어 있다. 따라서, 리드에 있어서의 접속부 이외의 영역도 기재 면에 형성되어 있으므로, 접속부만을 별도 부재의 접합으로 구성한 경우와 비교하여 열응력 등을 일정하게 가할 수 있어 접속부의 신뢰성 향상을 도모할 수 있다.
또한, 본 발명에서는 기재 면에 형성된 배선 패턴의 일부에 반도체 소자를 접속하기 때문에, 별도 부재로 반도체 소자와 배선 패턴을 접속하여 수지를 충전하는 경우와 비교하여 수분의 침입을 막을 수 있다. 특히, CSP에서는 패키지가 전극에 가깝기 때문에 본 발명은 효과적이다.
본 발명에서는 상기 기재상의 상기 배선 패턴상에 상기 배선 패턴과 동일 재료로 형성된 상기 반도체 소자와의 접속에 사용되는 돌기를 갖을 수 있다.
이것에 의하면 기재상의 배선 패턴상에 형성된 돌기를 통해 반도체 소자에 형성되어 있는 전극과 배선 패턴과의 전기적 접속을 얻을 수 있고, 가능한 한 종래의 TAB(Tape Automated Bonding)의 제조 라인이나 기존의 기술을 이용하여 설비의 부담이나 특수 기술의 개발 부담을 경감할 수가 있다.
또한, 돌기와 배선 패턴을 동일 재료로 형성하고 있기 때문에, 열팽창 계수가 같아지고 그들에 열 스트레스를 가한 경우, 그들 사이에 열응력은 발생하지 않으므로, 필름 캐리어 테이프 및 그것을 이용하여 형성되는 반도체 어셈블리, 반도체 장치의 열적 신뢰성을 향상시킬 수 있다. 또한, 산화 환원 전위도 같아지기 때문에, 습도 스트레스를 가해도 국부 전지가 되지 않으므로 그들의 습도적인 신뢰성도 향상시킬 수 있는 효과가 얻어진다.
본 발명에 관한 필름 캐리어 테이프는 기재와, 이 기재의 한쪽 면에 형성되는 배선 패턴과, 상기 기재의 상기 한쪽 면에 있어서 상기 배선 패턴에서의 반도체 소자와의 접속부를 피하여 적어도 외부 접속 단자가 형성되는 위치에 대응하는 영역에 설치되는 응력 완화부를 포함한다.
이 필름 캐리어 테이프를 사용하여 상술한 반도체 장치를 제조할 수 있다.
이 필름 캐리어 테이프에 있어서 적어도 상기 접속부에는 도전성 수지가 설치될 수 있다. 이 도전성 수지에 의해서 반도체 소자와의 전기적인 접속을 얻을 수 있다.
특히, 상기 접속부는 볼록형을 이루는 필름 캐리어 테이프인 것이 바람직하다.
본 발명에 관한 반도체 어셈블리는 가요성 및 절연성을 갖는 기재와, 이 기재의 어느 한 면에 있어서 밀착 형성된 배선 패턴과, 상기 기재의 상기 배선 패턴 형성면측에 설치되는 복수의 반도체 소자와, 상기 배선 패턴의 일부를 이루어 상기 각 반도체 소자에 전기적으로 접속됨과 동시에 상기 기재가 밀착하고 있는 접속부와, 상기 배선 패턴의 일부를 이루는 외부 접속 단자 형성용 복수의 패드와, 상기 각 패드에 대응하여 상기 기재에 형성되는 개구부를 갖는다.
이 구조에 의하면, 가능한 한 종래의 TAB(Tape Automated Bonding) 제조 라인이나 기존의 기술을 이용하여 설비의 부담이나 특수 기술의 개발 부담을 경감할 수 있는 반도체 어셈블리를 얻을 수 있는 효과가 있다.
또한, 가장 중요한 반도체 소자와의 접속부는 구멍속이 아니라 기재상에 형성할 수 있기 때문에, 반도체 어셈블리 제조시도 혹은 배선 패턴에 외적 부하가 걸리더라도 그 굴곡을 방지할 수 있는 반도체 어셈블리를 얻을 수 있는 효과가 있다. 따라서, 배선 패턴과 반도체 소자와의 위치맞춤이 정확히 행하여지는 반도체 어셈블리를 얻을 수 있다.
본 발명에서는 상기 반도체 소자의 전극 및 상기 배선 패턴의 적어도 어느 한쪽에, 다른쪽에 대향하는 돌기가 형성될 수 있다.
상기 돌기는 상기 배선 패턴상에 형성될 수도 있다.
이 구조에 의하면, 반도체 소자측에 범프(bump)가 필요없으므로, 범용의 A1전극을 갖는 반도체 소자를 사용할 수 있으므로, 어떤 메이커의 어떤 반도체 소자라도 채용할 수 있고, 적용할 수 있는 반도체 소자의 종류가 증가하는 효과를 갖는다.
상기 돌기는 상기 반도체 소자의 상기 전극상에 형성될 수도 있다.
이 구조에 의하면, 전극에 땜납이나 금 범프(돌기)가 형성된 반도체 소자를 선택할 수 있는 경우는 사용되는 필름 캐리어 테이프에 돌기 형성이 불필요하다. 따라서, 종래부터 사용되고 있는 통상의 TAB 필름 캐리어 테이프(핑거 리드만으로 돌기 형성이 없는 필름 캐리어 테이프)를 사용할 수 있으므로, 적용할 수 있는 필름 캐리어 테이프의 종류가 증가하는 효과를 갖는다.
본 발명에서는 상기 반도체 소자와 상기 반도체 소자에 대향하는 상기 기재와의 사이에 절연성 수지를 갖을 수 있다.
이 구조에 의하면, 반도체 소자의 능동 소자 형성면이 절연성 수지로 덮여져 능동 소자 형성면에 수분이 괴지 않으므로 습도계 반도체 장치의 신뢰성이 향상되는 효과를 갖는다.
또한, 반도체 소자와 기재 사이의 절연성 수지에 의해서 기재상에 배선 패턴이 형성되는 경우, 그곳도 절연성 수지로 덮여져, 수분이 괴지 않으므로 습도계 반도체 장치의 신뢰성이 향상되는 효과도 갖는다.
상기 반도체 소자의 전극 및 상기 배선 패턴의 적어도 어느 한쪽에, 다른쪽에 대향하는 돌기가 형성되고, 상기 절연성 수지의 적어도 상기 반도체 소자의 전극과 상기 접속부 사이에는 도전 입자가 존재할 수 있다.
이 구조에 의하면, 도전성이 필요한 반도체 소자의 전극과 배선 패턴 사이에는 도전 입자가 존재하므로 가령 각각의 표면 요철이 있어도 도전성 입자가 그 요철을 흡수하여 도전성을 안정적으로 발현시키므로 전극과 배선 패턴과의 전기적 접속 신뢰성이 향상되는 효과를 갖는다.
상기 절연성 수지는 이방성 도전막 또는 이방성 도전 접착제일 수 있다.
이 구조에 의하면, 도전성을 부여해야만 하는 반도체 소자의 전극과 상기 배선 패턴 사이에는 이방성 도전막 또는 이방성 도전 접착제 중에 분산하고 있는 도전 입자가 전극과 상기 배선 패턴에 의해 압박된다. 그리고, 그 부분에만 도전성을 안정적으로 발현시키고, 그 이외의 부분에서는 이방성 도전막 또는 이방성 도전 접착제는 도전 입자가 압박되지 않는다. 따라서, 이방성 도전막 또는 이방성 도전 접착제가 안정적인 절연 접착제로서 기능하고, 반도체 소자의 능동 소자 형성면이 절연성 수지로 덮어져 있는 것과 같아진다. 또한, 능동 소자 형성면에 수분이 괴지 않으므로 습도계 반도체 장치의 신뢰성이 향상된다.
또한, 반도체 소자와 기재 사이의 절연성 수지와 등가의 이방성 도전막 또는 이방성 도전 접착제에 의해 배선 패턴상에 수분이 괴지 않으므로 반도체 장치의 습도계 신뢰성이 향상되는 효과도 갖는다.
이 구조에 의하면, 상기의 효과를 동시에 간단히 얻을 수 있는 것이 뛰어난 효과이다.
본 발명에 관한 반도체 장치는 가요성 및 절연성을 갖는 기재와, 상기 기재중 어느 한 면에 있어서 밀착 형성된 배선 패턴과, 상기 기재의 상기 배선 패턴 형성면측에 설치되는 반도체 소자와, 상기 배선 패턴의 일부를 이루어 상기 반도체 소자에 전기적으로 접속됨과 동시에 상기 기재가 밀착되어 있는 접속부와, 상기 배선 패턴의 일부를 이루는 복수의 패드와, 상기 각 패드에 대응하여 상기 기재에 형성되는 개구부와, 상기 개구부를 통해 상기 패드에 접속되어 상기 기재의 상기 반도체 소자 설치면과는 반대 면에 돌출하는 외부 접속 단자를 갖는다.
이 구조에 의하면, 상술한 반도체 어셈블리를 사용하여, 배선 패턴에서 기재에 개구부가 형성되고, 이 개구부를 통해 외부 접속 단자가 배선 패턴에 접속된다. 외부 접속 단자는 기재의 반도체 소자 설치면과는 반대 면으로 돌출한다. 이렇게 함으로써 반도체 소자의 능동면의 바로 아래에서 더구나 반도체 소자와 거의 같은 외형의 반도체 장치를 얻을 수 있다.
상기 배선 패턴 및 상기 전극의 적어도 한쪽에, 다른쪽에 대향하는 돌기가 형성될 수 있다.
이 구조에 의하면, 돌기에 의해 배선 패턴과 전극과의 전기적 접속을 도모할 수 있다.
또한, 외부 접속 단자를 땜납으로 형성하면 본 발명 이외의 SMD (표면 실장 부품)와 함께 일괄해서 SMT(표면 실장 기술)에 의해 머더 보드(mother board)로 불리는 주 실장 기판에 장치할 수 있고, 이 반도체 장치를 실장함에 특별한 설치용 기계 투자는 불필요해지는 뛰어난 효과를 갖는다.
본 발명에 관한 반도체 장치는 배선 패턴이 한쪽 면에 형성되고 외부 접속 단자가 다른쪽 면에 형성되는 기재와, 전극을 한쪽 면에 갖는 반도체 소자와를 포함하고,
상기 기재의 상기 한쪽 면과, 상기 반도체 소자의 상기 한쪽 면과는 소정 간격을 두고 대향하며,
상기 배선 패턴과 상기 전극과는 도전성 수지로 도통하고,
상기 전극을 피하는 영역에 있어서 상기 기재와 상기 반도체 소자 사이에 응력 완화부가 설치된다.
본 발명에 의하면, 배선 패턴과 전극이 도전성 수지로 접속되므로, 특수한 지그나 기계 설비가 불필요하다. 또한, 기재와 반도체 소자 사이에는 응력 완화부가 설치되므로, 외부 접속 단자에 가해지는 응력을 완화할 수 있다. 즉, 이 반도체 장치를 예를 들면 회로 기판에 실장하면 온도가 변화하였을 때에 회로 기판의 열팽창 계수와 기재의 열팽창 계수와의 차에 의해 외부 접속 단자를 제거하려는 응력이 생기지만, 그 응력은 응력 완화부에서 완화된다. 이렇게 해서 외부 접속 단자의 내균열성을 향상시킬 수 있다.
상기 응력 완화부는 상기 외부 접속 단자에 대응하는 영역 및 그 부근에만 설치될 수 있다.
응력 완화부는 외부 접속 단자에의 응력을 완화하는 것이기 때문에, 이 외부 접속 단자에 대응하는 영역 및 그 부근에서 형성되는 것만으로도 기능하도록 되어 있다.
본 발명에 관한 반도체 장치는 배선 패턴이 한쪽 면에 형성되고 외부 접속 단자가 다른쪽 면에 형성되는 기재와, 상기 한쪽 면에 대향하여 상기 배선 패턴에 전극이 접속되는 반도체 소자와, 상기 기재와 상기 반도체 소자 사이의 접착층을 포함하며,
상기 기재는 상기 외부 접속 단자의 형성 영역에 구멍을 갖고, 상기 배선 패턴은 상기 구멍에 들어가는 입체적 굴곡부를 갖으며 상기 외부 접속 단자는 상기 입체적 굴곡부 위에 형성된다.
본 발명에 의하면, 입체적 굴곡부가 구멍 안에서 변형할 수 있는 구성으로 되어 있고, 이 구성에 의해서 외부 접속 단자에 가해지는 응력을 흡수할 수가 있다.
본 발명에 관한 반도체 장치는 배선 패턴이 한쪽 면에 형성되고 외부 접속 단자가 다른쪽 면에 형성되는 기재와, 상기 한쪽 면에 대향하여 상기 배선 패턴에 전극이 접속되는 반도체 소자와, 상기 기재와 상기 반도체 소자 사이의 접착층을 포함하고,
상기 배선 패턴은 기재 면을 따라 굴곡하는 평면적 굴곡부를 갖는다.
본 발명에 의하면 평면적 굴곡부에 의해서 외부 접속 단자에 가해지는 응력을 흡수할 수가 있다.
상기 평면적 굴곡부에 대응하는 영역에서의 기재는 구멍을 갖을 수 있다. 이렇게 함으로서 평면적 굴곡부가 구멍의 안쪽에서 변형하기 쉬워져 응력 흡수 능력도 향상한다.
상기 배선 패턴은 볼록부를 갖고 이 볼록부와 상기 전극이 상기 도전성 수지를 통해 도통할 수도 있다.
이와 같이, 볼록부를 전극에 접속함으로써 기재와 반도체 소자 사이에 소정간격을 두고 응력 완화부를 형성할 수가 있다.
또한, 상기 도전성 수지는 이방성 도전막이고, 상기 기재와 상기 반도체 소자사이에 면 형상으로 부착되고,
상기 볼록부와 상기 전극 사이에서 상기 이방성 도전막 중에 함유하는 도전 입자가 압착되어 도통을 도모할 수 있다.
여기서, 이방성 도전막은 수지에 도전성 필러를 분산시켜 시트형으로 한 것이고, 압착하는 것으로 간단히 도통을 도모할 수 있다.
상기 도전성 수지는 상기 볼록부 및 상기 전극에 대응하는 영역 및 그 부근에만 설치될 수도 있다.
이 도전성 수지는 볼록부와 전극과의 도통을 도모하기 위해 사용되기 때문에, 필요 최저한의 부분에서만 사용함으로써 재료비를 억제할 수 있다.
본 발명에 관한 반도체 장치는 배선 패턴이 한쪽 면측에 형성되어 외부 접속 단자가 다른쪽 면측에서 돌출하는 기재와, 이 기재의 상기 한쪽 면에 설치되는 응력 완화부와, 상기 응력 완화부를 상기 기재에서 삽입하는 위치에 설치되는 반도체 소자와, 상기 배선 패턴과 상기 반도체 소자를 전기적으로 접속하는 와이어를 갖는다.
본 발명에 의하면, 외부 접속 단자와는 반대측에 배선 패턴이 설치되므로 배선 패턴이 외부에 노출되지 않는다. 또한, 응력 완화층에 의해서 응력 완화가 도모된다.
상기 기재는 상기 외부 접속 단자의 형성 영역에 구멍을 갖고, 상기 배선 패턴은 상기 구멍에 들어가는 입체적 굴곡부를 갖으며 상기 외부 접속 단자는 상기 입체적 굴곡부 위에 형성될 수 있다.
이것에 의하면, 입체적 굴곡부에 의해서 일층 응력 완화를 도모할 수 있다.
본 발명에 관한 필름 캐리어 테이프의 제조 방법은 가요성 및 절연성을 갖는 기재에 배선 패턴을 구성하는 금속을 설치하는 공정과, 상기 금속으로부터 복수의 리드를 포함하도록 상기 배선 패턴을 형성하는 공정과, 상기 기재에 있어서 각 리드와 서로 겹치는 영역의 적어도 일부에 각각 독립한 개구부를 형성하는 공정을 포함한다.
이 방법에 의하면 미경화 접착제가 붙어 있는 테이프를 취급하여 왔던 어려운 공정없이 접착제 경화를 종료하고, 배선 패턴을 구성하는 금속을 부착하고 있는 테이프를 취급할 수 있다. 따라서, 어느 정도 거친 취급으로 할 수 있고, 공정이 한정되지 않으므로 구멍 뚫기 공정의 공정 자유도가 증가하는 효과를 갖는다.
이렇게 해서 상술한 필름 캐리어 테이프를 제조할 수가 있다.
본 발명에서는 상기 배선 패턴을 형성하는 공정은 상기 리드의 적어도 일부를 제외하고 상기 배선 패턴을 하프 에칭하는 공정을 포함할 수도 있다.
여기서, 기재상의 배선 패턴상의 일부를 제외하고 그 밖의 배선 패턴의 부분을 하프 에칭하면 상기 제외된 부분이 돌기로서 남는다. 이렇게 해서, 일괄하여 용이하게 배선 패턴상에 돌기를 형성할 수 있는 효과도 얻을 수 있다.
본 발명에서 상기 하프 에칭 공정 후에 상기 돌기에 금 도금하는 공정을 포함할 수도 있다.
이 방법에 의하면, 반도체 소자상에 형성되어 있는 본딩 패드(Al 전극)와의 접합시에 접합 재료를 준비하지 않더라도 돌기에 형성되는 금 도금을 접합 재료로서의 금-알루미늄 합금의 금 공급 부재로서 활용할 수 있다. 따라서, 후공정인 접합 공정이 매우 간소화되는 효과를 갖는다.
본 발명에 관한 반도체 어셈블리의 제조 방법은 기재와 이 기재의 어느 한면에 형성되는 배선 패턴을 갖는 필름 캐리어 테이프이고, 상기 배선 패턴은 반도체 소자에 접속되는 복수의 리드와, 각 리드에 일체 형성되어 외부 접속 단자가 설치되는 패드를 포함하고, 각 리드는 상기 반도체 소자와의 접속부가 상기 기재에 밀착되어 지지되고,
상기 기재는 각 패드에 대응하는 위치에 상기 외부 접속 단자 형성용 개구부가 형성되는 필름 캐리어 테이프를 준비하는 공정과,
상기 기재의 상기 배선 패턴 형성면측에서 반도체 소자의 전극을 상기 배선 패턴의 실장 영역에 위치맞춤하는 공정과,
상기 배선 패턴과 상기 전극을 전기적으로 접속하는 공정을 포함한다.
이 방법에 의하면 가능한 한 종래의 TAB(Tape Automated Bonding)의 제조 라인이나 기존의 기술을 이용하여 설비의 부담이나 특수 기술의 개발 부하를 경감할 수 있는 반도체 어셈블리 취득 방법을 얻을 수 있는 효과가 있다.
또한, 가장 중요한 리드에 있어서 반도체 소자와의 접속부는 구멍속이 아니라 기재상에 형성할 수 있기 때문에, 반도체 어셈블리 제조시도 혹은 리드에 외적 부하가 걸려도 리드의 굴곡을 방지할 수 있는 반도체 어셈블리 취득 효과를 얻을 수 있다. 따라서, 리드와 반도체 소자의 본딩 패드와의 위치맞춤이 정확히 행하여지는 반도체 어셈블리 취득 방법을 얻을 수 있는 효과가 있다.
상기 배선 패턴 및 상기 전극의 적어도 한쪽에 다른쪽에 대향하는 돌기를 설치하고 상기 전기적인 접속 공정은 상기 돌기에 대하여 상기 배선 패턴측 또는 상기 반도체 소자측에서 초음파를 가하여 달성될 수 있다.
예를 들면, 배선 패턴과 전극과의 접합에 초음파를 사용하면 반도체 소자나 기재에 대한 열·압력 손상을 극력 낮출 수 있다. 이렇게 해서, 신뢰성이 높은 반도체 어셈블리를 제조할 수가 있다.
상기 전기적인 접속 공정 전에 상기 배선 패턴과 상기 배선 패턴에 대향하는 상기 반도체 소자 사이에 절연성 수지를 설치하고,
상기 전기적인 접속 공정 후에 상기 절연성 수지를 경화시킬 수 있다.
이 방법에 의하면 미리 필름 캐리어 테이프 또는 반도체 소자의 대향면에 도포·인쇄 등의 방법으로 절연성 수지를 설치할 수 있기 때문에, 최적의 절연성 수지·도포 방법을 선택할 수가 있다. 그리고, 목적에 따른 효과 (예를 들면, 신뢰성을 중시할 것인가 비용을 중시할 것인가)를 미리 선택할 수 있는 효과가 있다.
상기 전기적인 접속 공정 후에 상기 배선 패턴과 상기 배선 패턴에 대향하는 상기 반도체 소자 사이에 절연성 수지를 주입하여 경화시킬 수 있다.
이 방법에 의하면 종래의 정통적인 플립칩 실장과 같은 공정을 취할 수 있다. 따라서, 이미 플립칩 실장의 공정 설비를 갖고 있는 자에게는 신규 설비 투자는 불필요하다.
상기 전기적인 접속 공정은 상기 배선 패턴과 상기 전극 사이에 상기 배선 패턴측 또는 상기 반도체 소자측에서 열 및 압력을 가하여 달성될 수 있다.
상기 방법에 의하면, 전기적인 접속 공정은 종래의 TAB 실장 공정과 거의 동일한 프로세스가 된다. 따라서, 이미 TAB 실장의 공정 설비를 갖고 있는 자에게는 신규 설비 투자는 불필요해지는 효과가 있다.
상기 전기적인 접속 공정 전에 상기 배선 패턴과 상기 배선 패턴에 대향하는 상기 반도체 소자 사이에 절연성 수지를 설치하고,
상기 전기적인 접속 공정에 의해서 상기 배선 패턴과 상기 반도체 소자 사이에 존재하는 상기 절연성 수지를 상기 전기적인 접속과 동시에 경화시킬 수 있다.
이 방법에 의하면 전기적인 접속 공정에 의해서 절연성 수지를 동시에 경화시키므로, 독립한 절연성 수지의 경화 공정은 불필요해 진다. 따라서, 공정 감소에 의한 제조성 향상, 반도체 어셈블리 비용의 저감을 도모할 수 있다.
본 발명에 관한 반도체 장치의 제조 방법은 기재와 이 기재의 어느 한 면에 형성되는 배선 패턴을 갖는 필름 캐리어 테이프이고, 상기 배선 패턴은 반도체 소자에 접속되는 복수의 리드와, 각 리드에 일체 형성되어 외부 접속 단자가 설치되는 패드를 포함하며 각 리드는 상기 반도체 소자와의 접속부가 상기 기재에 밀착되어 지지되고,
상기 기재는 각 패드에 대응하는 위치에 상기 외부 접속 단자 형성용 개구부가 형성되는 필름 캐리어 테이프를 준비하는 공정과,
상기 기재의 상기 배선 패턴 형성면측에서 반도체 소자의 전극을 상기 배선 패턴의 실장 영역에 위치맞춤하는 공정과,
상기 배선 패턴과 상기 전극을 전기적으로 접속하는 공정과,
상기 개구부속에 도전 부재를 설치하는 공정과,
상기 필름 캐리어 테이프를 낱개로 펀칭하는 공정을 갖는다.
본 발명에 의하면, 배선 패턴하에서 기재에 설치된 개구부속에 도전 부재를 설치하는 공정을 갖고 있기 때문에, 반도체 소자의 능동면 바로 밑에서 더구나 반도체 소자와 거의 같은 외형의 반도체 장치의 제조 방법이 얻어진다.
상기 도전 부재를 설치하는 공정은 상기 개구부에 플럭스를 도포 후, 땜납 볼을 얹어 가열하는 공정일 수 있다.
이 방법에 의하면, 개구부에 플럭스를 도포 후, 땜납 볼을 얹어 가열하기 때문에, 안정된 직경의 외부 접속 단자를 형성할 수 있다. 이것은 반도체 장치의 외형안정성이 향상됨에 따라, 신뢰성이 높은 반도체 장치의 제조 방법이 된다.
상기 도전 부재를 설치하는 공정은 상기 개구부에 땜납 크림 도포 후 가열하는 공정일 수도 있다.
이 방법에 의하면, 개구부에 땜납 크림을 도포 후에 가열하기 때문에 땜납볼 에 비교하여 염가인 땜납 크림을 채용할 수 있고 염가인 반도체 장치의 제조 방법이 된다.
상기 배선 패턴 및 상기 전극의 적어도 한쪽에 다른쪽에 대향하는 돌기를 설치하고 상기 에너지를 가하는 공정은 상기 돌기에 대하여 상기 배선 패턴측 또는 상기 반도체 소자측으로부터 초음파를 가하여 달성될 수도 있다.
예를 들면, 배선 패턴과 전극과의 접합에 초음파를 사용하면 반도체 소자나 기재에 대한 열·압력의 손실를 극력 낮출 수 있다. 이렇게 하여 신뢰성이 높은 반도체 어셈블리를 제조할 수가 있다.
본 발명에 관한 실장 기판은 상술한 반도체 장치가 실장되어 이루어진다.
이 구조에 의하면, 칩 사이즈 패키지(CSP)의 반도체 장치를 탑재한 고밀도의 실장 기판이 얻어지고, 전자 부품을 탑재한 실장 기판의 소형화를 한층 더 도모할 수 있다.
본 발명에 관한 전자 기기는 상술한 실장 기판이 내장되어 이루어진다.
이 구조에 의하면, 칩 사이즈 패키지(CSP)의 반도체 장치를 탑재한 고밀도의 실장 기판이 내장되어 있기 때문에, 특히 휴대용 전자 기기 등의 초소형, 경량화를 도모할 수 있다.
본 발명에 관한 반도체 장치의 제조 방법은 구멍이 형성된 기재에 상기 구멍 위를 지나도록 배선 패턴을 형성하는 공정과,
상기 기재에 형성된 상기 배선 패턴과, 반도체 소자의 전극을 소정 간격을 두고 대향시키고, 도전성 수지를 통해 상기 배선 패턴과 상기 전극을 접속하는 공정과,
상기 기재와 상기 반도체 소자 사이에서 상기 전극을 피하는 영역에 수지를 주입하여 응력 완화부를 형성하는 공정과,
상기 기재의 상기 배선 패턴과는 반대측면에 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함한다.
본 발명에 의하면, 도전성 수지에 의해 대향하는 배선 패턴과 전극을 접속하고 수지를 주입하여 응력 완화부를 형성한다.
본 발명에 관한 반도체 장치의 제조 방법은 구멍이 형성된 기재에 상기 구멍 위를 지나도록 배선 패턴을 형성하는 공정과,
상기 구멍에 대응하는 영역 및 그 부근에서만 상기 배선 패턴 위에 응력 완화부를 형성하는 수지를 설치하는 공정과,
상기 배선 패턴의 일부에 도전성 수지를 설치하는 공정과,
상기 배선 패턴과 반도체 소자 사이에 상기 응력 완화부를 개재한 상태에서 상기 도전성 수지를 통해 상기 배선 패턴과 상기 반도체 소자의 전극을 접속하는 공정과,
상기 기재의 상기 배선 패턴과는 반대측면에 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함한다.
본 발명에 의하면, 외부 접속 단자가 형성되는 영역 및 그 부근에만 응력 완화부를 형성하므로 재료를 최소한으로 억제할 수 있다.
상기 도전성 수지는 상기 배선 패턴과 상기 전극과의 접속 영역 및 그 부근에만 설치할 수도 있다.
도전성 수지는 배선 패턴과 전극과의 접속에 사용되는 것이므로 필요한 영역에만 설치하여 재료의 낭비를 없앨 수 있다.
본 발명에 관한 반도체의 제조 방법은 구멍이 형성된 기재에 상기 구멍 위를 지나도록 배선 패턴을 형성하는 공정과,
상기 구멍에 들어가도록 상기 배선 패턴을 굴곡 가공하는 공정과,
상기 기재에 형성된 상기 배선 패턴과, 반도체 소자의 전극을 소정 간격을 두고 대향시키고 도전성 수지를 통해 상기 배선 패턴과 상기 전극을 접속하는 공정과,
상기 기재의 상기 배선 패턴과는 반대측면에 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함한다.
본 발명에 의하면, 배선 패턴이 구멍에 들어가도록 굴곡 가공되고, 이 굴곡된 부분에 외부 접속 단자가 형성되므로, 외부 접속 단자에 가해지는 응력은 이 굴곡된 부분에서 흡수할 수가 있다.
본 발명에서는 상기 배선 패턴에 상기 반도체 소자의 전극에 접속하기 위한 볼록부를 형성하는 공정을 포함할 수 있다.
이 볼록부를 사용하여 전극에 접속함으로 기재와 반도체 소자 사이에 응력완화부를 형성하는 공간을 형성할 수가 있다.
상기 도전성 수지는 이방성 도전막이고, 이 이방성 도전막속에 함유되는 도전성 입자가 상기 볼록부와 상기 전극 사이에서 압착되도록 할 수 있다.
여기서, 이방성 도전막은 수지에 도전성 필러를 분산시켜 시트형으로 한 것이고, 압착하는 것으로 간단히 도통을 도모할 수 있다.
상기 기재는 필름 캐리어 테이프를 펀칭하여 형성되고,
상기 이방성 도전막은 테이프 형상을 이루며,
상기 필름 캐리어 테이프의 길이 방향을 따라 상기 이방성 도전막을 부착하고,
상기 반도체 소자는 상기 필름 캐리어 테이프의 길이 방향을 따라 병렬로 접속될 수 있다.
이것에 의하면, 이방성 도전막을 기재의 길이 방향을 따라 붙일 수 있기 때문에 공정의 자동화가 가능하다. 또한, 반도체 장치도 기재의 길이 방향을 따라 병렬로 접속되므로 이방성 도전막의 낭비가 감소한다.
본 발명에 관한 회로 기판은 상기 반도체 장치와 소망의 배선 패턴이 형성된 기판을 갖으며,
상기 반도체 장치의 외부 접속 단자가 상기 배선 패턴에 접속되어 이루어진다.
본 발명에 관한 전자 기기는 상기 회로 기판을 갖는다.
이하, 본 발명의 실시 형태에 관해서 도면을 참조하여 설명한다.
(1) 제 1 실시 형태
본 실시 형태에서는 TAB(Tape Automated Bonding)기술을 활용하여 칩 사이즈 반도체 장치의 제조를 실현한다. 본 실시 형태에 관한 방법에 의하면 가능한 한 종래의 TAB의 제조 라인이나 기존의 기술을 이용하여 설비 부담이나 특수기술의 개발 부담을 경감하고, 한편, 칩 사이즈의 패키지를 높은 신뢰성 하에 제조함과 동시에, 그 수율을 향상시킬 수 있다.
(본 실시 형태의 주요 특징)
구체예에 관하여 설명하기 전에, 본 실시 형태의 주요 특징을 도 1 내지 도 2c을 사용하여 설명한다.
(a) 도 1에 도시하는 바와 같이, 소정의 개구부, 예를 들면 수지 주입용 홀(42) (필수는 아니지만 필요에 따라 형성된다), 관통 구멍(외부 접속 단자 형성용 개구부) 등이 설치된 기재로서의 폴리이미드 필름(10)상에 구리박을 에칭하여 형성되는 패턴이 형성되어 있다 (관통 구멍 등은 도 1에는 도시하지 않음).
이 패턴은 프레임(틀)(59a, 59b, 59c)과 리드(54a, 54x, 54y 등)와, 예를 들면 도전성 돌기(외부 접속 단자)가 일체 형성 또는 별체 형성되는 패드부(55)와 각 리드(및 패드)를 서로 연결하기 위한 복수의 연결부(57a, 57x, 57y 등)와, 프레임(틀)과 리드군을 전기적으로 접속하기 위한 리프팅 리드(TRl 내지 TR3 등)를 구비한다.
또, 패드부에 도전성 돌기(외부 접속 단자)가 필수는 아니고, 필요에 따라 실장되는 측, 예를 들면 머더 보드측에 돌기를 설치할 수 있다.
또한, 가령 패드부에 도전성 돌기(외부 접속 단자)를 설치하기로 한 경우에도 테이프 형성시에 미리 설치하든지 그렇지 않으면 그 후의 공정, 예를 들면 패키지 형성시 및 그 이후에 설치하는가는 자유이다.
리드(54a, 54x, 54y 등)의 선단부는 IC 칩(반도체 소자)에 접속되도록 되어 있고, 핑거라고 불릴 때도 있다. 또, 리드 선단에서 IC 칩과 접속하는 것은 본 발명의 필수 구성이 아니므로 선단 이외의 부위에서 접속할 수도 있다.
본 실시 형태에서는 각 핑거는 폴리이미드 필름(10)상에서 종단하고 있고, 자유단으로 되어 있다. 즉, 각 핑거는 핑거 형성 공정 이전부터 IC 칩과의 접속 공정 이후도 일관하여 폴리이미드 필름상에서 그것에 의해 지지되어 있다.
즉, 리드(핑거)에 있어서의 IC 칩의 전극과 접속되는 부분은 폴리이미드 필름에 밀착되어 지지된 상태로 되어 있다.
따라서, 리드와 IC 칩과의 접속 공정에서도 미리 설계되어 있는 핑거 위치가 유지되고 있기 때문에, 리드와 IC 칩과의 정확한 위치맞춤이 가능하다. 후술하는 바와 같이, 핑거는 반드시 자유단일 필요는 없고, CSP단(27) (이것을 경계로 폴리이미드 필름에서 분리됨)으로부터 외측으로 연장되어 프레임(59b)에 각각 직접 접속되어 있을 수도 있다.
단 본 형태의 경우, 폴리이미드 등의 절연성 필름상에 형성된 다수의 리드(54a 등)에 일괄해서 전기 도금을 실시하기 위해서는 모든 리드가 결국은 전기적으로 프레임(틀)(59a, 59b, 59c)에 접속되어 있을 필요가 있다. 그래서, 본 실시 형태에서는 반도체 칩의 실장 영역내에서 복수의 연결부(57a, 57x, 57y 등)를 배치하고 1개의 IC 칩의 실장면 안쪽에서 다수의 리드(2개 이상)를 연결하고, 그리고 그 연결부(57a, 57x, 57y 등)를 통해 전기적으로 프레임(59a, 59b, 59c)에 접속하는 구성으로 하고 있다. 이것에 의해, 프레임(59a, 59b, 59c)에 예를 들면 전지(29)의 한극을 접속하고 리드(54a 등)를 포함하는 도체 패턴에 일괄하여 전기 도금을 행할 수 있다. 또, 「반도체 칩의 실장 영역」및「1개의 IC 칩의 실장면」은 함께 도 1중의 일점 쇄선으로 둘러싸여 도시되는 CSP 단(27)과 거의 일치한다.
그리고, 불필요하게 된 연결부(57a, 57x, 57y 등)는 절연성 필름과 함께 형 분리하여 제거하고, 각 리드(54a, 54x, 54y 등)를 전기적으로 독립화시킨다. 이 형 분리는 일괄해서 행할 수 있어, 공정의 복잡화를 초래하지 않는다. 또, 절연 필름까지 형 분리 하지 않아도 각 리드를 전기적으로 독립시키기 위할 뿐이라면, 연결부만 제거할 수도 있다. 또한, 연결부(57a, 57x, 57y 등)는 1개의 IC 칩의 실장면 내쪽 영역내에 끌어 넣어 배치되는 것으로, 칩 실장면 경계에 위치하는 리드의 선단부(핑거)와는 떨어져 있다. 따라서, 연결부(57a, 57x, 57y 등)의 절단은 아무런 리드 선단부(핑거)에 영향을 주지 않는다.
후술하는 바와 같이, 무전해 도금을 실시하는 경우는 연결부, 프레임, 연결부는 불필요해진다.
이렇게 하여, 공정을 복잡화시키지 않고 리드 굴곡을 방지하며, 적확한 본딩을 실현하는 필름 캐리어 테이프를 제공할 수 있다. 또한, 전기 도금을 행하는 경우도 일괄하여 행할 수 있다.
또한, 도 2a 내지 도 2c는 IC 칩의 본딩 패드와 대응하는 핑거 일부의 확대도이지만, 여기에 도시하는 바와 같이, IC 칩의 본딩 패드 위치에 대응하도록, 예를 들면, 복수의 리드 선단(핑거)이 동일 선상에 위치해야 하는 경우가 있다. 예를 들면, 도 2a에 도시하는 바와 같이 IC 칩(CP)의 본딩 패드(21c, 21d)와는 동일 선상에 있다.
이러한 경우, 도 2b에 도시하는 바와 같이 리드(54)를 방사 선형상으로 하거나, 도 2c에 도시하는 바와 같이 굴곡된 형상으로 하거나 할 필요가 있다.
종래의 기술에서는 핑거는 폴리이미드 필름(10)이 빠진 구멍(개구부) 부분에 형성되어 있었다. 이들의 형상으로는 방사 선형상의 리드는 직교 좌표계에 합치하지 않아 필름 캐리어 테이프의 제조상 문제가 있었다. 또한, 개구부내에서 리드의 선단이 굴곡되어 있으면 중력에 의해 불필요한 모멘트가 작용되어 리드의 비틀림이 생기기 쉬었다. 본 발명에서는 핑거는 모두 폴리이미드 필름상에 형성되어 있으므로 특수한 설계를 하지 않아도 상술과 같은 형태에 의해 어떠한 본딩 패드 위치에도 대응한 핑거를 형성할 수가 있다.
(반도체 장치의 제조 방법의 구체예)
다음에, 본 실시 형태에 관한 반도체 장치의 제조 방법의 구체예를 도 3 내지 도 14(단면도) 및 도 15 내지 도 19(평면도)를 사용하여 설명한다. 도 15는 도 4에 대응하고, 도 16은 도 7에 대응하며, 도 17은 도 12에 대응하고, 도 18은 도 13에 대응한다.
공정 1
도 3에 도시하는 바와 같이, 폴리이미드 필름(10) 이면에 접착제(12)를 도포 한다.
공정 2
예를 들면, 프레스의 펀칭이나, 레이저 가공, 화학 에칭 등 소망의 수단에 의해, 도 4 또는 도 15에 도시하는 바와 같이, 폴리이미드 필름(10)를 선택적으로 개구하고 비어 홀(30)(30a, 30x 등)을 설치한다. 또한, 필요에 따라서 수지 주입용 홀(42),수지 고정 홀(44a, 44b)을 설치한다.
공정 3
도 5에 도시하는 바와 같이, 폴리이미드 필름(10)의 한쪽 면에 구리박(銅箔)(50)을 붙인다. 이 구리박(50)은 후에 배선 패턴, 돌기 등의 금속 재료로서 사용된다.
여기서는 구리박을 부착하기 전에 공정 2에서 개구부를 설치하였지만, 실제 공정은 이것에 한하지 않으며 구리박을 부착한 뒤에 개구시키는 공정을 도입할 수도 있다.
이 방법에 의하면, 미경화의 접착제가 부착되어 있는 테이프를 취급하는 어려운 공정이 아니고 접착제 경화가 끝난 배선 패턴 금속이 부착되어 있는 테이프를 취급하는 공정이 되기 때문에, 어느 정도 거친 취급으로 할 수 있다. 또한, 공정이 한정되지 않으므로, 구멍 뚫기 공정의 공정 자유도가 증가하는 효과가 있다. 이 경우는 구리박이 붙여지고 나서 구리박에 구멍을 뚫지 않고 폴리이미드에 구멍을 뚫기 때문에, 레이저 가공이나 화학 에칭 등의 폴리이미드 이외에 영향을 주지 않는 수단을 사용한다.
공정 4
도 6에 도시하는 바와 같이, 구리박(50)상에 포토레지스트(62)를 형성한다.
공정 5
도 7에 도시하는 바와 같이, 구리박(50)을 에칭하여 소정의 패턴를 형성하고 그 후, 포토레지스트(62)를 제거한다. 에칭에는 기지(旣知)의 에칭제(예를 들면, 염화제이철, 염화제이구리 등의 수용액)이 사용된다. 이 상태의 평면도가 도 16이다. 도 16에 도시되는 바와 같이, 구리로 이루어지는 패턴은 프레임(59a, 59b, 59c)과, 리드(54a, 54b 등)와, 도전성 돌기를 접속하기 위한 패드부(55a, 55x 등)와, 연결부(57a 내지 57j)를 갖는다. 도 16에서는 먼저 설명한 도 1, 도 2a 내지 도 2c, 도 21과 동일 부분에는 동일의 참조 번호를 붙이고 있다.
공정 6
리드(54a) 등의 선단 부분(IC 칩과 접속되는 부분, 핑거)을 돌출시켜 접속용 범프를 형성하도록(도 10), 우선, 도 8에 도시하는 바와 같이 포토레지스트(70, 72)를 형성한다.
공정 7
도 9에 도시하는 바와 같이, 구리 패턴을 두께 방향에 하프 에칭한다. 에칭은 공정 5와 같고, 시간을 단축하여 행해진다.
공정 8
도 10에 도시하는 바와 같이, 포토레지스트(70, 72)를 제거한다. 도시된 것과 같이, 리드(54a) 등의 선단 부분(IC 칩과 접속되는 부분, 핑거)에 돌기(56a)가 형성되어 있다.
또, 이 때, 핑거 이외의 부분에서도 돌기를 적당히 형성하고 있을 수도 있다 (도시하지 않음). 이 돌기는 구리 패턴과 IC 칩 사이의 수지 충전용 간격을 확보하는 기능을 한다.
통상의 TAB 공정에서는, TAB의 리드와 반도체 칩과의 접속에는 반도체 칩상에 금속 범프(돌기)를 형성하지만, 이 범프 형성은 꽤 번잡하고, 더구나 일반적으로 제조 비용이 높은 경향이 있다.
그래서, 본 실시 형태에서는 반도체 칩상에 범프를 형성하는 대신에, TAB 리드측에 범프(돌기)를 형성하는 것이다. 이 리드 선단을 가공하는 기술은 종래의 핑거가 폴리이미드 필름이 빠진 구멍 부분에 형성되어 있던 기술에서는 본원 출원인이 이미 개발 종료의 실적있는 기술이고, 기존의 TAB 제조 라인을 이용하여 실현가능하다. 본 실시 형태에서는 이 리드 선단을 가공하는 기술을 발전시켜 폴리이미드 필름상의 리드상에도 이 기술을 적용시킨 것이다. 또한, 이 경우, 반도체 칩측에서는 알루미늄(A1) 등으로 형성된 패드를 노출하는 것만으로 금속 범프가 불필요해져 공정이 간략화되며 나아가서는 반도체 장치 전체의 저비용화에 크게 기여하는 기술이다.
공정 9
도 11에 도시하는 바와 같이, 구리 패턴 표면에 레지스트(80)를 형성한 후, 구리 패턴 이면에 상기 도금을 실시하고, Ni/Au로 이루어지는 도금층(90a 내지 90b)을 형성한다. 니켈(Ni)은 차단 금속으로서 기능한다. 구리의 표면 확산이 문제가 되지 않는 조립, 설치 공정, 신뢰성 요구의 경우는 금(Au)만의 도금으로 상관없다. 이 전기 도금은 도 1에서도 설명하였듯이, 프레임(59a 내지 59c)에 전압을 인가함으로써 행하여진다. 예를 들면, 프레임에 편극(일반적으로는 한극)을 접속하여 일괄해서 행하여진다.
또, 전기 도금에 한정되는 것은 아니다. 예를 들면, 무전해 도금법을 사용하여 도체 패턴에 도금을 실시할 수도 있다.
공정 10
우선, 도 12에 도시하는 바와 같이 앞공정의 레지스트(80)를 제거하고, 이어서 도 17에 도시하는 바와 같이, 연결부(57a 내지 57j)의 일괄된 형 분리를 한다. 이것에 의해, 각 리드(54a) 등이 전기적으로 독립하게 된다. 이것에 의해, CSP 용 필름 캐리어 테이프가 완성된다 (도 17). 도 17중에는 상세하게 기재하지 않고 있지만, 본 실시 형태에서의 리드(54)상에는 돌기(56a) (도 10 참조)가 형성되어 있다.
또, 무전계(無電界) 도금의 경우에는 각 리드가 전기적으로 독립할 수도 있기 때문에, 도 16중의 연결부(57a 내지 57j)를 만들 필요가 없으므로 형 분리를 하지 않을 수도 있다.
공정 11
다음에, 도 13, 도 18에 도시하는 바와 같이, IC 칩(15)의 A1 전극(본딩 패드)(21) (21a 내지 21d 등)을 각 리드의 접속부에서 접속한다. 이 접속은 본딩 공구(53)에 의해 리드 선단의 돌기(56a)를 가압하면서 초음파 진동을 인가하고, Au/A1의 합금을 만듦으로써 행해진다 (접합 에너지의 인가). 또, 본 실시 형태에서는 필름 캐리어 테이프의 리드(54)에 돌기(56)가 형성된 BTAB형 테이프가 사용되고 있지만, 돌기(56)가 없는 테이프를 사용할 수도 있다. 이 경우에는 IC 칩(15)의 A1 전극(본딩 패드)(21)에 금 땜납 등으로 범프를 형성할 수도 있다. 또는 리드(540의 돌기(56) 및 Al 전극(21)에 돌기(범프)의 양쪽을 설치할 수도 있다.
도 18에 있어서, 굵은 실선으로 도시되는 것이 도 13에 도시하는 IC 칩(15)이다. 초음파 진동의 인가는 IC 칩 이면측에서 행할 수도 있다.
또한, A1전극(본딩 패드)(21) (21a 내지 21d 등)상에 납땜성이 양호한 금속, 예를 들면 땜납, 금 등을 피착시켜 놓으면, 가압 및 가열에 의한 에너지 인가가 주로 되고, 초음파 인가는 불필요해지던지, 또는 약한 인가로 된다. A1 전극(본딩 패드)(21) 그대로도 극히 단시간(예를 들면 2초 이내)의 고온 가열(예를 들어 500℃ 이상)에 의하면 상기와 같은 접속일 수도 있다.
공정 12
상술한 바와 같이, IC 칩(15)의 A1전극(21)과 리드(54)의 돌기(56a)가 금속 접합된 부재를 대상으로 하여, 도 14에 도시하는 바와 같이, 수지 주입용 볼(도 18의 참조 번호(42))부터 예를 들면 에폭시 수지 등의 수지를 주입한다. 또, 상기 공정에서 A1 전극(21)과 돌기(56a)와의 금속 접합에 초음파를 사용한 경우도 같다. 또한, 수지 주입용 홀이 없는 (설치하지 않음)경우에는 IC 칩과 필름 사이에 존재하는 간격을 사용하여 수지를 주입할 수 있다.
수지는 IC 칩(15)과 리드(54a 등)와의 접속부를 완전히 덮는다. 한편, 수지 고정 홀(44a, 44b)의 존재에 의해 가로 방향에의 확대가 규제된다. 도 14에 있어서, 참조 번호(23a, 23b, 23c)는 수지를 나타낸다. 에폭시 수지를 사용한 경우에는 높은 전기적 절연성을 나타내는 절연성 수지로서 기능함과 함께 응력 완화층으로서 기능한다.
또, 수지로서 에폭시 수지 이외에 감광성 폴리이미드 수지, 실리콘 변성 폴리이미드수지, 실리콘 변성 에폭시 수지 등, 고화했을 때의 영률이 낮고(1× 1010 Pa 이하), 응력 완화의 기능을 할 수 있는 재질을 사용할 수도 있다.
다음에, 주입한 수지를 열경화시킨다. 이 때, 공정 10에 있어서 연결부(57a 내지 57j)를 형 분리 폴리이미드 필름(10)에 형성된 구멍은 예를 들면, 패키지 가열시 생기는 수증기 등의 가스 빼기 구멍으로서도 작용하며 패키지의 신뢰성 향상에 도움이 된다. 단, 무전해 도금을 실시하는 등으로 연결부의 형 분리가 불필요한 경우는 이것에 한정되지 않는다.
수지의 주입은 상술하였듯이, IC 칩과 필름 캐리어 테이프의 접합 후일 수도 있고, 미리 에폭시 수지를 도포한 필름 캐리어 테이프에 IC 칩을 접합하고, 그 후 경화시킬 수도 있다. 수지의 도포는 IC 칩측에서도 좋다. 이렇게 하면 수지 주입이 불필요해 지기 때문에, 주입성이라는 특수한 성능을 갖지 않는 범용의 재료를 선택할 수 있고, 반도체 어셈블리, 반도체 장치의 비용절감으로 이어진다. 또한, 수지 주입용 홀(도 18의 참조 번호(42))도 불필요해져 폴리이미드 테이프의 형 분리가 불필요하게 되기 때문에, 반도체 어셈블리, 반도체 장치를 염가로 형성할 수가 있다.
수지로서, 응력 완화 효과가 높은 폴리이미드계, 실리콘계의 수지를 사용할 수도 있다. 이 경우의 경화는 각각의 수지 경화 메카니즘에 따르면 양호하며, 이 공정까지 오면 IC 칩의 능동면, Al 전극 등 물리적, 화학적으로 약한 부분은 수지로 덮어져 있기 때문에, 공정간 또는 공정간 반송을 안심하고 행할 수 있다. 이 형태를 반도체 어셈블리로 호칭한다. 이 공정 이후 행해지는 외부 접속 단자 형성은 IC 칩의 능동면, Al 전극 등을 오염시킬 가능성이 높기 때문에, 반도체 어셈블리로 별도 공정으로 이동하는 것이 이후에 완성하는 반도체 장치 전체의 신뢰성을 향상시킬 수 있다. 이상의 공정으로 다수의 IC 칩이 접속된 필름 캐리어 테이프를 사용한 반도체 어셈블리가 제조된다. 물론 이 상태로 고객에게 출하할 수도 있다.
이어서, 비어 볼(30)내에 금속(니켈 등)(98)을 도금, 인쇄법 등으로 충전하고 계속해서 외부 접속용 단자(땜납 볼)(11)를 형성한다. 또, 높이 정밀도를 얻기 위해서 비어 볼(30)내에 니켈 등의 금속(98)을 충전하였지만, 제조 공정을 줄인다는 점에서는 땜납을 비어 홀(30)내에 충전하고 외부 접속용 단자(11)의 형성과 함께 일괄로 형성하는 것도 가능하다. 이 경우, 비어 볼(30)내의 구리 패턴에는 공정(10)의 레지스트 제거를 미리 행한 뒤, 공정 9의 전기 도금을 실시하는 것이 납땜 도포성의 점에서 바람직하다. 땜납은 비어 홀(30)에 플럭스를 도포 한 후, 땜납볼을 그 위에서 가열함으로 외부 접속용 단자 (납땜 볼)(11)가 된다. 또는, 땜납 크림을 비어 홀(30)에 도포 한 뒤, 가열함으로 외부 접속용 단자(땜납 볼)(11)로 한다. 이렇게 하면 고가의 땜납 볼을 구입할 필요가 없어지기 때문에, 반도체 장치의 저가격화에 기여할 수 있다.
이렇게 함으로써, IC 칩(15) 및 리드(54)와 IC 칩(15)과의 접속부가 에폭시 수지 등의 수지 등으로 덮어지고 나서 외부 접속 단자(11)를 설치하기 때문에, 외부 접속 단자(11) 형성시에 칩 영역을 오염시킬 염려가 없고, 따라서 신뢰성이 향상된다는 이점이 있다.
또, 이상의 예에서는 도 14에 도시하는 바와 같이, 외부 접속 단자(11)를 형성하기 전에 도 12, 도 13의 공정을 통해 반도체 장치를 제조하고 있지만, 이것에 한정되는 것은 아니다.
예를 들면, 도 14의 수지 밀봉하는 공정 전(공정 10 등)에 외부 접속용 단자(11)를 형성할 수도 있다. (형성 방법은 전술한 바와 같음) 이와 같이 하면, 외부 접속용 단자(11)부착 반도체 어셈블리 또는 반도체 어셈블리용 플렉시블 테이프로서 고객에게 출하할 수도 있다.
공정 13
도 18의 일점 쇄선으로 둘러싸서 나타낸 CSP 단(27)을 따라 절연성 필름(10)을 형 분리한다. 이것에 따라, 도 19에 도시하는 칩 사이즈의 반도체 장치(CSP)(33)를 완성한다. 도 19에 있어서, 사선이 그어져 있는 영역이 수지로 덮어져 있는 영역이다.
도시된 것과 같이, 리프팅 리드(TR1, TR2)의 절단면이 노출할 뿐이고, 내습성에도 우수하다. 또한, 패키지 형태를 취하기 때문에 바인 등의 검사도 가능하다.
또한, 이상의 예에서는 접착제(12)를 사용한 필름 캐리어 테이프의 제조예에 관해서 설명하였지만, 기지의 접착제를 사용하지 않은 필름 캐리어 테이프, 소위 2층 TAB의 기술을 사용하여 본 형태의 필름 캐리어 테이프를 작성하더라도 상관없다. 또한, 도전층을 2층으로 한 필름 캐리어 테이프를 사용할 수도 있다. 이 경우, GND 플레인층으로서 1층을 사용하면 고주파 특성에 대응한 패키지를 제공할 수가 있다.
또한, 상기 실시 형태에서는 구리 패턴을 절연성 필름(10) 이면에 형성하고 있지만, 이에 한정되지 않고 절연성 필름(10) 표면에 형성하여도 같은 제조 방법을 적용할 수 있고 또한, 같은 효과가 얻어진다.
또한, 후술하는 바와 같이, 캔용기를 방열성, 신뢰성 향상을 위해, 사용하더라도 상관없다.
(2) 제 2 실시 형태
도 20에 도시하는 바와 같이, IC 칩(15)의 내측 외부 접속 단자(11a)뿐만 아니라, 외측에도 외부 접속 단자(땜납 볼) (11b)를 형성할 수도 있다.
본 실시 형태에서는 IC 칩(15)을 캔용기(23)내에 수납하고, 그 캔용기(23) 위에까지 리드(54)를 연장시킨다. 캔용기에 열도전성이 좋은 재료, 예를 들면 구리계 재료를 사용하면 캔용기는 IC 칩(15) 이면에 밀착하고 있으므로, IC 칩(15)으로부터의 발열을 캔용기(23)에 전달할 수 있고, 또한 IC 칩(15) 이면이 기계적으로 보호되므로, 방열성, 신뢰성 향상을 위해 사용된다.
그리고, 비어 홀(30b) 내에 금속 전극(98b)을 형성하고, 이 금속 전극(98b)에 땜납 볼(11b)을 접속한다. 물론 전술한 바와 같이 땜납 볼만으로 일괄 형성할 수도 있다.
도 20에서는 동일 리드(54)가 내측, 외측의 외부 접속 단자(땜납 볼)(11a, 11 b)에 접속되어 있는 예가 도시되어 있지만, 물론 Al 전극(본딩 패드)(21)의 접속 요구에 따라서 내측에만 접속될 수도 있고, 외측에만 접속될 수도 있다. 이 경우, 도 20과 같이 리드(54)는 Al 전극(21)과의 접속부를 횡단할 수도 있고, 제 1 실시 형태와 같이 폴리이미드 필름(10)상에서 종단하고 자유단으로 할 수도 있다 (내외 양측, 또는 한쪽에서).
본 실시 형태에 의하면, 반도체 칩(15) 사이즈에 의한 제한을 받지 않고, 외부 접속용 단자(땜납 볼) 수를 자유롭게 늘리는 것이 가능하다.
캔용기(23)는 비용 절감을 위해, 물론 사용하지 않아도 상관없는 반도체 어셈블리의 제조에 관해서는 제 1 실시 형태를 거의 그대로 적용할 수 있다.
(3) 제 3 실시 형태
패키지 사이즈의 요구가 비교적 느슨한 경우에는 도 21에 도시하는 바와 같이, 반도체 칩(15)과 리드(54)와의 접속 종료 후에 칩과의 접속점 외측에서 형 분리하고 (도 21중, 2점 쇄선으로 나타낸 CSP 단(31)에서 형 분리하고), 리드(54)를 프레임(틀)(59)으로부터 분리하는 제조 방법도 채용할 수 있다.
본 제조 방법에 의하면, 리드(54)가 1개씩 프레임(59)에 접속되므로, 그 도중에 측정용 패드(도시하지 않음)를 설치하고, 최종 공정에서 리드를 측정용 패드보다 외측에서 프레임으로부터 분리한 뒤, 전기적인 검사를 하는 기지의 TAB 검사 수법을 취할 수 있고, 검사 장치 예를 들면, 전용 소켓에 투자하지 않고, 양품(良品)의 반도체 장치(CSP)를 출하할 수 있다.
반도체 어셈블리의 제조에 관해서는 제 1 실시 형태를 거의 그대로 적용할 수 있다.
(4) 제 4 실시 형태
도 22는 본 발명의 칩 사이즈의 반도체 장치(CSP)(33)를 프린트 배선 기판(37)에 설치한 상태를 도시한다. 기지의 다른 SMD(표면 실장 부품)과 함께 예를 들면, 기지의 SMT (표면 실장 기술: 리플로 공법)로 설치할 수 있는 것이 본 발명의 이점이기도 한다.
칩 사이즈의 반도체 장치(CSP)(33)의 외부 접속용 단자(땜납 볼)(11a, 11b)가 프린트 배선 기판(실장 기판)(37)상의 도체 패턴(39a, 39b)에 접속되어 있다. 패키지 사이즈가 칩 사이즈이기 때문에 극히 고밀도의 실장이 가능하다. 또, 도 22중 참조 번호(17)는 프린트 배선 기판(37)상에 실장된 다른 IC이다.
이 경우, 외부 접속용 단자(땜납 볼)(1la, 11b)는 고온 땜납을 사용하여 제조되어 있기 때문에, 그대로 높이를 유지하여 기판측에 도포된 땜납 크림(41)(공정(共晶)납땜) 의해 납땜(접속)이 행해지고 있다.
이와 같이, 외부 접속용 단자(땜납 볼)(11a, 11b)는 고온 땜납을 이용하면 , 리플로 실장하여도 외부 접속용 단자는 공정 땜납 용융 온도에서도 용융하지 않고 높이가 유지되므로, 외부 접속용 단자가 찌부러짐으로써 그들의 쇼트(short)를 방지할 수가 있다. 이 기술은 다른 실시 형태에도 적용할 수 있다.
(5) 제 5 실시 형태
도 23은 본 발명의 칩 사이즈의 반도체 장치(CSP)가 실장된 실장 기판을 내장한 카메라 일체형 VTR의 내부를 도시하는 도면이다.
카메라 일체형 VTR(43)에는 2개의 실장 기판(37a, 37b)이 내장되어 있고, 각 실장 기판에는 본 발명의 CSP(33, 35)가 탑재되어 있다.
도 23에 있어서, 참조 번호(45)는 렌즈를 도시하고, 참조 번호(47)는 렌즈 유닛을 도시하며, 참조 번호(49)는 전지 박스를 도시하며, 참조 번호(51)는 전지를 도시한다.
이와 같이, 발명의 반도체 장치(CSP)는 칩 사이즈이기 때문에, 소형, 경량화를 숙명으로 하고 있는 카메라 일체형 VTR 등의 휴대 기기에의 적용이 가능하다. 또한, 본 발명 반도체 장치(CSP)는 내습성이나 내열성 면에서도 신뢰성이 높고, 이 것은 결과적으로 전자 기기의 신뢰성 향상으로도 이어진다.
(6) 제 6 실시 형태
도 24 내지 도 26은 다른 본 발명의 칩 사이즈의 반도체 장치(CSP), 반도체 어셈블리의 제조 방법을 도시하고 있다. 동시에 그 구조도 도시하고 있다.
공정 A
도 11에 도시하는 공정 9에서 작성된 필름 캐리어 테이프의 전면에 도전 접착 부재(25)를 도 24에 도시하는 바와 같이 임시 부착한다. 도전 접착 부재(25)로서 기지의 기술로 제조되는 필름 형상(시트형)의 이방성 도전막을 사용하는 것이 바람직하다. 이방성 도전막은 미경화의 절연 접착제(B 스테이지라고 많이 불림) 중에 도전성을 갖는 입자가 분산되어 성막되어 있는 것이다. 따라서, 필름 캐리어 테이프에 도전 접착 부재(25)를 위치맞춤하고, 일반적으로는 약하게 가열하면 그들은 접착하므로 임시 부착할 수 있다. 입자는 막전면에 분산하여 있을 수도 있지만(제조하기 쉬워 비용이 낮음), 돌기(56a) 부분에만 집중시킬 수도 있다. 이 경우, 돌기(56a) 부분 이외에서의 입자 응집에 의한 쇼트는 완전히 없어지므로, 완성되는 반도체 어셈블리, 반도체 장치(CSP)의 신뢰성을 보다 향상시킬 수 있다.
이방성 도전막은 LCD의 패널과 TAB, 패널과 범프 부착 IC의 실장에 이미 많이 채용되어 있기 때문에, 공정에 사용하는 장치·기술을 유용(流用)할 수 있기 때문에, 투자, 기술적인 위험은 최소한으로 할 수 있다.
도전 접착 부재(25)로서 이방성 도전막을 사용한 경우에는 도 25에 확대하여 도시하는 바와 같이, 도전 접착 부재(25)의 원래의 두께와 리드(540의 높이(t) 및 범프(돌기(56a) + 도금층(90b))의 높이(h) 관계는,
도전 접착 부재(25)의 원래 두께≥t + h
가 되는 것이 바람직하다. 일반적으로는,
t ≥ 5μm
h ≥ 15μm 이므로,
도전 접착 부재(25)의 원래 두께 ≥ 20μm
로 하는 것이 바람직하다. 이렇게 함으로서, 도전성 접착 부재(이방성 도전막)(25)가 t + h 보다도 두꺼워지므로, 접착제(12)가 도포된 폴리이미드 필름(10) 또는 IC 칩(15)과 도전성 접착 부재(25) 사이에 간격이 형성되기 어려워진다. 이것에 의해서, 기포가 적어지기 때문에 수분의 혼입이 적어지고, 부식도 생기기 어렵고 내습성 및 절연 신뢰성이 향상된다. 또한, IC 칩(15)의 측면(15a)에도 도전성 접착 부재(25)가 돌아 들어가기 때문에, IC 칩(15)의 측면 보호가 가능하며, 이 점에서도 신뢰성이 향상한다.
또, 본 실시 형태에서는 리드(54)에 돌기(56a)가 형성되고 도금층(90b)이 형성됨으로써 범프가 구성되어 있지만, IC 칩(15)의 A1 전극(21)에 금땜납 등으로 범프를 형성할 수도 있다. 그 경우의 도전 접착 부재(25)의 두께(30)에 관해서도 리드 및 범프 높이의 합계를 초과하도록 하면, 상술한 것과 같은 효과가 얻어진다.
도전 접착 부재(25)로서 액상 또는 페이스트 형상의 이방성 도전 접착제 또는 이방성 도전 페이스트를 사용할 수도 있다. 이방성 도전막은 사용하기 쉬운 반면, 성막하기 위해 재료가 한정되기 때문에, 고신뢰성·저비용을 양립시키기 어렵다. 그 점, 이방성 도전 접착제 또는 이방성 도전 페이스트는 액상 또는 페이스트형상으로 할 수 있기 때문에 고신뢰성·저비용을 양립시키기 쉽다. 사용하는 경우는 임시 부착 대신에 분배함으로 필름 캐리어 테이프 전면에 도포할 수 있다.
또한, 도전 접착 부재(25)로서 이방성 도전성을 갖는 것에 한하지 않고, 등방성의 도전성을 갖는 것을 사용할 수도 있다. 단지, 등방성의 도전성을 갖는 것을 사용한 경우에는 이웃끼리의 A1전극(21)이 단락하지 않도록, 부분적으로 사용하는 것이 필요하다.
공정 B
다음에, 도 25에 도시되는 바와 같이, IC 칩(15)의 Al 전극(본딩 패드)(21)을 각 리드(54)의 선단부 돌기(56a)에 접속한다. 이 접속은 본딩 공구(53)로 리드 선단의 돌기(56a)를 압박하면서 열을 인가하고, 도전성 접착 부재(25)의 접착력을 발현시킴으로써 행해진다 (접합 에너지의 인가). 특히, 이방성 도전막이 사용되었을 때에는 접착력에 가하여 이방성 도전성을 발현시킴으로써 행해진다. 즉, 접착제의 경화 수축에 의한 폴리이미드 필름(10)과 IC 칩(15)의 기계적인 유지와, 돌기(56a)와 A1전극(본딩 패드)(21) 사이에 끼워진 입자(도시하지 않음)에 의한 돌기(56a)와 A1 전극)(21) 방향만의 도전성 발현이 동시에 행하여진다. 이방성 도전 접착제의 경우도 동일 메카니즘이 된다.
이렇게 하여, 평면적으로 보면, 도 18과 동일한 것이 얻어진다. 도 18에 있어서, 굵은 실선으로 도시되는 것이 IC 칩(15)이다. 또, 도전 접착 부재(25)로서 이방성 도전성을 갖는 것을 사용한 경우에는 접속부 이외는 수지와 같은 절연성을 나타내기 (절연성 수지가 됨) 때문에, 새로이 수지를 주입할 필요는 없다. 따라서, 수지 주입용 홀(도 18의 참조 번호(42))은 이 경우 형성되어 있지 않을 수 있다. 그렇게 함으로서, 외부 접속용 단자(땜납 볼)의 배치에 관한 설계의 자유도는 늘고, 보다 소형의 반도체 장치로 할 수 있다. 또한 특히 이방성 도전막은 압착에 의한 수지분의 흐름성이 나쁘기 때문에 수지 고정 홀(도 18의 44a, 44b)을 설치할 필요도 없어지고, 쌍방 모두 폴리이미드 테이프의 형 분리가 불필요해지므로 반도체 어셈블리, 반도체 장치를 염가로 형성할 수가 있다.
또한, 가열 가압의 인가는 IC 칩 이면측에서 행할 수도 있고, 양측에서 행할 수도 있다.
이 공정까지 오면, 제 1 실시 형태의 공정 12에서 서술한 것과 같이, IC 칩의 능동면, A1 전극 등 물리적, 화학적으로 약한 부분은 절연 수지와 동등한 이방성 도전막이나 이방성 도전 접착제에 의해 덮어져 있기 때문에, 이 형태에서 반도체 어셈블리로서 취급할 수 있다.
변형예로서 도 24에 도시하는 공정에서 돌기(56a)와 A1 전극(21) 사이에 이방성 도전성을 갖는 도전 접착 부재(25)를 전사 또는 도포하고, 거기에만 도전 입자를 존재시키고 도 25에 도시하는 공정에서 가열 후, 돌기(56a)와 Al 전극(21)방향만의 도전성을 발현시키고 그 이외의 영역에는 수지를 주입할 수도 있다.
이 경우에는 은, 은 팔라듐 페이스트 등의 도전 페이스트를 사용할 수 있고, 혹은 필름 형상 또는 액상의 이방성 도전 접착 부재를 사용할 수도 있다. 도전 페이스트를 사용한 경우에는 그 가열 후, 수지 주입 경화 이전에 전기적인 검사를 행할 수 있기 때문에, 불량품의 재생 공정이 취해진다. 즉, 도전 페이스트의 접착력은 비교적 약하므로 기계적으로 불량품만의 접속을 제거할 수 있다. 이렇게 하여 부가가치가 붙기 전에, 불량품 거절을 할 수 있기 때문에, 불량 비용을 저감할 수가 있다. 또, 도전 접착 부재(25)는 돌기(56a)와 A1 전극(21) 사이에만 설치할 수 있고, 그 주위에 다소 밀려 나올 수도 있다.
공정 C
다음에, 도 26에 도시하는 바와 같이, 비어 홀(30)내에 금속(니켈 등)(98)을 도금, 인쇄법 등으로 충전하고 계속해서, 외부 접속용 단자(땜납 볼)(11)를 형성한다. 또, 높은 정밀도를 얻기 위해서 비어 홀(30)내에 니켈 등의 금속을 충전했지만, 제조공정을 줄인다는 점에서는 땜납을 비어 홀(30)내에 충전하고 외부 접속용 단자(11)의 형성과 동시에 일괄로 형성하는 것도 가능하다.
이렇게 함으로써, IC 칩(15) 및 리드(54)와 IC 칩(15)과의 접속부가 이방성 도전막 등으로 덮어지고 나서 외부 접속 단자를 설치하기 때문에, 외부 접속 단자(11)형성시에 칩영역을 오염시킬 염려가 없고, 따라서 신뢰성이 향상한다고 하는 이점이 있다. 또, 제 1 실시 형태에서도 서술한 바와 같이, 도 24에 도시하는 공정 등으로 미리 외부 접속 단자(11)를 설치해 둘 수도 있다. 또한 제 1 실시 형태의 공정 13이후를 통해 반도체 장치(CSP)로 완성된다.
또한, 본 실시 형태에서는 IC 칩(15)과 리드(54)사이에 위치하는 도전 접착 부재(25)가 응력 완화층으로도 된다. 즉, 본 실시 형태에 관한 반도체 장치를 실장 기판(도시하지 않음)에 설치한 후, 도전 접착 부재(25)가 외부 접속 단자(11)와 실장 기판 사이에서 생기는 응력을 흡수할 수가 있다. 도전 접착 부재(25)에 응력 완화성분(소프트 세그먼트(soft segment) 또는 고무(rubber) 등)을 혼입하던지, 또는 도전 접착 부재(25)를 구성하는 수지에 부가함으로써 상기 효과를 얻을 수 있다. 이 효과는 도전 접착 부재(25)가 이방성 도전막 또는 이방성 도전 접착제 중 어느 것이어도 얻어진다.
또, 도전 접착 부재(25) 대신에, 도전성 입자를 포함하지 않은 절연 접착제를 사용하면 리드(54)의 부식을 방지하여 기포를 없애는 효과가 높아지기 때문에, 내습신뢰성 및 절연 신뢰성을 향상시킬 수 있다. 절연 접착제란 이방성 도전막 또는 이방성 도전 접착제로부터 도전성 입자를 제거한 막상 또는 액상의 것이다.
이 경우에는 IC 칩(15)의 Al 전극(21)과 폴리이미드 필름(10)에 형성된 리드(54)의 돌기(56a)(및 도금층(90a))와의 접촉 상태를 유지하기 위해서 경화성 수지를 사용하는 것이 바람직하다. 자세하게는 높은 온도에서도 부드럽게 되지 않는 에폭시 수지 등을 사용하는 것이 바람직하다. 이렇게 하면, Al 전극(21)과 돌기(56a) 사이에 도전성 접합 부재가 없더라도 양자의 전기적인 접속이 가능하게 된다.
또한, 이 경에도, 폴리이미드 필름(10)에 형성된 리드(54)가 IC 칩(15)과의 접합 측면에 위치하기 때문에 이 리드(54)는 외부에 노출하지 않는다. 따라서, 솔더 레지스트의 도포를 생략할 수 있는 효과에 관해서 상기 실시 형태와 같다.
상기 제 1부터 6 실시 형태에서는 기재로서 폴리이미드를 사용하는 예에 관해서 말하였지만, 기지의 PET, 유리 에폭시 등의 기재를 사용하여도 상관없다. 또한, 돌기(56a)와 Al 전극(21)의 접합에 그다지 고온을 필요로 하지 않기 때문에, 기재의 선택 폭이 매우 넓어져, 목적에 따른 기재를 선택할 수 있다. 또한, 필름 캐리어 테이프의 배선 패턴상에 돌기(56a)를 형성하였지만, 이것은 종래의 TAB가 사용되어 온 것과 같이 IC 칩의 A1 전극측에 범프가 형성되어 있는 것을 사용해도 상관없다. 배선 패턴의 접합 부분이 테이프상에 있으므로, 종래의 TAB가 가지고 있었던 리드 굴곡 등의 과제를 해소할 수 있는 효과는 변함없다. 이 경우, 설명해 온 특수한 돌기 부착 테이프가 아니라, 일반적인 테이프를 사용할 수 있기 때문에, 안정된 시장 입수성을 얻을 수 있다.
(제 7 실시 형태)
도 27은 제 7 실시 형태에 관한 반도체 장치를 도시하는 도면이다. 이 반도체 장치(110)는 반도체 칩(112) 및 절연 필름(114)을 포함하여, 절연 필름(114)에 외부 접속 단자(116)가 형성되어 있다. 반도체 칩(112)은 복수의 전극(113)을 갖는다. 도 27에 도시하는 전극(113)은 대향하는 2변에만 형성되어 있지만, 주지와 같이 사변에 형성될 수도 있다.
상세하게는 절연 필름(114)은 폴리이미드 수지 등으로 이루어지고, 한쪽 면에 배선 패턴(118)이 형성되어 있다. 또한, 절연 필름(114)에는 복수의 구멍(114a)이 형성되어 있고, 이 구멍(114a)를 통해 배선 패턴(118)상에 외부 접속 단자(116)가 형성되어 있다. 따라서, 외부 접속 단자(116)는 배선 패턴(118)과는 반대측에 돌출하도록 되어 있다. 또, 외부 접속 단자(116)는 땜납, 구리 또는 니켈 등으로 이루어지고, 볼 형상으로 형성되어 있다.
각각의 배선 패턴(118)에는 볼록부(118a)가 형성되어 있다. 각 볼록부(118a)는 반도체 칩(112)의 각 전극(113)에 대응하여 형성되어 있다. 따라서, 전극(113)이 반도체 칩(112)의 외측 둘레를 따라 4변에 나란히 있는 경우에는 볼록부(118a)도 사변에 나란히 있도록 형성된다. 전극(113)은 볼록부(118a)에 전기적으로 접속되고, 배선 패턴(118)을 통해 외부 접속 단자(116)와 도통하도록 되어 있다. 또한, 볼록부(118a)가 형성됨으로써 절연 필름(114)과 반도체 칩(112) 사이, 혹은 배선 패턴(118)과 반도체 칩(112) 사이에는 넓은 간격을 낼 수 있다.
여기서, 전극(113)과 볼록부(118a)와의 전기적인 접속은 이방성 도전막(120)에 의해 도모된다. 이방성 도전막(120)은 수지중의 금속 미립자(도전 입자)를 분산시켜 시트형으로 한 것이다. 전극(113)과 볼록부(118a) 사이에서 이방성 도전막(120)이 압착되면 금속 미립자(도전성 입자)도 압착되어 양자간을 전기적으로 도통시키게 된다. 또한, 이방성 도전막(120)을 사용하면, 금속 미립자(도전 입자)가 압착되는 방향에만 전기적으로 도통하고, 그 이외의 방향에는 도통하지 않는다. 따라서, 복수의 전극(113)상에 시트형 이방성 도전막(120)을 부착하여도 이웃끼리의 전극(113) 사이에서는 전기적으로 도통하지 않는다.
본 실시 형태에서는 이방성 도전막(120)은 전극(113)과 볼록부(118a) 사이 및 그 부근에만 형성되어 있지만, 전극(113)과 볼록부(118a) 사이에만 형성할 수도 있다. 그리고, 절연 필름(114)과 반도체 칩(112) 사이에 형성되는 간격에는 응력 완화부(122)가 형성되어 있다. 응력 완화부(122)는 절연 필름(114)에 형성된 겔 주입 구멍(124)으로부터 수지를 주입하여 형성된다.
여기서, 응력 완화부(122)를 구성하는 수지로서 영률이 낮아 응력완화의 기능을 다할 수 있는 재질이 사용되고 있다. 예를 들면, 폴리이미드 수지, 실리콘 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 아크릴 수지 등을 들 수 있다. 이 응력 완화부(122)를 형성함으로써 외부 접속 단자(116)에 대하여 외부에서 가해지는 응력을 완화할 수 있도록 되어 있다.
다음에, 본 실시 형태에 관한 반도체 장치(110)의 제조 방법에 관해서 주요 공정을 설명한다. 우선, 절연 필름(114)에 외부 접속 단자(116)를 설치하기 위한 구멍(114a)과 겔 주입 구멍(124)을 형성한다. 그리고, 절연 필름(114)에 구리박을 붙여 에칭으로 배선 패턴(118)을 형성하며 또한, 볼록부(118a)의 형성 영역을 마스크하고 그 이외의 부분을 두께가 얇게 되도록 에칭한다. 이렇게 해서, 마스크를 제거하면 볼록부(ll8a)를 형성할 수가 있다.
또한, 절연 필름에는 볼록부(118a) 위에서 이방성 도전막(120)을 부착한다. 자세하게는 복수의 볼록부(118a)가 대향하는 2변을 따라 나란히 있는 경우는 평행하는 2개의 직선상에 이방성 도전막(120)을 부착하고, 볼록부(118a)가 4변에 나란히 있는 경우는 이것에 대응하여 직사각형을 그리도록 이방성 도전막(120)을 부착한다.
이렇게 하여 상기 절연 필름(114)을 볼록부(118a)와 전극(113)을 대응시켜 반도체 칩(112)상에 압박하고, 볼록부(118a)와 전극(113)에서 이방성 도전막(120)을 압착한다. 이렇게 해서, 볼록부(118a)와 전극(113)과의 전기적 접속을 도모할 수 있다.
다음에, 겔 주입 구멍(124)으로부터 수지를 주입하고, 절연 필름(114)과 반도체 칩(112) 사이에 응력 완화부(122)를 형성한다.
그리고, 구멍(114a)을 통해 배선 패턴(118)상에 땜납을 설치하고, 볼 형상의 외부 접속 단자(116)를 형성한다.
이들의 공정에 의해서 반도체 장치(110)를 얻을 수 있다. 또, 본 실시 형태에서는 이방성 도전막(120)을 사용하였지만, 그 대신에 이방성 접착제를 사용할 수도 있다. 이방성 접착제는 시트형을 이루고 있지 않는 점을 제외하고 이방성 도전막(20)과 같은 구성이다.
(제 8 실시 형태)
도 28a 내지 도 28c는 제 8 실시 형태에 관한 반도체 장치의 제조 공정을 도시하는 도면이다. 같은 도면에는 하나의 패키지에만 초점을 맞추어 실시 형태가 그려지고 있지만, 통상은 연속적(테이프 형상(일체적))으로 반도체 장치가 제조된다. 완성된 반도체 장치(130)는 도 28c에 도시하는 바와 같이, 반도체 칩(132) 및 절연 필름(134)을 포함하고, 절연 필름(134)에는 외부 접속 단자(136)가 형성되어 있다. 이 반도체 장치(130)는 다음과 같이 제조된다.
우선, 절연 필름(134)에 외부 접속 단자(136)를 형성하기 위한 구멍(134a)을 형성해 두고, 구리박을 부착하여 이것을 에칭하여 배선 패턴(138)을 형성한다. 또한, 배선 패턴(138)에는 상대적으로 다른 부분을 얇게 에칭함으로써 볼록부(138a)를 형성한다. 볼록부(138a)는 제 7 실시 형태의 볼록부(118a)와 같이 반도체 칩(132)의 전극(133)에 대응하는 위치에 형성된다.
그리고, 도 28a에 도시하는 바와 같이, 배선 패턴(138) 위에 응력 완화부(142)를 형성한다. 자세하게는 절연 필름(134)의 배선 패턴(138)측 면에서 각 구멍(134a)에 대응하는 영역 및 그 부근에만 응력 완화부(142)를 설치한다. 응력 완화부(142)는 테프론, 실리콘 또는 폴리이미드 등의 수지로 이루어지며, 도포나 인쇄에 의해 또는 테이프 형상으로 부착함으로써 설치된다. 또한, 응력 완화부(142)의 재질로서, 제 7 실시 형태에서 사용된 것(폴리이미드 수지, 실리콘 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지나 실리콘 변성 에폭시 수지 등)을 사용할 수도 있다.
다음에, 도 28b에 도시하는 바와 같이, 응력 완화부(142) 및 배선 패턴(138)상에서 절연 필름(134) 전면에 이방성 도전막(140)을 부착한다. 이방성 도전막(140)은 상기 제 1 실시예의 이방성 도전막(120)과 같은 것이다. 혹은 이방성 도전막(140) 대신에 이방성 접착제를 사용할 수도 있다. 또, 이방성 도전막(140)은 도 27에 도시하는 이방성 도전막(120)과 같이, 접합부로서의 볼록부(138a) 부근에만 설치할 수도 있다.
다음에, 도 28c에 도시하는 바와 같이, 이방성 도전막(140)이 부착된 절연 필름(134)을 반도체 칩(132)에 부착하여 압박한다. 자세하게는 이방성 도전막(140)이 볼록부(138a)와 전극(133) 사이에서 압착되도록 절연 필름(134)을 반도체 칩(132)에 압박한다. 이렇게 함으로써, 볼록부(138a)와 전극(133)이 이방성 도전막(140)을 통해 도통한다. 또한, 도 28c에 도시하는 바와 같이, 구멍(134a)을 통해 배선 패턴(138)상에 땜납을 설치하고 볼형상의 외부 접속 단자(136)를 형성한다.
이상의 공정에 의해 제조된 반도체 장치(130)에 의하면, 외부 접속 단자(136)에 가해지는 응력을 응력 완화부(142)에 의해 완화할 수 있다. 더구나, 응력 완화에 필요한 영역에만 응력 완화부(142)가 설치되어 있기 때문에, 재료비를 억제할 수 있다.
본 실시 형태는 도 29에 도시하는 바와 같이 변형할 수도 있다. 도 29은 도 28a에 대응하여 변형예를 도시하는 도면이다. 도 29과 도 28a를 비교하면, 절연 필름(134) 및 배선 패턴(138) 및 볼록부(138a)는 동일하지만, 도 29에 도시하는 응력 완화부(144)가 도 28a에 도시하는 응력 완화부(142)와 상이한다.
도 28a에 도시하는 응력 완화부(142)는 개개의 구멍(134a)에 대응하는 영역및 그 부근에 개개로 형성되어 있다. 이것에 대하여, 도 29에 도시하는 응력 완화부(144)는 복수의 또는 모든 구멍(134a)에 대응하는 영역을 포함하는 하나의 면형상으로 형성되어 있다. 이러한 변형예에 의해서도 응력의 완화를 도모할 수 있다.
또한, 도 29에 도시하는 변형예에 의하면, 응력 완화부(144)의 위치를 외부 접속 단자를 형성하기 위한 구멍(143a)에 대응시켜 엄밀히 위치맞춤을 하지 않아도 되기 때문에, 위치맞춤 정밀도가 요구되지 않는다. 더구나, 국소적이 아닌 전체적으로 응력 완화부를 설치함으로써 더욱 응력 완화를 도모할 수 있다.
이 변형예에 있어서도, 이방성 도전막은 도 27에 도시하는 이방성 도전막(120)과 같이 접합부로서의 볼록부(138a) 부근에만 설치할 수도 있다.
(제 9 실시 형태)
도 30 내지 도 31b는 제 9 실시 형태에 관한 반도체 장치의 제조 공정을 도시하는 도면이다. 완성된 반도체 장치(150)는 도 31b에 도시하는 바와 같이, 반도체 칩(152) 및 절연 필름(154)을 포함하고, 절연 필름(154)에는 외부 접속 단자(156)가 형성되어 있다. 반도체 장치(150)는 다음과 같이 제조된다.
우선, 긴 모양(낱개로 절단하기 전의 상태)의 절연 필름(154)에 구멍(154a)을 형성해 두고, 구리박을 붙이고 이것을 에칭하여 구멍(154a) 위를 지나도록 배선 패턴(158)을 형성한다. 배선 패턴(158)에는 상대적으로 다른 부분을 얇게 에칭함으로써 볼록부(158a)를 형성한다. 볼록부(158a)는 제 7 실시 형태의 볼록부(118a)와 동일하게 반도체 칩(152) 전극(153)에 대응하는 위치에 형성된다.
그리고, 도 30에 도시하는 바와 같이, 구멍(154a)에 들어가도록 배선 패턴(158)을 굴곡 가공하여 입체적 굴곡부(162)를 형성한다. 입체적 굴곡부(162)는 둥글게 굴곡하고 있기 때문에 변형 스트레스가 집중하기 어렵고 균열이 들어가기 어렵다.
굴곡 가공으로서는 펀치 등을 사용하여 입체적 굴곡부(162)를 하나씩 형성할 수도 있지만, 본 실시 형태에서는 도 30에 도시하는 금형(151)이 사용된다. 금형(151)은 복수의 볼록부(151a)를 갖고, 복수의 입체적 굴곡부(162)를 동시에 형성할 수 있다. 따라서, 단일의 입체적 굴곡부(162)를 형성하는 것보다도 작업 시간이 짧아져 작업 효율이 향상되고, 각 입체적 굴곡부(162)를 동일 형상으로 하는 것도 용이하게 행할 수 있다. 각 입체적 굴곡부(162)는 구멍(154a) 속에 우묵하게 들어가 입체적인 형상이 됨으로써 절연 필름(154) 면에 따른 방향으로 변형할 수 있도록 되어 있다.
입체적 굴곡부(162)를 형성할 때에, 배선 패턴(158)에서의 구멍(154a) 주변에 위치하는 단부(158b)가 구멍(154a) 내에 다소 끌려 들어갈 가능성이 있다. 따라서, 단부(158b)가 구멍(154a) 내에 탈락하지 않도록 입체적 굴곡부(162)의 높이(H)와 단부(158b)의 원래 길이(d)를 설계하는 것이 바람직하다. 구체적으로는
H ≤ d
인 것이 바람직하다. 특히, 구멍(154a)의 펀칭 오차 및 패턴 위치의 오차 합계 S를 고려하면,
H + S ≤ d
로 하는 것이 한층 바람직하다.
이렇게 함으로써, 입체적 굴곡부(162)의 형성시 배선 패턴(158)의 탈락을 방지할 수 있다.
또, 입체적 굴곡부(162)의 최상(외)면 (도 30에 있어서 아래쪽)을 도 30에 있어서의 절연 필름(154)의 하면과 동등하거나 그 이하의 위치가 되도록 굴곡시키면, 입체적 굴곡(162)이 절연 필름(154)으로부터 돌출하지 않으므로, 절연 필름(154)의 테이프 상태에서의 반송이 용이하다. 절연 필름(154)은 일반적으로는 75μm 정도의 두께가 있으므로 입체적 굴곡부(162)를 이 정도의 크기로 하는 것 만으로도 응력 흡수의 효과가 얻어진다. 한쪽, 입체적 굴곡부(162)를 절연 필름(154)의 상면을 초과해 형성하면 보다 효과적으로 응력을 흡수할 수 있다.
입체적 굴곡부(162)의 형성 공정 전 또는 후에 배선 패턴(158)에 도금을 실시한다.
다음에, 도 31a에 도시하는 바와 같이, 배선 패턴(158) 위에서 절연 필름(154)에 접착층(160)을 부착한다. 접착층(160)은 절연 필름(154)을 반도체 칩(152)에 접착하기 위한 것으로, 응력을 완화하는 성질을 갖는 것이 바람직하다. 혹은 접착층(160)이 액상이면 인쇄에 의해 설치할 수 있다.
또한, 본 실시 형태에서는 접착층(160)으로서 이방성 도전막이 사용되고 있고, 필요 개소에서의 전기적 도통을 도모할 수 있다. 이방성 도전막에도 응력을 완화하는 성질을 갖는 것이 있다. 또, 이방성 도전막 대신에 이방성 접착제를 사용할 수도 있다.
다음에, 도 31b에 도시하는 바와 같이, 접착층(160)이 형성된 절연 필름(154)을, 반도체 칩(152)에 부착하여 압박한다. 자세하게는 접착층(160)으로서의 이방성 도전막이 볼록부(158a)와 전극(153) 사이에서 압착되도록 절연 필름(154)을 반도체 칩(152)에 압박한다. 이렇게 함으로써, 볼록부(158a)와 전극(153)이 접착층(160)으로서의 이방성 도전막을 통해 도통한다.
또는, 접착층(160)으로서 절연성 재료를 사용하여 볼록부(158a)와 전극(153) 사이에 도전성 재료를 설치하여 양자간의 도통을 도모할 수도 있다.
또한, 도 31b에 도시하는 바와 같이, 입체적 굴곡부(162) 상에 땜납을 설치하고, 볼 형상의 외부 접속 단자(156)를 형성한다. 또한, 필요에 따른 시점에서 검사를 행한다.
이상의 공정에 의해서 제조된 반도체 장치(150)에 의하면, 접착층(160)이 외부 접속 단자(156)에 가해지는 응력을 완화하지 않더라도 입체적 굴곡부(162)에 의해서 외부 접속 단자(156)에 가해지는 응력을 완화할 수가 있다. 또, 입체적 굴곡부(162)를 뿔 형상으로 굴곡시키더라도 내구성에는 뒤떨어지지만, 응력 완화라는 점에서는 같은 효과를 얻을 수가 있다.
본 실시 형태의 변형예로서 도 32에 도시하는 바와 같이, 입체적 굴곡부(162)가 우묵하게 들어간 측에 이방성 도전막이나 이방성 도전 접착제보다도 부드러운 수지(163)를 미리 설치한 후, 접착층(160)을 설치하면 응력 완화 기능이 향상된다. 여기서 부드러운 수지로서 제 7 실시 형태에서 응력 완화부(122)에 사용되는 수지를 들 수 있다.
수지(163)는 마스크(165)을 사용하여 행해지는 인쇄에 의해 설치된다. 여기서, 마스크(165)의 개구부(165a)는 입체적 굴곡부(162)보다도 크게 형성되어 있다. 이렇게 함으로써, 수지(163)가 배선 패턴(158)에 접촉하고 나서 입체적 굴곡부(162)가 우묵하게 들어간 측으로 들어갈 수 있다. 따라서, 안정된 인쇄를 할 수 있고, 인쇄공정의 제품 비율이 향상된다. 그 후, 이방성 도전막을 반도체 칩 하면 전면 또는 볼록부에 붙여 상술의 실장 공정에서 실장을 행한다.
본 실시 형태에서는 반도체 칩(152)의 전극(153)과, 배선 패턴(158)의 볼록부(158a)가 도전 부재에서 접속되어 있지만, 양자를 와이어로 접속할 경우에도 본 발명을 적용할 수가 있다.
예를 들면, 도 33에 도시하는 반도체 장치(200)는 배선 패턴(202)과 반도체 칩(204)이 와이어(206)에 의해 접속되어 있다. 자세하게는 절연 필름(208)의 배선 패턴(202) 형성면에 응력 완화층(210)이 형성되고, 이 응력 완화층(210)에 접착제(212)를 통해 반도체 칩(204)의 전극(214)을 갖는 면과는 반대측 면이 접착되어 있다. 절연 필름(208)에는 구멍(208a)이 형성되어 있다. 이 구멍(208a)을 통해 배선 패턴(202)에 범프(220)가 형성되어 있다. 자세하게는 절연 필름(208)에서의 배선 패턴(202)과는 반대측 면에 돌출하도록 배선 패턴(202)상에 범프(220)가 형성되어 있다. 그리고, 반도체 칩(204)의 외측 둘레 및 절연 필름(208)의 배선 패턴(202)을 갖는 면이 수지(216)로 밀봉되어 있다.
또는, 도 34에 도시하는 반도체 장치(300)도 배선 패턴(302)과 반도체 칩(304)이 와이어(306)에 의해 접속되어 있다. 자세하게는 절연 필름(308)에 구멍(308a)이 형성되고 이 구멍(308a)에 배선 패턴(302)의 일부가 굴곡되어 들어가 입체적 굴곡부(309)가 형성되어 있다. 입체적 굴곡부(309)가 우묵하게 들어간 측에는 응력 완화의 효과를 달성할 수 있는 수지(310)가 충전되어 있다. 그 반대측에는 입체적 굴곡부(309)에 범프(320)가 형성되어 있다. 자세하게는 절연 필름(308)에서의 배선 패턴(302)의 형성면과는 반대측면에 돌출하도록 입체적 굴곡부(309)에 범프(320)가 형성되어 있다. 그리고, 절연 필름(308)의 배선 패턴(302) 형성면에 접착제(312)를 통해 반도체 칩(304)의 전극(314)을 갖는 면과는 반대측 면이 접착되어 있다. 그리고, 반도체 칩(304)의 외측 둘레 및 절연 필름(308)의 배선 패턴(302)을 갖는 면이 수지(316)로 밀봉되어 있다.
이들의 변형예에서도 절연 필름(208, 308)에서의 범프(220, 32O)가 돌출하는 면과는 반대측면에 배선 패턴(202, 302)이 형성되어 있기 때문에, 배선 패턴(202, 302)이 외부로 노출되지 않는다. 따라서, 솔더 레지스트의 도포를 생략할 수가 있다.
또한, 이러한 와이어를 사용하여 본딩이 행하여지는 반도체 장치이어도 응력 완화 기능을 갖도록 구성할 수가 있다.
(제 10 실시 형태)
도 35은 제 10 실시 형태에 관한 반도체 장치에 사용되는 필름 캐리어 테이프를 도시하는 도면이고, 도 36은 그 일부 확대도이다. 도 35에 도시하는 필름 캐리어 테이프(170)는 주지의 TAB (Tape Automated Bonding)기술에 있어서 사용되는 것이다. 예를 들면, 스프로켓 홀(72)을 갖고 개개의 반도체 장치에 대응하는 배선 패턴(174)이 연속적으로 복수 형성되어 있다. 또한, 전해 도금을 실시하기 때문에 모든 배선 패턴(174)이 접속되어 있는 등, 종래의 것과 같다. 또, 도 35 및 도 36은 이 배선 패턴(174)이 형성되는 면에서 본 도면이다.
도 37에는 도 36의 37-37 선 단면에 대응하여 이 필름 캐리어 테이프(170)를 사용하여 제조된 반도체 장치가 도시되고 있다. 같은 도면에 도시하는 반도체 장치(180)는 반도체 칩(182)과 필름 캐리어 테이프(170)로부터 펀칭되어 형성되는 절연 필름(184)을 갖으며, 반도체 칩(182)과 절연 필름(184) 사이에는 이방성 도전막(186)이 설치되어 있다. 이방성 도전막(186)을 통해 배선 패턴(174)의 볼록부(174a)와 반도체 칩(182)의 전극(183)이 전기적으로 도통하는 점은 상술한 실시 형태와 같다.
이방성 도전막(186)은 테이프 형상을 이루며 도 35에 2점 쇄선으로 도시하는 바와 같이, 배선 패턴(174) 위에서 필름 캐리어 테이프(170)에 그 길이 방향을 따라 부착된다. 여기서, 각각의 배선 패턴(174)도 필름 캐리어 테이프(170)의 길이 방향을 따라 일렬로 나란히 되어 있기 때문에, 테이프 형상의 이방성 도전막(186)을 똑바로 부착하는 것만으로 모든 배선 패턴(174)을 덮을 수 있다. 또, 본 실시 형태에서는 일렬로 배선 패턴(174)이 나란히 되어 있지만, 복수열로 나란히 있을 수도 있다. 그 경우에는 복수열의 배선 패턴을 덮을 수 있도록 본 실시 형태의 것보다도 폭이 넓은 이방성 도전막을 사용하는 것이 바람직하다.
본 실시 형태는 배선 패턴(174)의 형상에 특징을 갖는다. 도 36 또는 도 37에 도시하는 바와 같이, 배선 패턴(174)은 전극(183)에 접속되는 볼록부(174a)와, 외부 접속 단자(188)를 형성하기 위한 패드부(176)와 평면적 굴곡부(178)를 갖는다. 여기서, 평면적 굴곡부(178)는 볼록부(174a)와 패드부(176) 사이를 평면 방향에 굴곡하여 접속하도록 형성된다. 이 평면적 굴곡부(178)를 설치함으로써 외부 접속 단자(188)에 응력이 가해져도 그 응력을 완화할 수가 있다.
또한, 도 38에 도시하는 바와 같이, 절연 필름(190)에 구멍(192)을 형성해 두고, 구멍(192) 내측에서 뜬 상태가 되도록 평면적 굴곡부(194)를 형성하면, 이 평면적 굴곡부(194)는 자유롭게 변형할 수 있기 때문에, 한층 더 크게 응력을 완화할 수가 있다. 또, 구멍(192)내에는 부드러운 수지를 설치하는 것이 바람직하다. 여기서, 부드러운 수지로서 제 7 실시 형태에서 응력 완화부(122)에 사용되는 수지를 들 수 있다.
도 39에는 본 발명을 적용한 반도체 장치(1100)를 설치한 회로 기판(1000)이 도시되어 있다. 회로 기판(1000)에는 예를 들면 유리 에폭시 기판 등의 유기계(有機系) 기판을 사용하는 것이 일반적이다. 회로 기판(1000)에는 예를 들면 구리로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되어 있고 그들의 배선 패턴과 반도체 장치(1100)의 외부 접속 단자를 기계적으로 접속함으로써 그들의 전기적 도통을 도모한다. 이 경우, 반도체 장치(1100)는 상술한 외부와의 열 팽창 차에 의해 생기는 왜곡을 흡수하는 구조를 갖고 있고, 본 반도체 장치(ll00)를 회로 기판(1000)에 실장하더라도 접속시 및 그 이후의 신뢰성을 향상시킬 수 있다. 또한 더욱 반도체 장치(1100)의 배선에 대하여도 연구가 이루어지면, 접속시 및 접속후의 신뢰성을 향상시킬 수 있다. 또 실장 면적도 베어칩으로 실장한 면적까지 작게 할 수가 있다. 이 때문에, 이 회로 기판(1000)을 전자 기기에 사용하면 전자 기기 자체의 소형화를 도모할 수 있다. 또한, 동일 면적내에서는 보다 실장 공간을 보다 더 확보할 수가 있어 고기능화를 도모하는 것도 가능하다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서 도 40에는 노트형 퍼스널 컴퓨터(200)가 도시되어 있다.
또, 상기 실시 형태는 반도체 장치에 본 발명을 적용한 예이지만, 반도체 장치와 같이 다수의 외부 접속 단자를 필요로 하는 면 설치용 전자 부품이면 능동부품, 수동 부품을 막론하고, 본 발명을 적용할 수 있다. 전자 부품으로서 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.
제 7 내지 제 10의 실시 형태에서 서술되고 있는 이방성 도전막은 제 1 실시 형태에서 서술되어 있는 바와 같이, 이방성 도전 접착제, 등방성 도전 접착제 또는 절연 접착제를 사용할 수도 있다.
또한, 제 7 내지 제 10 실시 형태에서는 볼록부를 절연 필름측에 형성하는 예가 서술되고 있지만, 제 1 실시 형태에서 서술되고 있는 바와 같이, 반도체 칩의 전극에 범프가 형성되는 형태이어도 상관없다.
또한, 제 1 내지 제 10 실시 형태에서는 반도체 칩과 절연 필름상의 배선 패턴이 대향하도록 형성되어 있지만, 절연 필름의 반대측에 배선 패턴이 형성되고, 관통 구멍 또는 범프 등으로 반도체 칩의 전극에 접속되어 있을 수도 있다.

Claims (27)

  1. 기재(基材)와;
    상기 기재의 한쪽 면에 설치되어, 제 1 접속 영역과 제 2 접속 영역을 갖는배선 패턴과;
    상기 기재의 다른 쪽 면측에 설치되어, 상기 배선 패턴의 상기 제 1 접속 영역과 전기적으로 접속된 외부 접속 단자와;
    상기 기재의 상기 한쪽 면측에 배치되어, 상기 배선 패턴과 상기 제 2 접속 영역과 전기적으로 접속된 반도체 소자와;
    상기 기재의 상기 한쪽 면상에서, 상기 제 2 접속 영역의 주위에 도달하도록 설치된 제 1 수지와;
    상기 배선 패턴의 상기 제 1 접속 영역상에 설치된, 상기 제 1 수지보다도 부드러운 제 2 수지를 포함하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 제 2 수지는 상기 제 1 접속 영역 위 및 상기 제 1 접속 영역 부근에만 설치되는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 기재는 상기 제 1 접속 영역에 대응하는 위치에 개구부를 갖고,
    상기 외부 접속 단자는 상기 개구부를 통해 상기 제 1 접속 영역에 접속되어, 상기 기재의 상기 반도체 소자 배치면과는 반대의 면으로 돌출하는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기는 배선 패턴은 상기 개구부에 들어가는 입체적 굴곡부를 갖고, 상기 외부 접속 단자는 상기 입체적 굴곡부의 위에 형성되는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 반도체 소자는 전극을 갖고, 상기 배선 패턴은 상기 제 2 접속 영역으로서의 볼록부를 가지며, 상기 볼록부와 상기 전극은 도통하는, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 제 1 수지는 도전성 수지로 이루어지는, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 제 1 수지는 도전 입자를 함유하여, 상기 기재와 상기 반도체 소자 사이에 면 형상으로 부착되고,
    상기 볼록부와 상기 전극 사이에서 상기 도전 입자가 압착되어 도통이 도모되는, 반도체 장치.
  8. 제 6 항에 있어서,
    상기 제 1 수지는 상기 볼록부 및 상기 전극에 대응하는 영역 및 그 부근에만 설치되는 반도체 장치.
  9. 배선 패턴이 한쪽 면에 형성되고 외부 접속 단자가 다른쪽 면에 형성되는 기재와, 상기 한쪽 면에 대향하여 상기 배선 패턴에 전극이 접속되는 반도체 소자와,상기 기재와 상기 반도체 소자 사이의 접착층을 포함하며,
    상기 배선 패턴을 기재 면을 따라 U자형으로 굴곡하는 굴곡부를 갖는, 반도체 장치.
  10. 제 9 항에 있어서,
    상기 굴곡부에 대응하는 영역에서의 기재는 구멍을 갖는, 반도체 장치.
  11. 제 9 항에 있어서,
    상기 배선 패턴은 볼록부를 갖고, 상기 볼록부와 상기 전극이 도통하는, 반도체 장치.
  12. 제 11 항에 있어서,
    상기 기재와 상기 반도체 소자 사이에 면 형상으로 부착되어 이루어지는 이방성 도전막을 더 갖고,
    상기 볼록부와 상기 전극 사이에서 상기 이방성 도전막 중에 함유하는 도전입자가 압착되어 도통이 도모되는, 반도체 장치.
  13. 제 11 항에 있어서,
    상기 볼록부 및 상기 전극에 대응하는 영역 및 그 부근에만 설치되는 도전성수지를 더 갖는, 반도치 장치.
  14. 배선 패턴이 한쪽 면측에 형성되고 외부 접속 단자가 다른쪽 면측에서 돌출하는 기재와, 해당 기재의 상기 한쪽 면에 설치되는 응력 완화부와, 해당 응력 완화부를 상기 기재에 삽입하는 위치에 설치되는 반도체 소자와, 상기 배선 패턴과 상기 반도체 소자를 전기적으로 접속하는 와이어를 갖는, 반도체 장치.
  15. 제 14 항에 있어서,
    상기 기재는 상기 외부 접속 단자의 형성 영역에 구멍을 갖고, 상기 배선 패턴은 상기 구멍에 들어가는 입체적 굴곡부를 갖고, 상기 외부 접속 단자는 상기 입체적 굴곡부 위에 형성되는, 반도체 장치.
  16. 구멍이 형성된 기재에 상기 구멍의 위에 제 1 접속영역이 위치하도록 배선 패턴을 형성하는 공정과,
    적어도 상기 제 1 접속 영역상에 제 2 수지를 설치하는 공정과,
    상기 배선 패턴의 제 2 접속 영역과 반도체 소자를 접속하는 공정과,
    상기 제 2 접속 영역의 주위에 도달하는 제 1 수지를 형성하는 공정과,
    상기 기재의 상기 배선 패턴을 형성하는 면과는 반대면측에, 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함하고,
    상기 제 2 수지는 상기 제 1 수지보다도 부드러운, 반도체 장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 1 수지는 상기 제 2 접속 영역의 주위 및 그 부근에만 설치되는, 반도체 장치의 제조방법.
  18. 제 16 항에 있어서,
    상기 구멍에 들어가도록 상기 배선 패턴을 굴곡 가공하는 공정을 포함하는, 반도체 장치의 제조방법.
  19. 제 16 항에 있어서,
    상기 배선 패턴에, 상기 제 2 접속영역으로서의 볼록부를 형성하는 공정을 포함하는, 반도체 장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 반도체 소자는 전극을 갖고, 상기 제 1 수지는 도전 입자를 함유하며,상기 도전 입자를 상기 볼록부와 상기 전극의 사이에서 압착하는, 반도체 장치의 제조방법.
  21. 구멍이 형성된 기재에 상기 구멍 위를 지나도록 배선 패턴을 형성하는 공정과,
    상기 기재에 형성된 상기 배선 패턴과 반도체 소자의 전극을, 소정 간격을 두고 대향시키고, 도전성 수지를 통해 상기 배선 패턴과 상기 전극을 접속하는 공정과,
    상기 기재와 상기 반도체 소자 사이에서, 상기 전극을 피하는 영역에 수지를 주입하여 응력 완화부를 형성하는 공정과,
    상기 기재의 상기 배선 패턴과는 반대 측면에 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함하는, 반도체 장치의 제조방법.
  22. 구멍이 형성된 기재에 상기 구멍 위를 지나도록 배선 패턴을 형성하는 공정과,
    상기 구멍에 대응하는 영역 및 그 부근에서만, 상기 배선 패턴의 위에 응력완화부를 형성하는 수지를 설치하는 공정과,
    상기 배선 패턴 일부에 도전성 수지를 설치하는 공정과,
    상기 배선 패턴과 반도체 소자 사이에 상기 응력 완화부가 개재된 상태에서 상기 도전성 수지를 통해 상기 배선 패턴과 상기 반도체 소자의 전극을 접속하는 공정과,
    상기 기재의 상기 배선 패턴과는 반대측면에 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  23. 제 21 항에 있어서,
    상기 도전성 수지는 상기 배선 패턴과 상기 전극과의 접속 영역 및 그 부근에만 설치되는, 반도체 장치의 제조 방법.
  24. 구멍이 형성된 기재에 상기 구멍의 위를 지나도록 배선 패턴을 형성하는 공정과,
    상기 구멍에 들어가도록 상기 배선 패턴을 굴곡 가공하는 공정과,
    상기 기재에 형성된 상기 배선 패턴과 반도체 소자의 전극을, 소정 간격을 두고 대향시키고, 도전성 수지를 통해 상기 배선 패턴과 상기 전극을 접속하는 공정과,
    상기 기재의 상기 배선 패턴과는 반대측면에 상기 구멍을 통해 상기 배선 패턴에 도통하는 외부 접속 단자를 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  25. 제 21 항 내지 제 24 항 중 어느 한 항에 있어서,
    상기 배선 패턴에, 상기 반도체 소자의 전극에 접속하기 위한 볼록부를 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  26. 제 25 항에 있어서,
    상기 도전성 수지는 이방성 도전막이고, 상기 이방성 도전막 중에 함유되는 도전 입자가 상기 볼록부와 상기 전극 사이에서 압착되는, 반도체 장치의 제조 방법.
  27. 제 26 항에 있어서,
    상기 기재는 필름 캐리어 테이프를 펀칭하여 형성되고,
    상기 이방성 도전막은 테이프 형상을 이루며,
    상기 필름 캐리어 테이프의 길이 방향을 따라 상기 이방성 도전막이 부착되고,
    상기 반도체 소자는 상기 필름 캐리어 테이프의 길이 방향을 따라 병렬로 접속되는, 반도체 장치의 제조 방법.
KR10-1998-0707492A 1997-01-23 1998-01-16 반도체장치및그제조방법 KR100499306B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP97/10722 1997-01-23
JP1072297 1997-01-23
JP8744397 1997-03-21
JP97/87443 1997-03-21
PCT/JP1998/000131 WO1998033212A1 (en) 1997-01-23 1998-01-16 Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment

Publications (2)

Publication Number Publication Date
KR20000064743A KR20000064743A (ko) 2000-11-06
KR100499306B1 true KR100499306B1 (ko) 2005-11-22

Family

ID=26346039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0707492A KR100499306B1 (ko) 1997-01-23 1998-01-16 반도체장치및그제조방법

Country Status (9)

Country Link
US (3) US6175151B1 (ko)
EP (2) EP1443555A3 (ko)
KR (1) KR100499306B1 (ko)
CN (1) CN1145206C (ko)
AU (1) AU5496098A (ko)
HK (1) HK1020393A1 (ko)
SG (2) SG80657A1 (ko)
TW (1) TW464998B (ko)
WO (1) WO1998033212A1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
EP1443555A3 (en) * 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
EP1043767A4 (en) * 1998-10-30 2001-12-05 Seiko Epson Corp SEMICONDUCTOR DEVICE, MANUFACTURING METHOD THEREOF, PRINTED CIRCUIT BOARD, AND ELECTRONIC DEVICE
DE19905055A1 (de) 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP3952129B2 (ja) 1999-02-18 2007-08-01 セイコーエプソン株式会社 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
US20020014688A1 (en) * 1999-03-03 2002-02-07 Suresh Ramalingam Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials
US6507095B1 (en) * 1999-03-25 2003-01-14 Seiko Epson Corporation Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
JP4822019B2 (ja) * 1999-03-25 2011-11-24 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP4735855B2 (ja) * 1999-03-25 2011-07-27 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法
JP4735856B2 (ja) * 1999-03-25 2011-07-27 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法
JP4822018B2 (ja) * 1999-03-25 2011-11-24 セイコーエプソン株式会社 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
DE19962175A1 (de) * 1999-12-22 2001-07-26 Infineon Technologies Ag Umdrahtungsfolie und Verfahren zum Herstellen einer derartigen Umdrahtungsfolie
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
JP3888210B2 (ja) * 2002-04-17 2007-02-28 凸版印刷株式会社 フィルムキャリアの製造方法
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
JP3625815B2 (ja) * 2002-11-12 2005-03-02 沖電気工業株式会社 半導体装置とその製造方法
US20040222271A1 (en) * 2003-05-06 2004-11-11 Visteon Global Technologies, Inc. Method and pallet assembly for reflow soldering of interconnections between printed circuits having low-temperature substrates
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
FR2856516A1 (fr) * 2003-06-17 2004-12-24 St Microelectronics Sa Procede de fabrication d'un composant semi-conducteur et composant semi-conducteur
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
DE10345257B4 (de) 2003-09-29 2008-10-02 Infineon Technologies Ag Chipkarte mit Kontaktfelder und Verfahren zum Herstellen solcher Kontaktfelder
KR100683153B1 (ko) * 2003-12-30 2007-02-15 비오이 하이디스 테크놀로지 주식회사 장력 방지 구조
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
JP5489394B2 (ja) * 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ
US7728420B2 (en) * 2006-12-07 2010-06-01 International Rectifier Corporation High current lead electrode for semiconductor device
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
ITMC20070018A1 (it) * 2007-02-01 2008-08-02 Cisel Srl Procedimento per la realizzazione di circuiti stampati su cui devono essere saldati componenti elettronici privi di reoforo.
JP5437567B2 (ja) * 2007-07-10 2014-03-12 ゴールドチャームリミテッド 液晶モジュール
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
US8035984B2 (en) * 2008-03-19 2011-10-11 Ratcliffe William R Substrate structures and methods for electronic circuits
JP5188289B2 (ja) * 2008-06-26 2013-04-24 ラピスセミコンダクタ株式会社 プリント基板の製造方法
US20100123258A1 (en) * 2008-11-14 2010-05-20 Myung Jin Yim Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
EP2519084A4 (en) * 2009-12-24 2014-01-22 Furukawa Electric Co Ltd ASSEMBLY STRUCTURE FOR INJECTION MOLDED SUBSTRATE AND MOUNTING COMPONENT
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8850699B2 (en) 2011-08-04 2014-10-07 International Business Machines Corporation Method of forming a land grid array with discrete pads
JP6182928B2 (ja) * 2013-03-27 2017-08-23 セイコーエプソン株式会社 半導体装置
JP6331498B2 (ja) * 2014-03-07 2018-05-30 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP6478902B2 (ja) 2015-12-01 2019-03-06 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
KR101663532B1 (ko) * 2015-12-02 2016-10-10 세종전기공업 주식회사 전자회로 패턴이 내장된 발열감지 부스바를 이용한 배전반 발열 예측시스템
JP6548566B2 (ja) * 2015-12-15 2019-07-24 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120296A (ja) * 1992-10-07 1994-04-28 Hitachi Ltd 半導体集積回路装置
JPH07321157A (ja) * 1994-05-25 1995-12-08 Nec Corp フレキシブルフィルム及びこれを有する半導体装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146874A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochino seizohoho
JPS61100940A (ja) * 1984-10-22 1986-05-19 Mitsubishi Electric Corp 半導体装置
JPS61172361A (ja) * 1985-01-28 1986-08-04 Shindo Denshi Kogyo Kk テ−プキヤリアの製造方法
DE3634235C1 (de) 1986-10-08 1988-03-31 Sueddeutsche Kuehler Behr Matrix fuer einen katalytischen Reaktor zur Abgasreinigung
JPS63102329A (ja) * 1986-10-20 1988-05-07 Seiko Epson Corp 半導体集積回路素子実装方法
JPS63110506A (ja) * 1986-10-27 1988-05-16 ダイセル化学工業株式会社 異方性導電シ−ト
JPS6397235U (ko) * 1986-12-15 1988-06-23
US4811081A (en) 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JPH01270241A (ja) * 1988-04-21 1989-10-27 Fujitsu Ltd 半導体装置
JPH02166745A (ja) 1988-12-20 1990-06-27 Fujitsu Ltd 半導体装置およびその製造方法
US5127570A (en) 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
JPH04233749A (ja) 1990-08-06 1992-08-21 Motorola Inc 電気アセンブリ用たわみチップ・キャリア
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
DE69118308T2 (de) 1990-10-24 1996-08-08 Nippon Electric Co Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
US5177039A (en) 1990-12-06 1993-01-05 Corning Incorporated Method for making ceramic matrix composites
JPH0513500A (ja) 1991-06-28 1993-01-22 Nec Corp テープキヤリアパツケージ
KR940008327B1 (ko) * 1991-10-10 1994-09-12 삼성전자 주식회사 반도체 패키지 및 그 실장방법
JPH0669277A (ja) * 1992-08-18 1994-03-11 Ibiden Co Ltd 電子部品搭載装置
JP3052615B2 (ja) * 1992-11-04 2000-06-19 松下電器産業株式会社 半導体装置およびその製造方法
JPH06302647A (ja) 1993-04-16 1994-10-28 Hitachi Ltd 半導体電子部品
JP3229068B2 (ja) 1993-05-20 2001-11-12 株式会社東芝 Ｔａｂフィルム及びそのｔａｂフィルムを用いた半導体装置
US5367435A (en) 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5602419A (en) 1993-12-16 1997-02-11 Nec Corporation Chip carrier semiconductor device assembly
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JP3344049B2 (ja) * 1993-12-24 2002-11-11 松下電器産業株式会社 電子部品
JP3033662B2 (ja) 1994-04-25 2000-04-17 日本電気株式会社 半導体素子実装用フィルムと半導体素子実装構造
JP2823066B2 (ja) 1994-04-25 1998-11-11 日立電線株式会社 Ｂｇａ型半導体装置
JP2647001B2 (ja) 1994-05-31 1997-08-27 日本電気株式会社 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JPH088293A (ja) 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
JPH088243A (ja) 1994-06-16 1996-01-12 Toshiba Chem Corp 半導体装置
JPH083818A (ja) 1994-06-17 1996-01-09 Unitika Ltd 強化ポリアミド樹脂フィラメント
JP2988286B2 (ja) 1994-07-21 1999-12-13 日立電線株式会社 Ｂｇａ型半導体装置及びその製造方法
JPH0878484A (ja) 1994-09-05 1996-03-22 Hitachi Cable Ltd Ｔａｂテープキャリア及び半導体装置
JP3230384B2 (ja) 1994-09-06 2001-11-19 日立電線株式会社 半導体装置
JP2616565B2 (ja) 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JPH0888293A (ja) 1994-09-19 1996-04-02 Mitsui High Tec Inc 半導体実装装置およびこれを用いた半導体装置の実装方法
JP2748870B2 (ja) 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
JPH08274214A (ja) * 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JPH08306745A (ja) * 1995-04-27 1996-11-22 Nitto Denko Corp 半導体装置及びその製造方法
JPH08335606A (ja) 1995-06-05 1996-12-17 Nitto Denko Corp 半導体装置
JP3140330B2 (ja) * 1995-06-08 2001-03-05 松下電子工業株式会社 半導体装置の製造方法
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法
EP1443555A3 (en) * 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120296A (ja) * 1992-10-07 1994-04-28 Hitachi Ltd 半導体集積回路装置
JPH07321157A (ja) * 1994-05-25 1995-12-08 Nec Corp フレキシブルフィルム及びこれを有する半導体装置

Also Published As

Publication number Publication date
EP0896368A4 (en) 2000-03-01
KR20000064743A (ko) 2000-11-06
US6175151B1 (en) 2001-01-16
SG80657A1 (en) 2001-05-22
US6646338B2 (en) 2003-11-11
US6414382B1 (en) 2002-07-02
EP0896368A1 (en) 1999-02-10
CN1145206C (zh) 2004-04-07
HK1020393A1 (en) 2000-04-14
AU5496098A (en) 1998-08-18
EP1443555A3 (en) 2005-02-23
TW464998B (en) 2001-11-21
CN1220773A (zh) 1999-06-23
US20020125561A1 (en) 2002-09-12
EP1443555A2 (en) 2004-08-04
WO1998033212A1 (en) 1998-07-30
SG89299A1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
KR100499306B1 (ko) 반도체장치및그제조방법
US6335568B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
JP3588801B2 (ja) 半導体装置の製造方法
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6420787B1 (en) Semiconductor device and process of producing same
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP3659133B2 (ja) 半導体装置の製造方法
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
TW471077B (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
JPH03125440A (ja) 電子部品
JP4072693B2 (ja) 半導体装置の製造方法
JP4026018B2 (ja) 半導体装置およびその製造方法、回路基板並びに電子機器
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP2007329503A (ja) フィルムキャリアテープ、半導体アッセンブリ、半導体装置およびそれらの製造方法、実装基板および電子機器
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US10588214B2 (en) Stacked structure and method for manufacturing the same
JP4735855B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JP3997685B2 (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JP4735856B2 (ja) 配線基板、半導体装置及びこれらの製造方法
JPH08107162A (ja) 半導体装置及びその製造方法
JP4822018B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP2000315745A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090609

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee