JPH0888293A - 半導体実装装置およびこれを用いた半導体装置の実装方法 - Google Patents
半導体実装装置およびこれを用いた半導体装置の実装方法Info
- Publication number
- JPH0888293A JPH0888293A JP22352394A JP22352394A JPH0888293A JP H0888293 A JPH0888293 A JP H0888293A JP 22352394 A JP22352394 A JP 22352394A JP 22352394 A JP22352394 A JP 22352394A JP H0888293 A JPH0888293 A JP H0888293A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor
- mounting
- substrate
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ボンディングパッドの狭ピッチ化に際して
も、実装が容易で信頼性の高い半導体実装装置およびこ
れを用いた実装方法を提供する。 【構成】 半導体装置３と電気的に接続された導体パタ
ーン１を具備した絶縁性テープ２の裏面側または、絶縁
性テープ２を被覆する絶縁膜１３に孔Ｈを具備した半導
体実装基板を、孔が上にくるように、基板支持台上に載
置し、整列治具本体の第１の貫通孔にスリットまたは第
２の貫通孔が重ならないように制御板を設置するととも
に、第１の貫通孔に半田ボール５を入れ、半導体実装基
板上に位置決めし、制御板をスリットまたは第２の貫通
孔が第１の貫通孔に符合するように水平移動し、半導体
実装基板上に半田ボールを載置するようにしたことにあ
る。
も、実装が容易で信頼性の高い半導体実装装置およびこ
れを用いた実装方法を提供する。 【構成】 半導体装置３と電気的に接続された導体パタ
ーン１を具備した絶縁性テープ２の裏面側または、絶縁
性テープ２を被覆する絶縁膜１３に孔Ｈを具備した半導
体実装基板を、孔が上にくるように、基板支持台上に載
置し、整列治具本体の第１の貫通孔にスリットまたは第
２の貫通孔が重ならないように制御板を設置するととも
に、第１の貫通孔に半田ボール５を入れ、半導体実装基
板上に位置決めし、制御板をスリットまたは第２の貫通
孔が第１の貫通孔に符合するように水平移動し、半導体
実装基板上に半田ボールを載置するようにしたことにあ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体実装装置および
これを用いた半導体装置の実装方法に係り、特に、ＳＢ
Ｃ（ソルダボールコネクト）法を用いた半導体装置の実
装におけるソルダボールの実装に関する。
これを用いた半導体装置の実装方法に係り、特に、ＳＢ
Ｃ（ソルダボールコネクト）法を用いた半導体装置の実
装におけるソルダボールの実装に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、実装基
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、半
田ボールを用いて回路基板上に半導体パッケージを接続
する方法であるＳＢＣ法が提案されている。この方法に
よれば、実装基板上の回路パターン上に半田ボールの位
置決めを行い、載置して加熱し固着すればよく、実装が
容易であることから、注目されている。
板上の回路パターンに半田等を用いて接続されている。
近年、素子の微細化および装置の小型化に対応して、半
田ボールを用いて回路基板上に半導体パッケージを接続
する方法であるＳＢＣ法が提案されている。この方法に
よれば、実装基板上の回路パターン上に半田ボールの位
置決めを行い、載置して加熱し固着すればよく、実装が
容易であることから、注目されている。
【０００３】この一例として、図７に示すように、スル
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plastic Ball Grid Aray）方式がある。
ーホールを有し、両面に回路パターンの形成されたＰＣ
Ｂ基板１０１上に半導体チップ１０２を搭載し、ワイヤ
１０３によって電気的接続を行うとともに、該ＰＣＢ基
板１０１の裏面側にソルダーボール１０４を配設し、表
面側を封止樹脂１０５によって封止してなるいわゆるＰ
ＢＧＡ（Plastic Ball Grid Aray）方式がある。
【０００４】また、他の例として、図８に示すように両
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
面に回路パターンの形成されたＴＡＢテープ２０１上に
フェイスダウンで半導体チップ２０２を接続し、この周
囲に金属板からなる支持体２０３を接着剤を介して固着
するとともに、このＴＡＢテープ２０１に形成されたス
ルーホールＨを介して裏面にソルダーボール２０４を配
設し、表面側を封止樹脂２０５によって封止してなるい
わゆるＴＢＧＡ（TapeBall Grid Aray ）方式がある。
【０００５】近年では、パッドピッチは７５μm から６
０μm 程度と微細化が進む一方であり、上述した２つの
方式では、ソルダーボールの形成ピッチの微細化が困難
であるため、微細パターンの接続に対応すべくいろいろ
な試みがなされている。
０μm 程度と微細化が進む一方であり、上述した２つの
方式では、ソルダーボールの形成ピッチの微細化が困難
であるため、微細パターンの接続に対応すべくいろいろ
な試みがなされている。
【０００６】すなわち、９(a) および(b) に示すよう
に、底部にバキューム孔Ｈ1 を具備するとともに、ソル
ダボール１０４を案内する案内溝Ｈ2 を有してなるソル
ダボール整列治具３００を用い、この案内溝Ｈ2 を上に
した状態で、ソルダボールを流し、案内溝Ｈ2 に固定さ
せる。そしてこの後、案内溝Ｈ2 の底部に設けられたバ
キューム孔Ｈ1 にバキュームヘッド３０１をとりつけ
て、ソルダボール１０４を吸引する。そして、図１０
(a) および(b) に示すように、整列治具３００を反転さ
せ、基板上に位置決めしてセットする。この後バキュー
ムヘッド３０１をオフにし吸引を止めると、図１１に示
すようにボールは真下に落下し、実装基板裏面の孔Ｈ3
に入る。
に、底部にバキューム孔Ｈ1 を具備するとともに、ソル
ダボール１０４を案内する案内溝Ｈ2 を有してなるソル
ダボール整列治具３００を用い、この案内溝Ｈ2 を上に
した状態で、ソルダボールを流し、案内溝Ｈ2 に固定さ
せる。そしてこの後、案内溝Ｈ2 の底部に設けられたバ
キューム孔Ｈ1 にバキュームヘッド３０１をとりつけ
て、ソルダボール１０４を吸引する。そして、図１０
(a) および(b) に示すように、整列治具３００を反転さ
せ、基板上に位置決めしてセットする。この後バキュー
ムヘッド３０１をオフにし吸引を止めると、図１１に示
すようにボールは真下に落下し、実装基板裏面の孔Ｈ3
に入る。
【０００７】このようにして良好に位置決めがなされ、
実装基板上の所定の位置にソルダボール１０４が載置さ
れるものでこの方法は反転法と呼ばれている。またこの
他、図１２に示すように、前述したのと同様、所定の位
置に案内溝およびバキューム孔を有するソルダーボール
整列治具３００を用い、真空吸引しながらボールを案内
溝に吸引し、これを実装基板上に位置決めし、真空吸引
を切ると、同様に実装基板１０１上の所定の位置にソル
ダボール１０４が載置されるようにした吸い上げ法も提
案されている。しかしながら、この方法では、１つでも
ソルダボールの入っていない案内溝があるとエアーもれ
により、他のボールが落ちてしまうという問題があり、
また、通常よりも小さいソルダボールがあった場合にも
同様にエアーもれが発生してしまうという問題があっ
た。
実装基板上の所定の位置にソルダボール１０４が載置さ
れるものでこの方法は反転法と呼ばれている。またこの
他、図１２に示すように、前述したのと同様、所定の位
置に案内溝およびバキューム孔を有するソルダーボール
整列治具３００を用い、真空吸引しながらボールを案内
溝に吸引し、これを実装基板上に位置決めし、真空吸引
を切ると、同様に実装基板１０１上の所定の位置にソル
ダボール１０４が載置されるようにした吸い上げ法も提
案されている。しかしながら、この方法では、１つでも
ソルダボールの入っていない案内溝があるとエアーもれ
により、他のボールが落ちてしまうという問題があり、
また、通常よりも小さいソルダボールがあった場合にも
同様にエアーもれが発生してしまうという問題があっ
た。
【０００８】
【発明が解決しようとする課題】上述したように、従来
の方法では、エアもれが発生しやすく、小さなソルダボ
ールを高精度に配置し、ボンディングパッドの狭ピッチ
化に対応するのは極めて困難であるという問題があっ
た。
の方法では、エアもれが発生しやすく、小さなソルダボ
ールを高精度に配置し、ボンディングパッドの狭ピッチ
化に対応するのは極めて困難であるという問題があっ
た。
【０００９】本発明は、前記実情に鑑みてなされたもの
で、ボンディングパッドの狭ピッチ化に際しても、実装
が容易で信頼性の高い半導体実装装置およびこれを用い
た実装方法を提供することを目的とする。
で、ボンディングパッドの狭ピッチ化に際しても、実装
が容易で信頼性の高い半導体実装装置およびこれを用い
た実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】そこで本発明の第１の半
導体実装装置の特徴は、所望のパターンをなすように第
１の貫通孔を形成してなる板状体を具備してなる整列治
具本体と、前記板状体に対して水平移動可能に形成さ
れ、前記第１の貫通孔の全てに貫通するように形成され
たスリットまたは第２の貫通孔を具備してなる制御板
と、半導体実装基板を載置する基板支持台とを具備し、
表面側に半導体装置が実装されるとともに、前記半導体
装置と電気的に接続された導体パターンを具備した絶縁
性テープの裏面側または、前記絶縁性テープを被覆する
絶縁膜に孔を具備した半導体実装基板を、前記孔が上に
くるように、前記基板支持台上に載置し、前記整列治具
本体の第１の貫通孔にスリットまたは第２の貫通孔が重
ならないように制御板を設置するとともに、前記第１の
貫通孔に半田ボールを入れ、前記半導体実装基板上に位
置決めし、前記制御板を前記スリットまたは第２の貫通
孔が前記第１の貫通孔に符合するように水平移動し、前
記半導体実装基板上に前記半田ボールを載置するように
したことにある。
導体実装装置の特徴は、所望のパターンをなすように第
１の貫通孔を形成してなる板状体を具備してなる整列治
具本体と、前記板状体に対して水平移動可能に形成さ
れ、前記第１の貫通孔の全てに貫通するように形成され
たスリットまたは第２の貫通孔を具備してなる制御板
と、半導体実装基板を載置する基板支持台とを具備し、
表面側に半導体装置が実装されるとともに、前記半導体
装置と電気的に接続された導体パターンを具備した絶縁
性テープの裏面側または、前記絶縁性テープを被覆する
絶縁膜に孔を具備した半導体実装基板を、前記孔が上に
くるように、前記基板支持台上に載置し、前記整列治具
本体の第１の貫通孔にスリットまたは第２の貫通孔が重
ならないように制御板を設置するとともに、前記第１の
貫通孔に半田ボールを入れ、前記半導体実装基板上に位
置決めし、前記制御板を前記スリットまたは第２の貫通
孔が前記第１の貫通孔に符合するように水平移動し、前
記半導体実装基板上に前記半田ボールを載置するように
したことにある。
【００１１】本発明の第２の特徴は、表面側に半導体装
置が実装されるとともに、前記半導体装置と電気的に接
続された導体パターンを具備した絶縁性テープの裏面側
または、前記絶縁性テープを被覆する絶縁膜に孔を形成
してなる半導体実装基板を形成する基板形成工程と、所
望のパターンをなすように第１の貫通孔を形成してなる
板状体を具備してなる整列治具本体と、前記板状体に対
して水平移動可能に形成され前記第１の貫通孔の全てに
貫通するように形成された複数のスリットまたは第２の
貫通孔を具備してなる制御板と、半導体実装基板を載置
する基板支持台とを具備してなる整列治具を用意する工
程と、前記基板支持台上に前記半導体実装基板を設置す
る設置工程と、前記整列治具本体の第１の貫通孔を制御
板で塞いだ状態で第１の貫通孔に半田ボールを供給する
半田ボール供給工程と、前記整列治具本体を前記半導体
実装基板上に位置決めし、前記整列治具本体を固定する
工程と、前記制御板を前記整列治具本体から相対移動せ
しめ、前記スリットまたは第２の貫通孔と前記第１の貫
通孔とが符合するようにし前記半田ボールを、前記第１
の貫通孔および前記スリットまたは第２の貫通孔を介し
て半導体実装基板上に搭載する半田ボール搭載工程と、
前記半導体実装基板を加熱し、前記半田ボールを前記導
体パターンに固着させる固着工程とを含むことにある。
置が実装されるとともに、前記半導体装置と電気的に接
続された導体パターンを具備した絶縁性テープの裏面側
または、前記絶縁性テープを被覆する絶縁膜に孔を形成
してなる半導体実装基板を形成する基板形成工程と、所
望のパターンをなすように第１の貫通孔を形成してなる
板状体を具備してなる整列治具本体と、前記板状体に対
して水平移動可能に形成され前記第１の貫通孔の全てに
貫通するように形成された複数のスリットまたは第２の
貫通孔を具備してなる制御板と、半導体実装基板を載置
する基板支持台とを具備してなる整列治具を用意する工
程と、前記基板支持台上に前記半導体実装基板を設置す
る設置工程と、前記整列治具本体の第１の貫通孔を制御
板で塞いだ状態で第１の貫通孔に半田ボールを供給する
半田ボール供給工程と、前記整列治具本体を前記半導体
実装基板上に位置決めし、前記整列治具本体を固定する
工程と、前記制御板を前記整列治具本体から相対移動せ
しめ、前記スリットまたは第２の貫通孔と前記第１の貫
通孔とが符合するようにし前記半田ボールを、前記第１
の貫通孔および前記スリットまたは第２の貫通孔を介し
て半導体実装基板上に搭載する半田ボール搭載工程と、
前記半導体実装基板を加熱し、前記半田ボールを前記導
体パターンに固着させる固着工程とを含むことにある。
【００１２】
【作用】本発明によれば、真空装置を使用しないため、
低コストであり、また、ソルダボールの位置決め後、移
動させることなくそのまま真下に実装するため、位置ず
れ、ボール落ちなどがなく、信頼性も向上する。
低コストであり、また、ソルダボールの位置決め後、移
動させることなくそのまま真下に実装するため、位置ず
れ、ボール落ちなどがなく、信頼性も向上する。
【００１３】また自動化が容易である。
【００１４】制御板に形成されるのはスリットでも第２
の貫通孔でもよく、整列治具本体の第１の貫通孔に対応
するような第２の貫通孔を形成すれば、この第２の貫通
孔の内壁が案内溝の役割を果たし、制御性が良好とな
る。
の貫通孔でもよく、整列治具本体の第１の貫通孔に対応
するような第２の貫通孔を形成すれば、この第２の貫通
孔の内壁が案内溝の役割を果たし、制御性が良好とな
る。
【００１５】
【実施例】以下、本発明の実施例について、図面を参照
しつつ詳細に説明する。
しつつ詳細に説明する。
【００１６】本発明の第１の実施例の半導体実装装置は
図１に斜視図、図２および図３に断面図を示すように、
所望のパターンをなすように第１の貫通孔Ｈs を形成し
てなる板状体２１を具備してなる整列治具本体２２と、
前記板状体２１に対して水平移動可能に形成され、前記
第１の貫通孔Ｈs に対応する位置に配設された複数のス
リットＳを具備し第１の貫通孔Ｈs の全てを開放できる
ように構成された制御板２３と、半導体実装基板２４を
載置する基板支持台２５とを、具備したことを特徴とす
るものである。そして実装に際しては、この装置を用
い、表面側に半導体チップ３が実装されるとともに、前
記半導体チップ３と電気的に接続された導体パターン１
を具備した絶縁性テープ２の裏面側を被覆する絶縁膜１
３にヴィアホールＨを形成してなる半導体実装基板（Ｔ
ＡＢ基板）２４を、前記ヴィアホールＨが上にくるよう
に、前記基板支持台２４上に載置し、前記整列治具本体
２２の第１の貫通孔Ｈs にスリットＳが重ならないよう
に制御板２３を設置するとともに、前記第１の貫通孔Ｈ
s に半田ボール５を入れ（図２）、前記半導体実装基板
２４上に位置決めし、前記制御板２３を前記スリットＳ
が前記第１の貫通孔Ｈs に符合するように水平移動し、
前記半導体実装基板２４上に前記半田ボール５を載置す
る（図３）。
図１に斜視図、図２および図３に断面図を示すように、
所望のパターンをなすように第１の貫通孔Ｈs を形成し
てなる板状体２１を具備してなる整列治具本体２２と、
前記板状体２１に対して水平移動可能に形成され、前記
第１の貫通孔Ｈs に対応する位置に配設された複数のス
リットＳを具備し第１の貫通孔Ｈs の全てを開放できる
ように構成された制御板２３と、半導体実装基板２４を
載置する基板支持台２５とを、具備したことを特徴とす
るものである。そして実装に際しては、この装置を用
い、表面側に半導体チップ３が実装されるとともに、前
記半導体チップ３と電気的に接続された導体パターン１
を具備した絶縁性テープ２の裏面側を被覆する絶縁膜１
３にヴィアホールＨを形成してなる半導体実装基板（Ｔ
ＡＢ基板）２４を、前記ヴィアホールＨが上にくるよう
に、前記基板支持台２４上に載置し、前記整列治具本体
２２の第１の貫通孔Ｈs にスリットＳが重ならないよう
に制御板２３を設置するとともに、前記第１の貫通孔Ｈ
s に半田ボール５を入れ（図２）、前記半導体実装基板
２４上に位置決めし、前記制御板２３を前記スリットＳ
が前記第１の貫通孔Ｈs に符合するように水平移動し、
前記半導体実装基板２４上に前記半田ボール５を載置す
る（図３）。
【００１７】この半導体実装装置を用いることにより、
図４に示すように、ソルダボールの形成された半導体装
置が形成される。次に、この半導体実装装置を用いた実
装方法について詳細に説明する。まず半田ボールの形成
に先立ち、ＴＡＢ基板上に半導体チップを実装する方法
について説明する。
図４に示すように、ソルダボールの形成された半導体装
置が形成される。次に、この半導体実装装置を用いた実
装方法について詳細に説明する。まず半田ボールの形成
に先立ち、ＴＡＢ基板上に半導体チップを実装する方法
について説明する。
【００１８】まず、図５(a) に示すように、銅箔にニッ
ケルメッキ層を形成してなる金属基板４にディプレス加
工を行い、チップ搭載領域に凹部を形成する。次に膜厚
５０μm のポリイミド樹脂からなる絶縁性テープ２のチ
ップ搭載領域に開口Ｏを形成すると共に、厚さ１８μm
の銅箔を貼着し、この銅箔をフォトリソグラフィにより
パターニングした後、膜厚０．５μm ニッケルめっき層
および膜厚０．５μmの金めっき層を形成し導体パター
ン１を有するＴＡＢ基板を構成する。そしてこのＴＡＢ
基板を前記金属基板４の平坦部に絶縁性の接着剤として
ポリイミド樹脂６を介して固着する。さらにこの金属基
板４の前記凹部に絶縁性の接着剤としてポリイミド樹脂
６を介して半導体チップ３を固着し、この後ボンディン
グワイヤ７を介してこの半導体チップ３のボンディング
パッドと導体パターン１との間の電気的接続を行う。
ケルメッキ層を形成してなる金属基板４にディプレス加
工を行い、チップ搭載領域に凹部を形成する。次に膜厚
５０μm のポリイミド樹脂からなる絶縁性テープ２のチ
ップ搭載領域に開口Ｏを形成すると共に、厚さ１８μm
の銅箔を貼着し、この銅箔をフォトリソグラフィにより
パターニングした後、膜厚０．５μm ニッケルめっき層
および膜厚０．５μmの金めっき層を形成し導体パター
ン１を有するＴＡＢ基板を構成する。そしてこのＴＡＢ
基板を前記金属基板４の平坦部に絶縁性の接着剤として
ポリイミド樹脂６を介して固着する。さらにこの金属基
板４の前記凹部に絶縁性の接着剤としてポリイミド樹脂
６を介して半導体チップ３を固着し、この後ボンディン
グワイヤ７を介してこの半導体チップ３のボンディング
パッドと導体パターン１との間の電気的接続を行う。
【００１９】そして図５(b) に示すように、この上層に
前記半導体チップ３を完全に覆うようにポリイミド樹脂
膜１３を塗布し、フォトリソグラフィにより面全体に格
子状をなすようにピッチ１．２７mm、孔径０．６５mmの
ヴィアホールＨを形成する。この後このヴィアホールＨ
内にフラックスを印刷し、図２に示したように、半導体
実装装置の基板支持台２５にこのＴＡＢ基板２４を設置
し、整列治具本体２２の第１の貫通孔ＨS を制御板２３
で塞いだ状態で第１の貫通孔ＨS に、Ｐｂ１０％、Ｓｎ
９０％の半田からなる直径０．７mmの半田ボール５を供
給する。
前記半導体チップ３を完全に覆うようにポリイミド樹脂
膜１３を塗布し、フォトリソグラフィにより面全体に格
子状をなすようにピッチ１．２７mm、孔径０．６５mmの
ヴィアホールＨを形成する。この後このヴィアホールＨ
内にフラックスを印刷し、図２に示したように、半導体
実装装置の基板支持台２５にこのＴＡＢ基板２４を設置
し、整列治具本体２２の第１の貫通孔ＨS を制御板２３
で塞いだ状態で第１の貫通孔ＨS に、Ｐｂ１０％、Ｓｎ
９０％の半田からなる直径０．７mmの半田ボール５を供
給する。
【００２０】この後図３に示すように整列治具本体２２
を前記半導体実装基板（ＴＡＢ基板）２４上に位置決め
し、整列治具本体２２を固定する。そして制御板２３を
整列治具本体２２から相対移動せしめ、スリットＳと第
１の貫通孔ＨS とが符合するようにし、前記半田ボール
５を、前記第１の貫通孔および前記スリットを介して、
半導体実装基板２４の前記ヴィアホールＨに挿入する。
を前記半導体実装基板（ＴＡＢ基板）２４上に位置決め
し、整列治具本体２２を固定する。そして制御板２３を
整列治具本体２２から相対移動せしめ、スリットＳと第
１の貫通孔ＨS とが符合するようにし、前記半田ボール
５を、前記第１の貫通孔および前記スリットを介して、
半導体実装基板２４の前記ヴィアホールＨに挿入する。
【００２１】この後半導体実装基板２４を、３２０℃１
０秒間（ピーク温度維持時間）の加熱し、表面を導体パ
ターン１に固着する。そして最後に必要に応じて、イソ
プロピルアルコール（ＩＰＡ）に浸漬して超音波洗浄を
行い、余剰のフラックスを除去する。
０秒間（ピーク温度維持時間）の加熱し、表面を導体パ
ターン１に固着する。そして最後に必要に応じて、イソ
プロピルアルコール（ＩＰＡ）に浸漬して超音波洗浄を
行い、余剰のフラックスを除去する。
【００２２】このようにして低コストでかつ高精度の半
田ボールが形成される。
田ボールが形成される。
【００２３】なお、ここで絶縁膜としてポリイミド樹脂
膜１３を塗布したのちにヴィアホールを形成したが、あ
らかじめヴィアホールを形成してなる樹脂膜を貼着した
りあるいは、パターン印刷により絶縁膜を形成するよう
にしてもよい。またＴＡＢ基板２上のみポリイミド樹脂
膜１３を形成し、半導体チップ搭載領域はポッティング
により樹脂を充填するようにしてもよい。
膜１３を塗布したのちにヴィアホールを形成したが、あ
らかじめヴィアホールを形成してなる樹脂膜を貼着した
りあるいは、パターン印刷により絶縁膜を形成するよう
にしてもよい。またＴＡＢ基板２上のみポリイミド樹脂
膜１３を形成し、半導体チップ搭載領域はポッティング
により樹脂を充填するようにしてもよい。
【００２４】また、孔ピッチや孔径は前記実施例に限定
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
されることなく適宜変形可能であり、例えば格子ピッチ
が１mmであれば、孔径は０．５５mm、格子ピッチが１．
５mmであれば、孔径は０．７５mmというふうに適宜変更
可能である。
【００２５】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２３０℃程度
でよい。
【００２６】このようにして極めて高精度で信頼性の高
い半田ボール実装が可能となる。
い半田ボール実装が可能となる。
【００２７】なお、前記実施例では制御板には帯状のス
リットを幅方向に１個づつ形成したが、他数個形成して
もよく、また、図６に制御板２３の変形例を示すよう
に、スリットに代えて、第１の貫通孔の１つ１つに対応
するように第２の貫通孔Ｈg を形成しても良く、適宜変
更可能である。
リットを幅方向に１個づつ形成したが、他数個形成して
もよく、また、図６に制御板２３の変形例を示すよう
に、スリットに代えて、第１の貫通孔の１つ１つに対応
するように第２の貫通孔Ｈg を形成しても良く、適宜変
更可能である。
【００２８】さらにまた、前記実施例ではワイヤボンデ
ィングを用いた例について説明したが、ダイレクトボン
ディングを用いた場合にも適用可能である。
ィングを用いた例について説明したが、ダイレクトボン
ディングを用いた場合にも適用可能である。
【００２９】
【発明の効果】以上説明してきたように、本発明によれ
ば、半田ボールの実装に際し、低コスト化および信頼性
の向上をはかることが可能となる。
ば、半田ボールの実装に際し、低コスト化および信頼性
の向上をはかることが可能となる。
【図１】本発明実施例の半導体実装装置を示す図
【図２】本発明実施例の半導体実装装置を示す図
【図３】本発明実施例の半導体実装装置を示す図
【図４】本発明実施例の半導体実装装置を用いて実装し
た半導体装置を示す図
た半導体装置を示す図
【図５】本発明実施例の半導体装置の製造工程を示す図
【図６】本発明の半導体実装装置の変形例を示す図
【図７】従来例の半導体装置を示す図
【図８】従来例の半導体装置を示す図
【図９】従来例のソルダボールの実装工程を示す図
【図１０】従来例のソルダボールの実装工程を示す図
【図１１】従来例のソルダボールの実装工程を示す図
【図１２】他の従来例のソルダボールの実装工程を示す
図
図
１ 導体パターン ２ 絶縁性テープ ３ 半導体チップ ４ 金属基板 ５ 半田ボール ６ 絶縁性接着剤 ７ ボンディングワイヤ ８ 封止樹脂（ポッティング樹脂） ９ バンプ １２ 導電性接着剤 １３ ポリイミド樹脂膜 ２１ 板状体 ２２ 整列治具本体 ２３ 制御板 ２４ 半導体実装基板 ２５ 支持台 Ｈs 第１の貫通孔 Ｓ スリット Ｈ ヴィアホール Ｈg 第２の貫通孔 １０１ ＰＣＢ基板 １０２ 半導体チップ １０３ ワイヤ １０４ ソルダーボール（半田ボール） １０５ 封止樹脂 ２０１ ＴＡＢテープ ２０２ 半導体チップ ２０３ 支持体 ２０４ ソルダーボール（半田ボール） ２０５ 封止樹脂 ３００ 整列治具 ３０１ バキュームヘッド Ｈ1 案内溝 Ｈ2 バキューム孔 Ｈ3 孔
Claims (2)
- 【請求項１】 所望のパターンをなすように第１の貫通
孔を形成してなる板状体を具備してなる整列治具本体
と、 前記板状体に対して水平移動可能に形成され、前記第１
の貫通孔の全てに貫通するように形成されたスリットま
たは第２の貫通孔を具備してなる制御板と、 半導体実装基板を載置する基板支持台とを具備し、 表面側に半導体装置が実装されるとともに、前記半導体
装置と電気的に接続された導体パターンを具備した絶縁
性テープの裏面側または、前記絶縁性テープを被覆する
絶縁膜に孔を具備した半導体実装基板を、前記孔が上に
くるように、前記基板支持台上に載置し、前記整列治具
本体の第１の貫通孔にスリットまたは第２の貫通孔が重
ならないように制御板を設置するとともに、前記第１の
貫通孔に半田ボールを入れ、前記半導体実装基板上に位
置決めし、前記制御板を前記スリットまたは第２の貫通
孔が前記第１の貫通孔に符合するように水平移動し、前
記半導体実装基板上に前記半田ボールを載置するように
構成したことを特徴とする半導体実装装置。 - 【請求項２】 表面側に半導体装置が実装されるととも
に、前記半導体装置と電気的に接続された導体パターン
を具備した絶縁性テープの裏面側または、前記絶縁性テ
ープを被覆する絶縁膜に孔を形成してなる半導体実装基
板を形成する基板形成工程と、 所望のパターンをなすように第１の貫通孔を形成してな
る板状体を具備してなる整列治具本体と、前記板状体に
対して水平移動可能に形成され、前記第１の貫通孔の全
てに貫通するように形成された複数のスリットまたは第
２の貫通孔を具備してなる制御板と、半導体実装基板を
載置する基板支持台とを具備してなる整列治具を用意す
る工程と、 前記基板支持台上に前記半導体実装基板を設置する設置
工程と、 前記整列治具本体の第１の貫通孔を制御板で塞いだ状態
で前記第１の貫通孔に半田ボールを供給する半田ボール
供給工程と、 前記整列治具本体を前記半導体実装基板上に位置決め
し、前記整列治具本体を固定する工程と、 前記制御板を前記整列治具本体から相対移動せしめ、前
記スリットまたは第２の貫通孔と前記第１の貫通孔とが
符合するようにし、前記半田ボールを、前記第１の貫通
孔および、前記スリットまたは第２の貫通孔を介して半
導体実装基板上に搭載する半田ボール搭載工程と、 前記半導体実装基板を加熱し、前記半田ボールを前記導
体パターンに固着させる固着工程とを含むことを特徴と
する半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22352394A JPH0888293A (ja) | 1994-09-19 | 1994-09-19 | 半導体実装装置およびこれを用いた半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22352394A JPH0888293A (ja) | 1994-09-19 | 1994-09-19 | 半導体実装装置およびこれを用いた半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888293A true JPH0888293A (ja) | 1996-04-02 |
Family
ID=16799483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22352394A Pending JPH0888293A (ja) | 1994-09-19 | 1994-09-19 | 半導体実装装置およびこれを用いた半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888293A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000068991A1 (fr) * | 1999-05-10 | 2000-11-16 | Bull S.A. | Boitier pbga a grille de billage integree |
| US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US6384471B1 (en) | 1999-05-10 | 2002-05-07 | Bull S.A. | Pbga package with integrated ball grid |
| US6465876B1 (en) | 1996-11-20 | 2002-10-15 | Hitachi, Ltd. | Semiconductor device and lead frame therefor |
-
1994
- 1994-09-19 JP JP22352394A patent/JPH0888293A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465876B1 (en) | 1996-11-20 | 2002-10-15 | Hitachi, Ltd. | Semiconductor device and lead frame therefor |
| US6844219B2 (en) | 1996-11-20 | 2005-01-18 | Renesas Technology Corp. | Semiconductor device and lead frame therefor |
| US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US6646338B2 (en) | 1997-01-23 | 2003-11-11 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| WO2000068991A1 (fr) * | 1999-05-10 | 2000-11-16 | Bull S.A. | Boitier pbga a grille de billage integree |
| FR2793606A1 (fr) * | 1999-05-10 | 2000-11-17 | Bull Sa | Boitier pbga a grille de billage integree |
| US6384471B1 (en) | 1999-05-10 | 2002-05-07 | Bull S.A. | Pbga package with integrated ball grid |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| US6107682A (en) | Compliant wirebond packages having wire loop | |
| JP3699575B2 (ja) | Ｉｃパッケージ実装方法 | |
| JPH0888293A (ja) | 半導体実装装置およびこれを用いた半導体装置の実装方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3084648B2 (ja) | 半導体装置 | |
| US20050274708A1 (en) | Heating apparatus and method for semiconductor devices | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| KR19990065532A (ko) | Cob형 반도체 패키지의 제조방법 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
| JP3192096B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP2000357861A (ja) | 電子回路装置 |