JP3140330B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3140330B2
JP3140330B2 JP07141519A JP14151995A JP3140330B2 JP 3140330 B2 JP3140330 B2 JP 3140330B2 JP 07141519 A JP07141519 A JP 07141519A JP 14151995 A JP14151995 A JP 14151995A JP 3140330 B2 JP3140330 B2 JP 3140330B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor
carrier
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07141519A
Other languages
English (en)
Other versions
JPH08335593A (ja
Inventor
哲浩 山本
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP07141519A priority Critical patent/JP3140330B2/ja
Publication of JPH08335593A publication Critical patent/JPH08335593A/ja
Application granted granted Critical
Publication of JP3140330B2 publication Critical patent/JP3140330B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子の集積回路部
を保護し、かつ外部装置と半導体素子の電気的接続を安
定に確保し、さらにもっとも高密度な実装を可能とした
半導体装置、特にチップサイズパッケージ(以降CSP
と称する)の製造方法に関するものである。本発明によ
り、情報通信機器、事務用電子機器、家庭用電子機器、
測定装置、組み立てロボット等の産業用電子機器、医療
用電子機器、電子玩具等の小型化を容易にするCSPの
組み立てを効率よく行なうことができる。
【0002】
【従来の技術】以下、従来の半導体装置の製造方法につ
いて図面を参照しながら説明する。図5は、従来のCS
Pに用いていた半導体キャリアを示したものである。図
5(a)は半導体キャリアの上面図を示し、図5(b)
は半導体キャリアの側面図を示し、図5(c)は半導体
キャリアの底面図を示している。
【0003】図5において、セラミックまたは樹脂を基
材とした基板1に対して、その上面に実際の回路に使用
する配線パターン2のみが形成され、裏面には格子状に
配列される外部電極3が形成されている。そして前記配
線パターン2と外部電極3とは、基板1の内部でスルー
ホールやビアにより引き回しされ、導通しているもので
ある。また前記配線パターン2は、基板1上面におい
て、密度の大な部分と小の部分とが存在している。な
お、配線パターン2と外部電極3は、便宜上、凹凸のあ
る厚みで図示しているが、実際は、100[μm]程度
の薄厚である。
【0004】図6は、従来の半導体キャリアを用いたC
SP作製工程の中の封止の工程を説明したものである。
【0005】まず図6(a)に示すように、60℃の加
温状態に保持し、さらに15度に傾けたホットプレート
4上に対して、半導体素子5が接合された半導体キャリ
ア6を載せ、半導体キャリア6上に封止樹脂7を傾きの
上部方向からノズル8により一定量注入する。また前記
半導体キャリア6は搬送用キャリア9に固定されてい
る。
【0006】次に図6(b)に示すように、前記1回目
に塗布した封止樹脂7が半導体素子5と半導体キャリア
6との隙間に入ってなくなったことを確認し、1回目と
同様に2回目の封止樹脂7の塗布を行なう。
【0007】そしてさらに図6(c)に示すように、半
導体キャリア6の傾きの下部の半導体素子5と半導体キ
ャリア6との隙間上に一定量の封止樹脂7の流出が確認
されるまで封止樹脂7の塗布を行う。
【0008】そして図7(a)に示すように、前記図6
(c)の工程で、半導体素子5と半導体キャリア6との
隙間に封止樹脂7が充填され、さら半導体素子5と半導
体キャリア6との両側にフィレットと呼ばれる半導体素
子5の周辺の樹脂部7aが形成された構成体10をホッ
トプレート4上に放置する。その後、オーブン中で封止
樹脂の加熱硬化を行なうことにより、図7(b)に示す
ようにCSPが完成する。
【0009】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置の製造方法における封止工法では、封止樹
脂の充填に多くの時間を要するうえ、半導体キャリア上
面の配線パターンの密度の違いにより、半導体素子と半
導体キャリアとの隙間への封止樹脂の充填速度が異な
り、充填速度の遅い部分(パターン密度小の部分)に気
泡が生じるという課題が生じている。さらに従来の封止
工法では、半導体キャリアの傾きの下部の半導体素子と
半導体キャリアとの隙間上の封止樹脂の検出を行なうた
めの認識装置が複雑になり、量産を行なう装置が高価に
なる。またフィレットの形成に多くの時間を要し生産タ
クトが大きく低下してしまうか、あるいは半導体素子周
辺のフィレットがアンバランスな形になるという課題が
生じている。
【0010】本発明は前記課題を解決するもので、封止
樹脂の注入充填において、充填速度を均等にし、封止時
間の短縮と気泡発生の抑制を目的とするものである。ま
たさらに量産用封止装置を簡単にし、生産タクトを上
げ、さらにフィレットの形状とバランスをよくすること
ができる半導体装置の製造方法を提供することを目的と
している。
【0011】
【課題を解決するための手段】前記課題を解決するため
本発明における半導体装置の製造方法は以下のような構
成を有している。すなわち、半導体素子の電極上にバン
プ電極群を形成する工程と、前記半導体素子上のバンプ
電極群と、第1面上に配線パターン群とダミー配線パタ
ーン群とを有し、第2面上に外部端子群を有したキャリ
ア部の前記配線パターン群とを電気的に接続させ、実装
体を形成する工程と、封止樹脂を前記実装体の前記半導
体素子と前記キャリア部との間に形成された隙間に注入
する工程と、注入した樹脂を硬化させる工程とを有する
半導体装置の製造方法であって、前記封止樹脂を前記半
導体素子と前記キャリア部との間に形成された隙間に注
入する工程は、実装体を傾斜させ、複数回に分けて樹脂
を供給した後、前記実装体を傾斜したまま加熱放置する
ものである。また、封止樹脂を実装体の半導体素子とキ
ャリア部との間に形成された隙間に注入する工程におい
て、実装体を加熱しながら注入するものである。また、
封止樹脂を実装体の半導体素子とキャリア部との間に形
成された隙間に注入する工程において、傾斜角度15度
で実装体を傾斜させた状態で樹脂を注入するものであ
る。
【0012】
【0013】
【作用】半導体素子とキャリア部との隙間の封止工程
は、樹脂を流し込んで充填するという作業であり、樹脂
の流動速度が充填の善しあしを決定するものである。し
たがって、樹脂の流動速度を一定にするために配線パタ
ーンの密度を均一化させ、樹脂に対する抵抗を一定にし
て樹脂の充填速度を均一にし、気泡の発生を抑制できる
ものである。すなわち、キャリア部上の配線パターンの
配設密度を均一にすることにより、気密な樹脂封止がで
きるものである。
【0014】また、必要量の樹脂の注入後、一定時間の
温度の放置を行なうことにより、半導体装置周囲のフィ
レットを四辺バランスよく形成することができる。
【0015】また、樹脂を注入し、充填する工程とフィ
レットを形成する工程とに分けることにより、生産タク
トを大きく向上することができる。さらに、あらかじめ
必要最小限の樹脂量と樹脂の封入速度を計算しておき、
樹脂が半導体キャリアからこぼれないように必要量を半
導体素子上方に溜めておくことにより、半導体素子の上
方と下方の樹脂有無の検出なしで封止可能になる。従っ
て複雑な検出装置を必要とすることなく封止を行うこと
ができる。
【0016】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
【0017】図1は本発明の第1の実施例にかかる半導
体装置の構成を示す断面図である。図2は本発明の第1
の実施例にかかる半導体装置を構成している半導体キャ
リアを示す図であり、図2(a)はその平面図、図2
(b)はその側面図、図2(c)はその底面図である。
【0018】図1において、本実施例の半導体装置は、
CSPを例として、半導体素子11の電極12上に形成
されたAuバンプ13が導電性接着剤14により半導体
キャリア15の配線パターン16と接続されている。そ
して半導体素子11と半導体キャリア15との隙間は、
封止樹脂17により充填されて封止されている。前記A
uバンプ13は、2段形状のバンプ電極であり、ワイヤ
ーボンディング法により形成されたものである。またA
uバンプ13への導電性接着剤14の形成は、導電性接
着剤14を薄く形成した板状体に対して、Auバンプ1
3を押し付け、Auバンプ13の2段形状の2段目の先
端部および1段目の肩部上に転写により形成する。半導
体素子11と半導体キャリア15との隙間を充填してい
る封止樹脂17は、エポキシ系樹脂をはじめとする放熱
性に優れた樹脂を用い、その量は、予め規定し、一定量
の封止樹脂17により封止する。また半導体キャリア1
5の配線パターン16は、半導体キャリア15の底面に
格子状配列で設けた外部電極18と半導体キャリア15
内部でスルーホールやビアなどの導通手段により内部接
続されている。なお、配線パタ−ン16と外部電極18
とは、便宜上、凹凸のある厚みで図示しているが、実際
は、数十[μm]〜数百[μm]程度の薄厚である。
【0019】次に本実施例で示した半導体装置の半導体
キャリア15について説明する。図2に示すように、半
導体キャリア15は、セラミックまたは樹脂を基材とし
た基板19に対して、その上面に実際の回路に使用する
配線パタ−ン16が形成され、裏面には格子状に配列さ
れる外部電極18が形成されている。そして前記配線パ
タ−ン16と外部電極18とは、基板19の内部でスル
ーホールやビアにより引き回しされ、導通されているも
のである。
【0020】さらに基板19の上面に実際の回路に使用
する配線パタ−ン16のほかに、ダミー配線パターン2
0も形成されている。ダミー配線パターン20の存在に
より、半導体素子11と半導体キャリア15との隙間に
封止樹脂17を充填させた時、樹脂充填の際の充填速度
が均一となり、封止樹脂中に気泡が発生することなく、
気密封止された半導体装置が実現する。また隙間に充填
する封止樹脂17の量も一定量としており、一定量・一
定速度で充填することにより、半導体素子11・半導体
キャリア15の周囲のフィレットが四辺バランスよく形
成されるものである。封止樹脂17の気密充填、周辺の
フィレットのバランス化により、樹脂応力を一定にし、
信頼性の優れた半導体装置(CSP)が実現する。
【0021】次に第2の実施例について説明する。図
3,図4は、本実施例にかかる半導体装置の製造方法を
示す工程図である。なお、本実施例では、半導体装置と
して、CSPを例として説明する。
【0022】まず図3(a)に示すように、半導体素子
11の電極12上に形成されたAuバンプ13が、導電
性接着剤14により搬送用キャリア21上に保持された
半導体キャリア15の配線パターン16と接続される。
この工程は、半導体装置、特にCSPの実装工程であ
り、樹脂封止前の工程である。また前記半導体キャリア
15は、半導体素子11が接続される上面に配線パター
ン16および配線とは無関係のダミー配線パターン20
が形成されているものである。
【0023】次に図3(b)に示すように、60℃に加
熱し、さらに15度傾けたホットプレ−ト22上で1回
目の封止樹脂17の注入をノズル23から行なう。この
工程は、半導体素子11と半導体キャリア15との隙間
に封止樹脂17を充填する工程であり、封止樹脂の17
の流動促進のために15度という角度を設けて、注入し
ている。
【0024】次に図3(c)に示すように、前記1回目
の注入から一定時間経過後、半導体素子11と半導体キ
ャリア15との隙間に2回目の封止樹脂17の注入を行
なう。1回目の樹脂注入から2回目までの保持時間は、
半導体素子11、半導体キャリア15の大きさ、封止樹
脂17の粘度等の諸条件により異なるが、1回目の注入
により隙間に充填された封止樹脂17が流動し、その隙
間の約半分程度まで充填された後に2回目の樹脂注入を
行なう。
【0025】前記の封止樹脂17の注入工程では、半導
体キャリア15の上面に配線パターン16以外の領域に
ダミー配線パターン20をも形成し、半導体キャリア1
5上の配線パターンの密度を均一にしており、封止樹脂
17に対する抵抗を抑え、封止樹脂17の充填速度を均
一にして封止するので、気泡発生の抑制ができる。した
がって、封止樹脂17の気密な充填ができる。また、あ
らかじめ必要最小限の樹脂量と樹脂の封入速度を計算し
ておき、樹脂が半導体キャリア15からこぼれないよう
に必要量を半導体素子11上方に溜めておくことによ
り、半導体素子11の上方と下方の樹脂有無の検出なし
で封止可能である。したがって複雑な樹脂検出装置を必
要とすることなく封止を行なうことができる。
【0026】次に図4(a)に示すように、2回目の樹
脂注入後、15度を保持することのできる保持治具24
に封止樹脂の注入を行なった半導体キャリア全体(CS
P)を載せた搬送用キャリア21を設置する。
【0027】そして図4(b)に示すように、半導体素
子11と半導体キャリア15との隙間に封止樹脂17を
充填したCSPに対して、60℃に加熱したオーブン2
5中で一定時間の加熱放置を行なう。ただしオーブン2
5の温度は、封止樹脂17が熱硬化、ゲル化しない温度
である。この工程では、半導体キャリア15の傾きの上
部から傾きの下部に向かって、封止樹脂17が流動でき
るように若干の温度で加熱して放置するものであり、こ
の工程により、CSPの周囲である半導体素子11と半
導体キャリア15との隙間、および周囲のフィレット1
7aを四辺バランスよく充填形成することができる。ま
た、この工程は、特に半導体素子11・半導体キャリア
15の周囲のフィレット17aを四辺バランスよく充填
形成する工程であり、樹脂を注入する工程と、フィレッ
トを形成する工程とを分離することにより、生産タクト
を大きく向上することができる。
【0028】その後、図4(c)に示すように、角度1
5度保持用の保持治具24から搬送用キャリア21とと
もに半導体装置であるCSPを取り出して、傾きなし
で、高温100〜200[℃]による封止樹脂の加熱硬
化を行なう。
【0029】なお、1回で注入する封止樹脂の量、2回
目の注入を行なうまでの時間、および15度に傾けた状
態での60[℃]の放置時間は、半導体素子11、半導
体キャリア15の大きさ、封止樹脂17の粘度等の諸条
件により異なる。
【0030】また、本実施例では、封止樹脂17の注入
時の角度が15度であるが、半導体素子11と半導体キ
ャリア15との隙間の距離が本実施例では、100[μ
m]以下の非常に狭い距離であり、25度以上では、封
止樹脂の流動が速くなりすぎて制御が難しく、また10
度以下では、流動が遅くなるというのを考慮して、15
度と設定しているものである。
【0031】本実施例では、半導体キャリア15上の配
線パターンの配設密度を均一にすることにより、気泡を
抑えて気密な樹脂封止ができるものである。また封止樹
脂17の使用量を一定量とし、半導体素子11と半導体
キャリア15との隙間への樹脂の充填を隙間充填の工程
と、周辺のフィレット形成のための工程との2回に分離
して行なうことにより、半導体素子11・半導体キャリ
ア15周囲のフィレットを四辺バランスよく形成するこ
とができ、加熱時の樹脂応力を一定にし、信頼性の優れ
た半導体装置(CSP)が実現する。
【0032】
【発明の効果】半導体キャリアの配線パターン密度の低
い部分にダミー配線パターンを設け、半導体キャリア上
のメタライズ密度の偏りをなくすことにより、封止樹脂
の流動速度を一定にし、封止樹脂内の気泡発生を抑制す
ることができる。また、樹脂の封入の一部とフィレット
の形成をオーブン中で行うことにより、ホットプレート
上では樹脂の注入だけが連続で行なわれることになり、
生産タクトは樹脂注入に要する時間のみに制限されるこ
とになる。従って、フィレット形成のための待ち時間を
無視することができ、生産タクトを大きく向上すること
ができる。また、フィレット形成の時間を十分にとれる
ため、形状とバランスのよいフィレットが形成されるこ
とになり、樹脂応力が一定となった半導体装置を実現す
ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例にかかる半導体装置を示
す断面図
【図2】本発明の第1の実施例にかかる半導体装置のキ
ャリア部を示す図
【図3】本発明の第2の実施例にかかる半導体装置の製
造方法を示す工程図
【図4】本発明の第2の実施例にかかる半導体装置の製
造方法を示す工程図
【図5】従来の半導体装置を構成するキャリア部を示す
【図6】従来の半導体装置の製造方法を示す工程図
【図7】従来の半導体装置の製造方法を示す工程図
【符号の説明】
1 基板 2 配線パタ−ン 3 外部電極 4 ホットプレ−ト 5 半導体素子 6 半導体キャリア 7 封止樹脂 8 ノズル 9 搬送用キャリア 10 構成体 11 半導体素子 12 電極 13 Auバンプ 14 導電性接着剤 15 半導体キャリア 16 配線パターン 17 封止樹脂 17a フィレット 18 外部電極 19 基板 20 ダミー配線パターン 21 搬送用キャリア 22 ホットプレート 23 ノズル 24 保持治具 25 オーブン

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子の電極上にバンプ電極群を形
    成する工程と、前記半導体素子上のバンプ電極群と、第
    1面上に配線パターン群とダミー配線パターン群とを有
    し、第2面上に外部端子群を有したキャリア部の前記配
    線パターン群とを電気的に接続させ、実装体を形成する
    工程と、封止樹脂を前記実装体の前記半導体素子と前記
    キャリア部との間に形成された隙間に注入する工程と、
    注入した樹脂を硬化させる工程とを有する半導体装置の
    製造方法であって、前記封止樹脂を前記半導体素子と前
    記キャリア部との間に形成された隙間に注入する工程
    は、実装体を傾斜させ、複数回に分けて樹脂を供給した
    後、前記実装体を傾斜したまま加熱放置することを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 封止樹脂を実装体の半導体素子とキャリ
    ア部との間に形成された隙間に注入する工程において、
    実装体を加熱しながら注入することを特徴とする請求項
    1に記載の半導体装置の製造方法。
  3. 【請求項3】 封止樹脂を実装体の半導体素子とキャリ
    ア部との間に形成された隙間に注入する工程において、
    傾斜角度15度で実装体を傾斜させた状態で樹脂を注入
    することを特徴とする請求項1に記載の半導体装置の製
    造方法。
JP07141519A 1995-06-08 1995-06-08 半導体装置の製造方法 Expired - Fee Related JP3140330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07141519A JP3140330B2 (ja) 1995-06-08 1995-06-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07141519A JP3140330B2 (ja) 1995-06-08 1995-06-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08335593A JPH08335593A (ja) 1996-12-17
JP3140330B2 true JP3140330B2 (ja) 2001-03-05

Family

ID=15293861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07141519A Expired - Fee Related JP3140330B2 (ja) 1995-06-08 1995-06-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3140330B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443555A3 (en) * 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
JP3613098B2 (ja) 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
JP3741005B2 (ja) 2000-09-13 2006-02-01 セイコーエプソン株式会社 配線基板、その製造方法、表示装置および電子機器
JP2003204015A (ja) * 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
JP3544970B2 (ja) 2002-09-30 2004-07-21 沖電気工業株式会社 Cofテープキャリア、半導体素子、半導体装置
JPWO2006062195A1 (ja) * 2004-12-09 2008-06-12 松下電器産業株式会社 半導体実装基板
JP5853902B2 (ja) * 2012-08-10 2016-02-09 トヨタ自動車株式会社 レゾルバステータ及びその製造方法

Also Published As

Publication number Publication date
JPH08335593A (ja) 1996-12-17

Similar Documents

Publication Publication Date Title
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP3177570B2 (ja) 電子部品パッケージ
JPH11312712A (ja) 半導体装置及びその製造方法
JP3140330B2 (ja) 半導体装置の製造方法
JPH06204272A (ja) 半導体装置の製造方法
JPH07193162A (ja) ボールグリッドアレイ半導体装置及びその実装基板
JP2002110856A (ja) 半導体装置の製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JPH10125734A (ja) 半導体ユニットおよびその製造方法
US20020072149A1 (en) Method for manufacturing a semiconductor device
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3014577B2 (ja) 半導体装置の製造方法
JP3745329B2 (ja) 半導体装置の製造方法
JP3495913B2 (ja) 半導体装置実装用樹脂シート
JPS6389313A (ja) 電子部品の金型樹脂成形法
JP3234614B2 (ja) 半導体装置及びその製造方法
JPH09223721A (ja) 半導体装置及びその製造方法及び実装基板及びその製造方法
JP2002237566A (ja) 半導体装置の3次元実装構造体とその製造方法
JP3045940B2 (ja) 半導体装置およびその製造方法
JPS6313337A (ja) 半導体素子の実装方法
JPH1098077A (ja) 半導体装置の製造方法
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JP3234062B2 (ja) 半導体パッケージおよびその製造方法
JP2834017B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees