JP3745329B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3745329B2 JP3745329B2 JP2002300143A JP2002300143A JP3745329B2 JP 3745329 B2 JP3745329 B2 JP 3745329B2 JP 2002300143 A JP2002300143 A JP 2002300143A JP 2002300143 A JP2002300143 A JP 2002300143A JP 3745329 B2 JP3745329 B2 JP 3745329B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- package
- mounting
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、実装性に優れたボールグリッドアレイ（以下、ＢＧＡと称する）半導体装置及びそれを搭載する実装基板に関し、特に、回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高機能化に伴い、面付実装型パッケージの外部リードの数は増大する傾向にある。これらの半導体装置の代表例がＱＦＰ（Quad Flat Package）である。ＱＦＰは半導体装置の側面に外部リードを設けているため、外部リードの間隔を狭くしたとしても、外部リードの数の増大によりパッケージサイズは大型化の傾向にある。これに対して、近年、開発された面付実装型パッケージがＢＧＡ半導体装置である。このＢＧＡ半導体装置は、図１４に示すように、回路配線を有する基板１の片側の面２に半導体チップを搭載し、基板１と半導体チップを金ワイヤー等で電気的に接続し、基板１の半導体チップを搭載した面２を封止樹脂５で封止している。また、基板１の半導体チップを搭載した面の反対側の面６に、半導体チップと電気的に接続した複数の電極７を形成し、電極７上にはんだバンプ８を設けて外部電極としている。このはんだバンプ８は、面６上にアレイ状に配置されているため、ＱＦＰと比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、ＱＦＰよりもパッケージサイズが小さくできるという特徴を有する。このＢＧＡ半導体装置を、実装基板９上に位置決めして搭載し、実装基板９とパッケージを加熱することによりはんだバンプ８をリフローし、実装基板９上の電極１０と接続する。
【０００３】
前記ＢＧＡ半導体装置に関する技術については、米国特許第５,２４１,１３３号明細書(Aug,31,1993)に記載されている。
【０００４】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見い出した。
【０００５】
すなわち、図１４に示すように、ＢＧＡ半導体装置は基板１の片面を樹脂封止する構造であるため、内部の半導体チップ、基板１及び封止樹脂５のそれぞれの熱膨張係数の違いによりＢＧＡ半導体装置のパッケージが反ることがある。このときＢＧＡ半導体装置を実装基板９に搭載すると、図１４に示すように、実装基板９上の電極１０とはんだバンプ８の間に隙間１１が生じるため、はんだバンプをリフローしても電極１０とはんだバンプ８が接続されない問題が生じる。
【０００６】
特に、熱膨張係数が大きい封止樹脂５を使用した場合、はんだリフロー温度まで加熱したときには基板１の上面の封止樹脂５が大きく膨張し、パッケージの反りは上に凸になる。このとき、パッケージの端面に近いはんだバンプ８は接続されているが、パッケージの中央部に近いはんだバンプ８は接続されない。さらに、ＢＧＡ半導体装置は外部端子であるはんだバンプ８がパッケージの下側にあるため、実装基板９とパッケージの接続点がパッケージの下に隠れてしまい、接続の外観検査が実際上不可能である。そのため、パッケージの反りによるはんだバンプ８の接続不良が生じたとしても、実装終了後、電気的な検査を行うまで発見することができないという問題があった。
【０００７】
本発明の目的は、パッケージの反りが生じても電気的接続のない実装が可能なＢＧＡ半導体装置を提供することにある。
【０００８】
本発明の他の目的は、パッケージの反りが生じても電気的に接続された実装が可能なＢＧＡ半導体装置用実装基板を提供することにある。
【０００９】
本発明の他の目的は、ＢＧＡ半導体装置の実装歩留の向上をはかることが可能な技術を提供することにある。
【００１０】
本発明の他の目的は、ＢＧＡ半導体装置の実装外観検査が可能な技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
すなわち、（１）回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ及び電気接続部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているＢＧＡ半導体装置であって、前記封止樹脂の熱膨張係数が、前記基板の熱膨張係数よりも小さい。
【００１４】
（２）前記（１）のＢＧＡ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にある。
【００１５】
（３）当該ＢＧＡ半導体装置の反り量に応じて前記電極の前記はんだバンプとの接触面積の大きさを変えたものである。
【００１６】
（４）基板の半導体チップを搭載した面と反対側面に複数のはんだバンプが設けられたＢＧＡ半導体装置が実装される、前記はんたバンプに対応した複数の電極を有する実装基板であって、前記実装基板上の電極の前記はんだバンプとの接触面積は、前記ＢＧＡ半導体装置を当該実装基板に搭載し、はんだをリフローした時に生じる前記はんだバンプと前記電極の間の隙間に応じた面積の大きさになっている。
【００１７】
（５）基板の半導体チップを搭載した面と反対側の面に複数のはんだバンプが設けられたボールグリッドアレイ半導体装置を実装基板に実装し、前記はんだをリフローした時に、前記ボールグリッドアレイ半導体装置の基板の中央部が前記半導体チップを搭載した面と反対側の面方向に凸に反らせて前記実装基板上の電極と前記はんだバンプとを電気的に接続する実装方法である。
【００１８】
【作用】
前記の（１）によれば、実装基板に実装し、はんだリフロー温度まで加熱した時の基板の熱膨張係数より小さい熱膨張係数の封止樹脂を使用することにより、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反るので、パッケージの中央部に近いはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。
【００１９】
前記（２）によれば、前記ＢＧＡ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にあるので、実装基板とパッケージの接続点の接続部が側面からさらに容易に観察することができ、外観検査がより確実に行うことができる。これにより、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【００２０】
前記（３）によれば、前記ＢＧＡ半導体装置のパッケージの反りに応じて基板上のはんだバンプ下の電極の面積を変えることにより、電極上に形成されるはんだバンプの高さを変えることができるので、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００２１】
前記（４）によれば、実装基板上の電極のはんだバンプとの接触面積は、前記ＢＧＡ半導体装置を当該実装基板に搭載し、前記はんだのリフローした時に、前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにすることにより、実装前と実装後のはんだバンプ高さの差を制御することができるので、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００２２】
前記の（１）及び（２）によれば、実装基板に実装した時、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反らせることにより、パッケージのはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。これにより、簡単に外観検査ができ、かつ、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００２３】
【実施例】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００２４】
なお、実施例を説明する全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２５】
（実施例１）
図１は、本発明のＢＧＡ半導体装置の実施例１に係る構成を示す参考断面図、図２は、本実施例１に係るＢＧＡ半導体装置のはんだパンプの配列を示す参考平面図、図３は、本実施例１のＢＧＡ半導体装置の各製造工程における断面図、図４は、本実施例１のＢＧＡ半導体装置を実装する実装基板の電極の配列を示す平面図、図５は、本実施例１のＢＧＡ半導体装置を実装基板に実装する方法を説明するための図である。
【００２６】
図１乃至図５において、１はその表面及びその内部に回路配線を有する基板、２は基板の半導体チップを搭載する面、３は半導体チップ、４はＡｕワイヤ、５は封止樹脂、６は基板のはんだバンプを設ける面、７は基板上の電極、８ははんだバンプ、２０は実装基板、２２は実装基板上の電極である。また第１４図において、１１はリフロー時の温度における実装基板上の電極とはんだバンプとの間に生じるであろうところの隙間である。
【００２７】
本実施例１のＢＧＡ半導体装置は、図１に示すように、回路配線を有する基板１上に半導体チップ３が搭載され、この半導体チップ３の電極と前記回路配線とをＡｕワイヤ４で電気的に接続し、少なくとも前記半導体チップ３，Ａｕワイヤ４及び電気的接続の部分が封止樹脂５で封止され、前記基板１の前記半導体チップ３が搭載された面２と反対側の面６に、図２に示すように、複数のほぼ均一の量のはんだバンプ８がアレイ状に配設されている。そして、前記ＢＧＡ半導体装置の最外周のはんだバンプ８Ａが、封止樹脂５の端面５Ａより外側に配置されている。
【００２８】
前記基板１の材料としては、熱膨張係数α＝１７×１０−６／℃のガラスエポキシ（ＪＩＳ“ＦＲ-４”）を使用する。また、前記封止樹脂５としては、レジンを用いるが、このレジンの熱膨張係数が、前記基板１の熱膨張係数よりも小さいものを使用する。基板１として熱膨張係数α＝１７×１０−６／℃のガラスエポキシを使用した場合、理想的なレジンの熱膨張係数αは、１７×１０−６／℃であるが、シリコン（Ｓｉ）の半導体チップ３熱膨張係数の関係から、１７×１０−６／℃以下のレジンを使用する。好ましいレジンの熱膨張係数αは、１０×１０−６〜１４×１０−６／℃である。
【００２９】
また、前記本実施例１のＢＧＡ半導体装置の各部の寸法は、図１に示すように、基板１の底面から封止樹脂５の上面までの高さ１.５ｍｍ、封止樹脂５の厚さ０.９ｍｍ、基板１の厚さ０.６ｍｍ、電極を含むはんだバンプ８の高さ０.６ｍｍである。そして、例えば、はんだバンプ８は１１９個がピッチ１.２７ｍｍで７×１７のアレイ状に配設されている。外形は１４ｍｍ×２２ｍｍの長方形である。
【００３０】
次に、本実施例１のＢＧＡ半導体装置の製造方法を説明する。
【００３１】
まず、図３（Ａ）に示すように、基板１上に半導体チップ３をエポキシペースト等で接着する。次に、図３（Ｂ）に示すように、基板１と半導体チップ３をＡｕワイヤー４で接続する。次いで、図３（Ｃ）に示すように、基板１の面２をトランスファー成型で樹脂封止する。この時に、熱膨張係数が１７×１０−６／℃以下の封止樹脂を使用する。例えば、熱膨張係数αが１０×１０−６／℃〜１４×１０−６／℃のレジンを使用することが好ましい。封止後、樹脂を硬化させるが、樹脂の硬化収縮によりＢＧＡ半導体装置は、図１に示すように、ほぼ水平もしくは少し湾曲している。樹脂の硬化収縮率は５％程度であるので、封止樹脂部の大きさが１０ｍｍ□（平方）の場合、一辺の収縮量は約２.５μｍである。最後に、図３（Ｄ）に示すように、はんだバンプ８を基板１上の電極７に転写後、はんだリフロー炉に基板１を通してはんだバンプ８を形成し、ＢＧＡ半導体装置が完成する。
【００３２】
図４は、本実施例１の実装基板を上面から見た平面図であり、２０は実装基板、２１は通常の直径の円形電極、２２は直径を大きくした円形電極である。
【００３３】
前記実装基板２０上に前記ＢＧＡ半導体装置のパッケージ（以下、単にパッケージと称す）を搭載する工程を図５に示す。まず、図５（Ａ）に示すように、実装基板２０上の電極２１，２２にフラックス２３を塗布する。次に、図５（Ｂ）に示すように、半導体装置を位置決めして実装基板２０上に搭載する。次いで、実装基板２０とＢＧＡ半導体装置をはんだリフロー炉に通し、はんだバンプ８をリフローさせると、はんだバンプ８と実装基板２０上の電極２１との接続は、まずＢＧＡ半導体装置の中央部から行なわれ、図５（Ｃ）に示すように最外周のバンプ８Ａは最後に接続が行われる。最外周のはんだバンプ８Ａと実装基板２０上の電極２１との間には、基板１の熱膨張係数と封止樹脂５の熱膨張係数の差によりパッケージ中央部が下に凸に反り、約５０μｍ〜６０μｍ（データによる）の隙間が生じるが、図５（Ｃ）に示すように、最外周のはんだバンプ８Ａと実装基板２０上の電極２２との間が接続され、すべてのはんだバンプ８及び８Ａが接続され実装が終了する。
【００３４】
すなわち、実装後、ＢＧＡ半導体装置の中央部付近のバンプ高さは約４３０μｍになっており、実装前とのバンプ高さの差は、約７０μｍである。これにより、実装前に最外周のはんだバンプ８Ａと実装基板２０上の電極２１との間の隙間は吸収され、最外周のはんだバンプ８Ａも実装基板１上の電極２１と接触するため、はんだが電極２１上に濡れ広がり接続が行われる。
【００３５】
また、前記実施例１においては、実装基板２０上の電極２１の直径を大きくしたが、実装基板２０上の電極を同一の直径とし、ＢＧＡ半導体装置のパッケージの電極を、図６に示すように、最外周付近のはんだバンプ８Ａの電極３１は、ＢＧＡ半導体装置のパッケージの中央部付近のはんだバンプ８の電極３２よりも、小さい直径にしても同様の作用効果を得ることができる。また、更に最外周付近のはんだバンプ８Ａの電極３１の直径を小さくすることによって電極３１間の距離が大きくなる為、実装基板２０上の配線３４の引き回し自由度が増す。
【００３６】
ここで、電極の面積とその上に形成されるはんだパンプの高さの関係について説明する。
【００３７】
電極の面積とはんだバンプ高さの関係は近似的に次式で表せる。
【００３８】
【数１】
【００３９】
例えば、はんだの体積Ｖ＝１．０３ｍｍ３とすると電極の直径０．６０ｍｍのときははんだバンプ高さは０．６１ｍｍとなり、電極の直径０．４のときははんだバンプ高さは０．７ｍｍとなる。
【００４０】
このように、供給するはんだの重を一定にしたとしても電極の面積を変えることにより、はんだバンプ高さを変えることが可能となる。
【００４１】
図７乃至図１０は、前記好ましいレジンの熱膨張係数αが１０×１０−６〜１４×１０−６／℃におけるそれぞれのパッケージの反り量の実験結果を示したものであり、図７は熱膨張係数αが１０×１０−６／℃のレジンを使用した場合、図８は熱膨張係数αが１２×１０−６／℃のレジンを使用した場合、図９は熱膨張係数αが１３×１０−６／℃のレジンを使用した場合、図１０は熱膨張係数αが１４×１０−６／℃のレジンを使用した場合である。ここで、パッケージの反り量とは、図１１に示すように、基板１上の封止樹脂５を下側にして支持し、基板１の上面の端部を含む水平面を基準Ｓとし、この基準Ｓからの前記基板１の上面Ｈの高さである。そして、基板１の材料としては熱膨張係数α＝１７×１０−６／℃のガラスエポキシ（ＪＩＳ“ＦＲ-４”）を使用した。
【００４２】
図７乃至図１０において、横軸は基板１の端からの距離（ｍｍ）、縦軸は反り量（μｍ）であり、△印は実装基板９に実装する時のリフロー温度（１７０℃）の時のパッケージの反り量、□印はモールド完了の常温（２２℃）の時のパッケージの反り量、四辺形の黒印は常温（２２℃）とリフロー温度（１７０℃）との間の任意の温度（９０℃，９３℃，８６℃，９５℃）の時のパッケージの反り量である。この任意の温度はパッケージの反り量の傾向を見るための温度である。
【００４３】
前記図７乃至図１０からわかるように、いずれも△印で示す実装基板９に実装する時のリフロー温度（１７０℃）の時は、パッケージが反った状態となり下方向に凸となる。特に、図７及び図８に示すように、□印で示すモールド完了の常温（２２℃）の時は、パッケージは平担もしくは逆の下方向に凸となり、本発明で希望する下方向に凸の形状となっていないが、△印で示す実装基板９に実装する時のリフロー温度（１７０℃）の時は、パッケージの中央部が反った状態となり、実装基板９の実装面に対して下方向に凸の反りが生じることがわかる。
【００４４】
以上の説明からわかるように、実施例１によれば、実装時の加熱による封止樹脂５の膨張が基板１の膨張より小さくすることにより、前記パッケージの基板１の外周部が中央部に対して前記半導体チップ３を搭載した面２側方向に反って、パッケージが実装基板９の実装面に対して下に凸の反りを生じるので、ＢＧＡ半導体装置のパッケージの反りは下に凸の状態に保たれる。この時、はんだバンプ８と実装基板９上の電極１０との接続は、前記パッケージの中央部から行われ、最外周のはんだバンプ８は最後に接続が行われる。そのため、最外周のバンプの接続の外観検査を行い、その最外周のすべてのはんだバンプ８Ａが接続されていれば、その内側のはんだバンプ８も接続されていると判断できる。
【００４５】
また、前記パッケージの最外周のはんだバンプ８が、封止樹脂５の端面５Ａより外側にあるので、実装基板９とパッケージの接続点の接続部を周囲から観察できるので、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【００４６】
（実施例２）
図１２は、本発明のＢＧＡ半導体装置の実装基板の実施例２に係る構成を示す参考平面図、図１３は本実施例２に係る実装基板上にＢＧＡ半導体装置を実装した状態を示す参考断面図である。
【００４７】
本実施例２のＢＧＡ半導体装置の実装基板は、前記実装基板上の電極の接触面積を、前記ＢＧＡ半導体装置を当該実装基板に搭載し、はんだリフロー時の熱による基板１の反りによって前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにしたものである。
【００４８】
例えば、図１に示すように、前記封止樹脂５の熱膨張係数が、前記基板１の熱膨張係数よりも小さいという条件がないと、基板１の半導体チップ３を搭載した面２と反対側の面６に複数のはんだバンプ８が設けられたＢＧＡ半導体装置を実装基板９に実装した時、前記ＢＧＡ半導体装置の基板１の中央部が前記半導体チップ３を搭載した面２方向に凸に反った場合（前記実施例１と反対方向に反った場合）が生じる。この場合においても、前記実装基板９上の電極と前記はんだバンプ８とを確実に電気的に接続するためには、図１３に示すように、パッケージの基板１の中央部に生じる前記はんだバンプ８と電極３２との間の隙間３３に対応する高さ分だけはんだバンプ８を高くしなけばならない。その反面、パッケージの基板１の周辺部付近のはんだバンプ８Ａは下に押し付られて高さが低くなる。そこで、本実施例２の実装基板９上の電極は、図１２に示すように、前記実装基板９上の電極のうちパッケージの基板１の中央部付近のはんだバンプ８に対応する部分の電極３２の面積を周辺部付近の電極３１よりも小さくしてある。
【００４９】
このようにすることにより、はんだリフロー後、冷却されて封止樹脂５が収縮し、半導体装置の反りが再び大きくなり、中央部付近のはんだバンプ８Ａは、上方に大きく引き伸ばされるが、前記のように実装基板３０上の電極３１の直径を小さしてあることにより、はんだバンプ８Ａのはんだが実装基板３０上の電極３１と基板１上の電極７との間で引き伸ばされても、はんだが不足することがないため切断されず、電気的に確実に接続される。
【００５０】
本実施例２では、前記実装基板９上の電極のうちパッケージの基板１の中央部のはんだバンプ８に対応する部分の電極３１の面積を小さくしたが、反対に前記実装基板９上の電極のうちパッケージの基板１の周辺部付近のはんだバンプ８Ａに対応する部分の電極３２の面積を中央部付近の電極よりも大きくしても同様の作用効果が得られる。
【００５１】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００５３】
（１）ＢＧＡ半導体装置を実装基板に実装する時、そのパッケージの反りに起因するパッケージ中央部付近のバンプの接続不良を防止もしくは低減することができる。
【００５４】
（２）ＢＧＡ半導体装置を実装基板に実装する時、そのパッケージの最外周のバンプの外観検査のみで接続の判定ができ、実装の外観検査を容易にすることができる。
【００５５】
（３）ＢＧＡ半導体装置を実装基板に実装する時、ＢＧＡ半導体装置のパッケージが反っていても、電気的接続不良がなく確実に実装することが容易にでき、かつ、歩留を向上することができる。
【図面の簡単な説明】
【図１】 本発明のＢＧＡ半導体装置の実施例１に係る構成を示す参考断面図である。
【図２】 本実施例１に係るＢＧＡ半導体装置のはんだバンプの配列を示す参考平面図である。
【図３】 本実施例１のＢＧＡ半導体装置の各製造工程における断面図である。
【図４】 本実施例１のＢＧＡ半導体装置を実装する実装基板の電極の配列を示す平面図である。
【図５】 本実施例１のＢＧＡ半導体装置を実装基板に実装する方法を説明するための図である。
【図６】 本実施例１のＢＧＡ半導体装置の電極の変形例を示す平面図である。
【図７】 本実施例１の熱膨張係数αが１０×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図８】 本実施例１の熱膨張係数αが１２×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図９】 本実施例１の熱膨張係数αが１３×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図１０】 本実施例１の熱膨張係数αが１４×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図１１】 本実施例１のパッケージの反り量の実験を説明するための図である。
【図１２】 本発明の実施例２に係る実装基板を上面から見た参考平面図である。
【図１３】 本実施例２に係るＢＧＡ半導体装置を実装基板に搭載した状態を示す参考断面図である。
【図１４】 従来のＢＧＡ装置の問題点を説明するための実装基板上に実装した側面図である。
【符号の説明】
１…回路配線を有する基板、２…基板の半導体チップを搭載する面、３…半導体チップ、４…Ａｕワイヤ、５…封止樹脂、６…基板のはんだバンプを設ける面、７…基板上の電極、８，８Ａ…はんだバンプ、９…実装基板、１０…実装基板上の電極、１１…実装基板上の電極とはんだバンプとの隙間、２０…実装基板、２１…通常の直径の円形電極、２２…直径を大きくした円形電極、３０…実装基板、３１…バンプ８Ａに対応する電極、３２…バンプ８に対応する電極、３３…実装基板上の電極とはんだバンプとの隙間。
【産業上の利用分野】
本発明は、実装性に優れたボールグリッドアレイ（以下、ＢＧＡと称する）半導体装置及びそれを搭載する実装基板に関し、特に、回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の高機能化に伴い、面付実装型パッケージの外部リードの数は増大する傾向にある。これらの半導体装置の代表例がＱＦＰ（Quad Flat Package）である。ＱＦＰは半導体装置の側面に外部リードを設けているため、外部リードの間隔を狭くしたとしても、外部リードの数の増大によりパッケージサイズは大型化の傾向にある。これに対して、近年、開発された面付実装型パッケージがＢＧＡ半導体装置である。このＢＧＡ半導体装置は、図１４に示すように、回路配線を有する基板１の片側の面２に半導体チップを搭載し、基板１と半導体チップを金ワイヤー等で電気的に接続し、基板１の半導体チップを搭載した面２を封止樹脂５で封止している。また、基板１の半導体チップを搭載した面の反対側の面６に、半導体チップと電気的に接続した複数の電極７を形成し、電極７上にはんだバンプ８を設けて外部電極としている。このはんだバンプ８は、面６上にアレイ状に配置されているため、ＱＦＰと比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、ＱＦＰよりもパッケージサイズが小さくできるという特徴を有する。このＢＧＡ半導体装置を、実装基板９上に位置決めして搭載し、実装基板９とパッケージを加熱することによりはんだバンプ８をリフローし、実装基板９上の電極１０と接続する。
【０００３】
前記ＢＧＡ半導体装置に関する技術については、米国特許第５,２４１,１３３号明細書(Aug,31,1993)に記載されている。
【０００４】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見い出した。
【０００５】
すなわち、図１４に示すように、ＢＧＡ半導体装置は基板１の片面を樹脂封止する構造であるため、内部の半導体チップ、基板１及び封止樹脂５のそれぞれの熱膨張係数の違いによりＢＧＡ半導体装置のパッケージが反ることがある。このときＢＧＡ半導体装置を実装基板９に搭載すると、図１４に示すように、実装基板９上の電極１０とはんだバンプ８の間に隙間１１が生じるため、はんだバンプをリフローしても電極１０とはんだバンプ８が接続されない問題が生じる。
【０００６】
特に、熱膨張係数が大きい封止樹脂５を使用した場合、はんだリフロー温度まで加熱したときには基板１の上面の封止樹脂５が大きく膨張し、パッケージの反りは上に凸になる。このとき、パッケージの端面に近いはんだバンプ８は接続されているが、パッケージの中央部に近いはんだバンプ８は接続されない。さらに、ＢＧＡ半導体装置は外部端子であるはんだバンプ８がパッケージの下側にあるため、実装基板９とパッケージの接続点がパッケージの下に隠れてしまい、接続の外観検査が実際上不可能である。そのため、パッケージの反りによるはんだバンプ８の接続不良が生じたとしても、実装終了後、電気的な検査を行うまで発見することができないという問題があった。
【０００７】
本発明の目的は、パッケージの反りが生じても電気的接続のない実装が可能なＢＧＡ半導体装置を提供することにある。
【０００８】
本発明の他の目的は、パッケージの反りが生じても電気的に接続された実装が可能なＢＧＡ半導体装置用実装基板を提供することにある。
【０００９】
本発明の他の目的は、ＢＧＡ半導体装置の実装歩留の向上をはかることが可能な技術を提供することにある。
【００１０】
本発明の他の目的は、ＢＧＡ半導体装置の実装外観検査が可能な技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１３】
すなわち、（１）回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ及び電気接続部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているＢＧＡ半導体装置であって、前記封止樹脂の熱膨張係数が、前記基板の熱膨張係数よりも小さい。
【００１４】
（２）前記（１）のＢＧＡ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にある。
【００１５】
（３）当該ＢＧＡ半導体装置の反り量に応じて前記電極の前記はんだバンプとの接触面積の大きさを変えたものである。
【００１６】
（４）基板の半導体チップを搭載した面と反対側面に複数のはんだバンプが設けられたＢＧＡ半導体装置が実装される、前記はんたバンプに対応した複数の電極を有する実装基板であって、前記実装基板上の電極の前記はんだバンプとの接触面積は、前記ＢＧＡ半導体装置を当該実装基板に搭載し、はんだをリフローした時に生じる前記はんだバンプと前記電極の間の隙間に応じた面積の大きさになっている。
【００１７】
（５）基板の半導体チップを搭載した面と反対側の面に複数のはんだバンプが設けられたボールグリッドアレイ半導体装置を実装基板に実装し、前記はんだをリフローした時に、前記ボールグリッドアレイ半導体装置の基板の中央部が前記半導体チップを搭載した面と反対側の面方向に凸に反らせて前記実装基板上の電極と前記はんだバンプとを電気的に接続する実装方法である。
【００１８】
【作用】
前記の（１）によれば、実装基板に実装し、はんだリフロー温度まで加熱した時の基板の熱膨張係数より小さい熱膨張係数の封止樹脂を使用することにより、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反るので、パッケージの中央部に近いはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。
【００１９】
前記（２）によれば、前記ＢＧＡ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にあるので、実装基板とパッケージの接続点の接続部が側面からさらに容易に観察することができ、外観検査がより確実に行うことができる。これにより、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【００２０】
前記（３）によれば、前記ＢＧＡ半導体装置のパッケージの反りに応じて基板上のはんだバンプ下の電極の面積を変えることにより、電極上に形成されるはんだバンプの高さを変えることができるので、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００２１】
前記（４）によれば、実装基板上の電極のはんだバンプとの接触面積は、前記ＢＧＡ半導体装置を当該実装基板に搭載し、前記はんだのリフローした時に、前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにすることにより、実装前と実装後のはんだバンプ高さの差を制御することができるので、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００２２】
前記の（１）及び（２）によれば、実装基板に実装した時、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反らせることにより、パッケージのはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。これにより、簡単に外観検査ができ、かつ、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００２３】
【実施例】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００２４】
なお、実施例を説明する全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００２５】
（実施例１）
図１は、本発明のＢＧＡ半導体装置の実施例１に係る構成を示す参考断面図、図２は、本実施例１に係るＢＧＡ半導体装置のはんだパンプの配列を示す参考平面図、図３は、本実施例１のＢＧＡ半導体装置の各製造工程における断面図、図４は、本実施例１のＢＧＡ半導体装置を実装する実装基板の電極の配列を示す平面図、図５は、本実施例１のＢＧＡ半導体装置を実装基板に実装する方法を説明するための図である。
【００２６】
図１乃至図５において、１はその表面及びその内部に回路配線を有する基板、２は基板の半導体チップを搭載する面、３は半導体チップ、４はＡｕワイヤ、５は封止樹脂、６は基板のはんだバンプを設ける面、７は基板上の電極、８ははんだバンプ、２０は実装基板、２２は実装基板上の電極である。また第１４図において、１１はリフロー時の温度における実装基板上の電極とはんだバンプとの間に生じるであろうところの隙間である。
【００２７】
本実施例１のＢＧＡ半導体装置は、図１に示すように、回路配線を有する基板１上に半導体チップ３が搭載され、この半導体チップ３の電極と前記回路配線とをＡｕワイヤ４で電気的に接続し、少なくとも前記半導体チップ３，Ａｕワイヤ４及び電気的接続の部分が封止樹脂５で封止され、前記基板１の前記半導体チップ３が搭載された面２と反対側の面６に、図２に示すように、複数のほぼ均一の量のはんだバンプ８がアレイ状に配設されている。そして、前記ＢＧＡ半導体装置の最外周のはんだバンプ８Ａが、封止樹脂５の端面５Ａより外側に配置されている。
【００２８】
前記基板１の材料としては、熱膨張係数α＝１７×１０−６／℃のガラスエポキシ（ＪＩＳ“ＦＲ-４”）を使用する。また、前記封止樹脂５としては、レジンを用いるが、このレジンの熱膨張係数が、前記基板１の熱膨張係数よりも小さいものを使用する。基板１として熱膨張係数α＝１７×１０−６／℃のガラスエポキシを使用した場合、理想的なレジンの熱膨張係数αは、１７×１０−６／℃であるが、シリコン（Ｓｉ）の半導体チップ３熱膨張係数の関係から、１７×１０−６／℃以下のレジンを使用する。好ましいレジンの熱膨張係数αは、１０×１０−６〜１４×１０−６／℃である。
【００２９】
また、前記本実施例１のＢＧＡ半導体装置の各部の寸法は、図１に示すように、基板１の底面から封止樹脂５の上面までの高さ１.５ｍｍ、封止樹脂５の厚さ０.９ｍｍ、基板１の厚さ０.６ｍｍ、電極を含むはんだバンプ８の高さ０.６ｍｍである。そして、例えば、はんだバンプ８は１１９個がピッチ１.２７ｍｍで７×１７のアレイ状に配設されている。外形は１４ｍｍ×２２ｍｍの長方形である。
【００３０】
次に、本実施例１のＢＧＡ半導体装置の製造方法を説明する。
【００３１】
まず、図３（Ａ）に示すように、基板１上に半導体チップ３をエポキシペースト等で接着する。次に、図３（Ｂ）に示すように、基板１と半導体チップ３をＡｕワイヤー４で接続する。次いで、図３（Ｃ）に示すように、基板１の面２をトランスファー成型で樹脂封止する。この時に、熱膨張係数が１７×１０−６／℃以下の封止樹脂を使用する。例えば、熱膨張係数αが１０×１０−６／℃〜１４×１０−６／℃のレジンを使用することが好ましい。封止後、樹脂を硬化させるが、樹脂の硬化収縮によりＢＧＡ半導体装置は、図１に示すように、ほぼ水平もしくは少し湾曲している。樹脂の硬化収縮率は５％程度であるので、封止樹脂部の大きさが１０ｍｍ□（平方）の場合、一辺の収縮量は約２.５μｍである。最後に、図３（Ｄ）に示すように、はんだバンプ８を基板１上の電極７に転写後、はんだリフロー炉に基板１を通してはんだバンプ８を形成し、ＢＧＡ半導体装置が完成する。
【００３２】
図４は、本実施例１の実装基板を上面から見た平面図であり、２０は実装基板、２１は通常の直径の円形電極、２２は直径を大きくした円形電極である。
【００３３】
前記実装基板２０上に前記ＢＧＡ半導体装置のパッケージ（以下、単にパッケージと称す）を搭載する工程を図５に示す。まず、図５（Ａ）に示すように、実装基板２０上の電極２１，２２にフラックス２３を塗布する。次に、図５（Ｂ）に示すように、半導体装置を位置決めして実装基板２０上に搭載する。次いで、実装基板２０とＢＧＡ半導体装置をはんだリフロー炉に通し、はんだバンプ８をリフローさせると、はんだバンプ８と実装基板２０上の電極２１との接続は、まずＢＧＡ半導体装置の中央部から行なわれ、図５（Ｃ）に示すように最外周のバンプ８Ａは最後に接続が行われる。最外周のはんだバンプ８Ａと実装基板２０上の電極２１との間には、基板１の熱膨張係数と封止樹脂５の熱膨張係数の差によりパッケージ中央部が下に凸に反り、約５０μｍ〜６０μｍ（データによる）の隙間が生じるが、図５（Ｃ）に示すように、最外周のはんだバンプ８Ａと実装基板２０上の電極２２との間が接続され、すべてのはんだバンプ８及び８Ａが接続され実装が終了する。
【００３４】
すなわち、実装後、ＢＧＡ半導体装置の中央部付近のバンプ高さは約４３０μｍになっており、実装前とのバンプ高さの差は、約７０μｍである。これにより、実装前に最外周のはんだバンプ８Ａと実装基板２０上の電極２１との間の隙間は吸収され、最外周のはんだバンプ８Ａも実装基板１上の電極２１と接触するため、はんだが電極２１上に濡れ広がり接続が行われる。
【００３５】
また、前記実施例１においては、実装基板２０上の電極２１の直径を大きくしたが、実装基板２０上の電極を同一の直径とし、ＢＧＡ半導体装置のパッケージの電極を、図６に示すように、最外周付近のはんだバンプ８Ａの電極３１は、ＢＧＡ半導体装置のパッケージの中央部付近のはんだバンプ８の電極３２よりも、小さい直径にしても同様の作用効果を得ることができる。また、更に最外周付近のはんだバンプ８Ａの電極３１の直径を小さくすることによって電極３１間の距離が大きくなる為、実装基板２０上の配線３４の引き回し自由度が増す。
【００３６】
ここで、電極の面積とその上に形成されるはんだパンプの高さの関係について説明する。
【００３７】
電極の面積とはんだバンプ高さの関係は近似的に次式で表せる。
【００３８】
【数１】
例えば、はんだの体積Ｖ＝１．０３ｍｍ３とすると電極の直径０．６０ｍｍのときははんだバンプ高さは０．６１ｍｍとなり、電極の直径０．４のときははんだバンプ高さは０．７ｍｍとなる。
【００４０】
このように、供給するはんだの重を一定にしたとしても電極の面積を変えることにより、はんだバンプ高さを変えることが可能となる。
【００４１】
図７乃至図１０は、前記好ましいレジンの熱膨張係数αが１０×１０−６〜１４×１０−６／℃におけるそれぞれのパッケージの反り量の実験結果を示したものであり、図７は熱膨張係数αが１０×１０−６／℃のレジンを使用した場合、図８は熱膨張係数αが１２×１０−６／℃のレジンを使用した場合、図９は熱膨張係数αが１３×１０−６／℃のレジンを使用した場合、図１０は熱膨張係数αが１４×１０−６／℃のレジンを使用した場合である。ここで、パッケージの反り量とは、図１１に示すように、基板１上の封止樹脂５を下側にして支持し、基板１の上面の端部を含む水平面を基準Ｓとし、この基準Ｓからの前記基板１の上面Ｈの高さである。そして、基板１の材料としては熱膨張係数α＝１７×１０−６／℃のガラスエポキシ（ＪＩＳ“ＦＲ-４”）を使用した。
【００４２】
図７乃至図１０において、横軸は基板１の端からの距離（ｍｍ）、縦軸は反り量（μｍ）であり、△印は実装基板９に実装する時のリフロー温度（１７０℃）の時のパッケージの反り量、□印はモールド完了の常温（２２℃）の時のパッケージの反り量、四辺形の黒印は常温（２２℃）とリフロー温度（１７０℃）との間の任意の温度（９０℃，９３℃，８６℃，９５℃）の時のパッケージの反り量である。この任意の温度はパッケージの反り量の傾向を見るための温度である。
【００４３】
前記図７乃至図１０からわかるように、いずれも△印で示す実装基板９に実装する時のリフロー温度（１７０℃）の時は、パッケージが反った状態となり下方向に凸となる。特に、図７及び図８に示すように、□印で示すモールド完了の常温（２２℃）の時は、パッケージは平担もしくは逆の下方向に凸となり、本発明で希望する下方向に凸の形状となっていないが、△印で示す実装基板９に実装する時のリフロー温度（１７０℃）の時は、パッケージの中央部が反った状態となり、実装基板９の実装面に対して下方向に凸の反りが生じることがわかる。
【００４４】
以上の説明からわかるように、実施例１によれば、実装時の加熱による封止樹脂５の膨張が基板１の膨張より小さくすることにより、前記パッケージの基板１の外周部が中央部に対して前記半導体チップ３を搭載した面２側方向に反って、パッケージが実装基板９の実装面に対して下に凸の反りを生じるので、ＢＧＡ半導体装置のパッケージの反りは下に凸の状態に保たれる。この時、はんだバンプ８と実装基板９上の電極１０との接続は、前記パッケージの中央部から行われ、最外周のはんだバンプ８は最後に接続が行われる。そのため、最外周のバンプの接続の外観検査を行い、その最外周のすべてのはんだバンプ８Ａが接続されていれば、その内側のはんだバンプ８も接続されていると判断できる。
【００４５】
また、前記パッケージの最外周のはんだバンプ８が、封止樹脂５の端面５Ａより外側にあるので、実装基板９とパッケージの接続点の接続部を周囲から観察できるので、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【００４６】
（実施例２）
図１２は、本発明のＢＧＡ半導体装置の実装基板の実施例２に係る構成を示す参考平面図、図１３は本実施例２に係る実装基板上にＢＧＡ半導体装置を実装した状態を示す参考断面図である。
【００４７】
本実施例２のＢＧＡ半導体装置の実装基板は、前記実装基板上の電極の接触面積を、前記ＢＧＡ半導体装置を当該実装基板に搭載し、はんだリフロー時の熱による基板１の反りによって前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにしたものである。
【００４８】
例えば、図１に示すように、前記封止樹脂５の熱膨張係数が、前記基板１の熱膨張係数よりも小さいという条件がないと、基板１の半導体チップ３を搭載した面２と反対側の面６に複数のはんだバンプ８が設けられたＢＧＡ半導体装置を実装基板９に実装した時、前記ＢＧＡ半導体装置の基板１の中央部が前記半導体チップ３を搭載した面２方向に凸に反った場合（前記実施例１と反対方向に反った場合）が生じる。この場合においても、前記実装基板９上の電極と前記はんだバンプ８とを確実に電気的に接続するためには、図１３に示すように、パッケージの基板１の中央部に生じる前記はんだバンプ８と電極３２との間の隙間３３に対応する高さ分だけはんだバンプ８を高くしなけばならない。その反面、パッケージの基板１の周辺部付近のはんだバンプ８Ａは下に押し付られて高さが低くなる。そこで、本実施例２の実装基板９上の電極は、図１２に示すように、前記実装基板９上の電極のうちパッケージの基板１の中央部付近のはんだバンプ８に対応する部分の電極３２の面積を周辺部付近の電極３１よりも小さくしてある。
【００４９】
このようにすることにより、はんだリフロー後、冷却されて封止樹脂５が収縮し、半導体装置の反りが再び大きくなり、中央部付近のはんだバンプ８Ａは、上方に大きく引き伸ばされるが、前記のように実装基板３０上の電極３１の直径を小さしてあることにより、はんだバンプ８Ａのはんだが実装基板３０上の電極３１と基板１上の電極７との間で引き伸ばされても、はんだが不足することがないため切断されず、電気的に確実に接続される。
【００５０】
本実施例２では、前記実装基板９上の電極のうちパッケージの基板１の中央部のはんだバンプ８に対応する部分の電極３１の面積を小さくしたが、反対に前記実装基板９上の電極のうちパッケージの基板１の周辺部付近のはんだバンプ８Ａに対応する部分の電極３２の面積を中央部付近の電極よりも大きくしても同様の作用効果が得られる。
【００５１】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００５３】
（１）ＢＧＡ半導体装置を実装基板に実装する時、そのパッケージの反りに起因するパッケージ中央部付近のバンプの接続不良を防止もしくは低減することができる。
【００５４】
（２）ＢＧＡ半導体装置を実装基板に実装する時、そのパッケージの最外周のバンプの外観検査のみで接続の判定ができ、実装の外観検査を容易にすることができる。
【００５５】
（３）ＢＧＡ半導体装置を実装基板に実装する時、ＢＧＡ半導体装置のパッケージが反っていても、電気的接続不良がなく確実に実装することが容易にでき、かつ、歩留を向上することができる。
【図面の簡単な説明】
【図１】 本発明のＢＧＡ半導体装置の実施例１に係る構成を示す参考断面図である。
【図２】 本実施例１に係るＢＧＡ半導体装置のはんだバンプの配列を示す参考平面図である。
【図３】 本実施例１のＢＧＡ半導体装置の各製造工程における断面図である。
【図４】 本実施例１のＢＧＡ半導体装置を実装する実装基板の電極の配列を示す平面図である。
【図５】 本実施例１のＢＧＡ半導体装置を実装基板に実装する方法を説明するための図である。
【図６】 本実施例１のＢＧＡ半導体装置の電極の変形例を示す平面図である。
【図７】 本実施例１の熱膨張係数αが１０×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図８】 本実施例１の熱膨張係数αが１２×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図９】 本実施例１の熱膨張係数αが１３×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図１０】 本実施例１の熱膨張係数αが１４×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図１１】 本実施例１のパッケージの反り量の実験を説明するための図である。
【図１２】 本発明の実施例２に係る実装基板を上面から見た参考平面図である。
【図１３】 本実施例２に係るＢＧＡ半導体装置を実装基板に搭載した状態を示す参考断面図である。
【図１４】 従来のＢＧＡ装置の問題点を説明するための実装基板上に実装した側面図である。
【符号の説明】
１…回路配線を有する基板、２…基板の半導体チップを搭載する面、３…半導体チップ、４…Ａｕワイヤ、５…封止樹脂、６…基板のはんだバンプを設ける面、７…基板上の電極、８，８Ａ…はんだバンプ、９…実装基板、１０…実装基板上の電極、１１…実装基板上の電極とはんだバンプとの隙間、２０…実装基板、２１…通常の直径の円形電極、２２…直径を大きくした円形電極、３０…実装基板、３１…バンプ８Ａに対応する電極、３２…バンプ８に対応する電極、３３…実装基板上の電極とはんだバンプとの隙間。
Claims (2)
- （ａ）複数の電極が配置された基板を準備する工程と、
（ｂ）前記基板上に前記複数の電極が配置された面とは反対側の面に半導体チップを搭載した後、前記半導体チップと前記基板の一部を前記基板の熱膨張係数よりも小さい熱膨張係数を有する封止樹脂で封止する工程と、
（ｃ）前記（ｂ）工程の後、前記複数の電極上に複数のはんだバンプを設ける工程とを有し、
（ｄ）前記複数の電極は、外周付近に配置された電極が中心部付近に配置された電極よりも小さい直径で形成されていることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記複数のはんだバンプは、前記複数の電極上に複数のはんだを転写した後、はんだリフロー炉に前記基板を通して形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002300143A JP3745329B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002300143A JP3745329B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33064193A Division JP3632930B2 (ja) | 1993-12-27 | 1993-12-27 | ボールグリッドアレイ半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005134895A Division JP3794498B2 (ja) | 2005-05-06 | 2005-05-06 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003142531A JP2003142531A (ja) | 2003-05-16 |
| JP3745329B2 true JP3745329B2 (ja) | 2006-02-15 |
Family
ID=19197308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002300143A Expired - Fee Related JP3745329B2 (ja) | 2002-10-15 | 2002-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3745329B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4692101B2 (ja) * | 2005-06-27 | 2011-06-01 | ソニー株式会社 | 部品接合方法 |
| JP4935163B2 (ja) * | 2006-04-11 | 2012-05-23 | 日本電気株式会社 | 半導体チップ搭載用基板 |
| KR100836769B1 (ko) | 2007-06-18 | 2008-06-10 | 삼성전자주식회사 | 반도체 칩 패키지 및 이를 포함하는 반도체 패키지의 제조방법 |
| JP5487066B2 (ja) * | 2010-10-04 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の検査方法 |
| JP6467981B2 (ja) * | 2015-02-25 | 2019-02-13 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2002
- 2002-10-15 JP JP2002300143A patent/JP3745329B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003142531A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW564533B (en) | Warpage-preventing substrate | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| US20080237840A1 (en) | Flexible circuit electronic package with standoffs | |
| JP2006202991A (ja) | 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法 | |
| WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
| JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
| KR20060099414A (ko) | 반도체 장치 | |
| JP3745329B2 (ja) | 半導体装置の製造方法 | |
| JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| US20050077080A1 (en) | Ball grid array (BGA) package having corner or edge tab supports | |
| TWM305962U (en) | Ball grid array package structure | |
| JP3794498B2 (ja) | 半導体装置の実装方法 | |
| JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP2001168239A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| KR100924543B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH1126634A (ja) | 半導体装置 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
| JPH10135369A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN117524989A (zh) | 半导体封装件 | |
| JPH08274250A (ja) | 半導体装置 | |
| JPH09260434A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20050315 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050506 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20051116 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20131202 |
|
| LAPS | Cancellation because of no payment of annual fees |