JPH09260434A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09260434A JPH09260434A JP6762396A JP6762396A JPH09260434A JP H09260434 A JPH09260434 A JP H09260434A JP 6762396 A JP6762396 A JP 6762396A JP 6762396 A JP6762396 A JP 6762396A JP H09260434 A JPH09260434 A JP H09260434A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- circuit board
- printed circuit
- electrode portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置の動作時に半導体素子から発っする
熱によって発生するパッケージ及びプリント基板の熱膨
張を緩和し、パッケージ及びプリント基板の歪み、及び
半田ボールのクラックを軽減して、熱サイクルに対する
信頼性が高く寿命の長い半導体装置及びその製造方法を
提供すること。 【解決手段】半導体素子１を封止したパッケージ２の底
面部及びプリント基板５の上面の配線に影響がない領域
に溝３，６を複数個形成し、パッケージ２の電極部７に
半田ボール４を形成してプリント基板５に実装する。ま
た、溝３，６はパッケージ２とプリント基板５のいずれ
かのみに形成してもよい。また、溝３，６にパッケージ
２あるいはプリント基板５と材料の異なる物質を充填し
てもよい。
熱によって発生するパッケージ及びプリント基板の熱膨
張を緩和し、パッケージ及びプリント基板の歪み、及び
半田ボールのクラックを軽減して、熱サイクルに対する
信頼性が高く寿命の長い半導体装置及びその製造方法を
提供すること。 【解決手段】半導体素子１を封止したパッケージ２の底
面部及びプリント基板５の上面の配線に影響がない領域
に溝３，６を複数個形成し、パッケージ２の電極部７に
半田ボール４を形成してプリント基板５に実装する。ま
た、溝３，６はパッケージ２とプリント基板５のいずれ
かのみに形成してもよい。また、溝３，６にパッケージ
２あるいはプリント基板５と材料の異なる物質を充填し
てもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のう
ち、特にフリップチップ接続によって半導体装置及びそ
の製造方法に関する。
ち、特にフリップチップ接続によって半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置について、図５を参照
にして説明する。図５は、従来の半導体装置の断面図で
ある。従来、ＬＧＡ（Land Grid Array ）やＢＧＡ（Ba
ll Grid Array ）等のパッケージを用いた半導体装置で
は、パッケージ１２とプリント基板１４を接続する実装
工程において、半導体素子１１を封止したパッケージ１
２の底面にある半導体素子１１内の端子と電気的に接続
されている電極部１５に半田ボール１３を付け、このパ
ッケージ１２の半田ボールが付いている面をプリント基
板１４の上面部にある電極部１６に合わせる。その後、
この半田ボール１３がついたパッケージ１２及びプリン
ト基板１４をリフロー炉に通して半田付けを行いパッケ
ージ１２の電極部１５とプリント基板１４の電極部１６
を電気的に接続する、いわゆるフリップチップ接続が行
われている。
にして説明する。図５は、従来の半導体装置の断面図で
ある。従来、ＬＧＡ（Land Grid Array ）やＢＧＡ（Ba
ll Grid Array ）等のパッケージを用いた半導体装置で
は、パッケージ１２とプリント基板１４を接続する実装
工程において、半導体素子１１を封止したパッケージ１
２の底面にある半導体素子１１内の端子と電気的に接続
されている電極部１５に半田ボール１３を付け、このパ
ッケージ１２の半田ボールが付いている面をプリント基
板１４の上面部にある電極部１６に合わせる。その後、
この半田ボール１３がついたパッケージ１２及びプリン
ト基板１４をリフロー炉に通して半田付けを行いパッケ
ージ１２の電極部１５とプリント基板１４の電極部１６
を電気的に接続する、いわゆるフリップチップ接続が行
われている。
【０００３】
【発明が解決しようとする課題】フリップチップ接続に
よる半導体装置を動作させた場合、動作中に半導体素子
１１が発熱し、その熱によってパッケージ１２及びプリ
ント基板１４が各々膨張し、動作を中止すると縮小する
という現象が見られる。従来、半導体装置を使用する場
合この現象が繰り返されている。
よる半導体装置を動作させた場合、動作中に半導体素子
１１が発熱し、その熱によってパッケージ１２及びプリ
ント基板１４が各々膨張し、動作を中止すると縮小する
という現象が見られる。従来、半導体装置を使用する場
合この現象が繰り返されている。
【０００４】パッケージ１２とプリント基板１４とは材
料が異なるため、両者の熱膨張の差が例えば中心から端
に向かって広がり各々の電極部が本来の位置からずれる
ので、パッケージ１２、プリント基板１４及びパッケー
ジ１２とプリント基板１４を接続している半田ボール１
３に負担がかかる。その結果、パッケージ１２及びプリ
ント基板１４が歪んだり、半田ボール１３にクラックが
生じて半導体装置が動作しなくなる可能性があるという
問題があった。
料が異なるため、両者の熱膨張の差が例えば中心から端
に向かって広がり各々の電極部が本来の位置からずれる
ので、パッケージ１２、プリント基板１４及びパッケー
ジ１２とプリント基板１４を接続している半田ボール１
３に負担がかかる。その結果、パッケージ１２及びプリ
ント基板１４が歪んだり、半田ボール１３にクラックが
生じて半導体装置が動作しなくなる可能性があるという
問題があった。
【０００５】従来の半導体装置に関して熱膨張加速試験
（ＴＣＴ，Thermal Cycle Test）を０℃〜１００℃〜０
℃を１サイクルとして行うと、リードのあるＱＦＰ（Qu
ad Flat Package ）型パッケージを用いた半導体装置で
は通常２０００サイクルの寿命であるのに対し、３５ｍ
ｍのＢＧＡ型パッケージを用いた半導体装置の場合約５
００サイクルで半田ボール１３にクラックが生じ、ＱＦ
Ｐ型パッケージに比べて熱サイクルに対する信頼性が低
く、半導体装置の寿命が短くなるという問題があった。
（ＴＣＴ，Thermal Cycle Test）を０℃〜１００℃〜０
℃を１サイクルとして行うと、リードのあるＱＦＰ（Qu
ad Flat Package ）型パッケージを用いた半導体装置で
は通常２０００サイクルの寿命であるのに対し、３５ｍ
ｍのＢＧＡ型パッケージを用いた半導体装置の場合約５
００サイクルで半田ボール１３にクラックが生じ、ＱＦ
Ｐ型パッケージに比べて熱サイクルに対する信頼性が低
く、半導体装置の寿命が短くなるという問題があった。
【０００６】本発明は上記のような事情を考慮し、半導
体装置の動作時に発生する熱によるパッケージ及びプリ
ント基板の歪み、及び半田ボールのクラックを防止し、
熱サイクルに対する信頼性が高い半導体装置及びその製
造方法を提供することを目的としている。
体装置の動作時に発生する熱によるパッケージ及びプリ
ント基板の歪み、及び半田ボールのクラックを防止し、
熱サイクルに対する信頼性が高い半導体装置及びその製
造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、半導体素子を封止し底面部に
溝及び前記半導体素子と電気的に接続された第１の電極
部を有するパッケージと、このパッケージを実装し上面
部に第２の電極部を有するプリント基板と、前記第１の
電極部と前記第２の電極部とを電気的に接続する半田ボ
ールとを具備したことを特徴とするものである。
に本発明の半導体装置は、半導体素子を封止し底面部に
溝及び前記半導体素子と電気的に接続された第１の電極
部を有するパッケージと、このパッケージを実装し上面
部に第２の電極部を有するプリント基板と、前記第１の
電極部と前記第２の電極部とを電気的に接続する半田ボ
ールとを具備したことを特徴とするものである。
【０００８】更に、前記プリント基板の上面部に溝を有
することが望ましい。また、半導体素子を封止し底面部
に半導体素子と電気的に接続された第１の電極部を有す
るパッケージと、このパッケージを実装し上面部に溝及
び第２の電極部を有するプリント基板と、前記第１の電
極部と前記第２の電極部とを電気的に接続する半田ボー
ルとを具備したことを特徴とする半導体装置がある。
することが望ましい。また、半導体素子を封止し底面部
に半導体素子と電気的に接続された第１の電極部を有す
るパッケージと、このパッケージを実装し上面部に溝及
び第２の電極部を有するプリント基板と、前記第１の電
極部と前記第２の電極部とを電気的に接続する半田ボー
ルとを具備したことを特徴とする半導体装置がある。
【０００９】更に、前記パッケージの底面部に溝を有す
ることが望ましい。また、前記溝は前記パッケージの底
面部の電極部及び前記プリント基板上面部の配線に影響
がない領域に形成することが望ましい。
ることが望ましい。また、前記溝は前記パッケージの底
面部の電極部及び前記プリント基板上面部の配線に影響
がない領域に形成することが望ましい。
【００１０】また、前記溝に前記パッケージあるいは前
記プリント基板と材料の異なる物質を充填することが好
ましい。更に、前記材料の異なる物質はポリイミドであ
るとよい。
記プリント基板と材料の異なる物質を充填することが好
ましい。更に、前記材料の異なる物質はポリイミドであ
るとよい。
【００１１】また、前記溝に前記パッケージあるいは前
記プリント基板と材料の同じ物質を充填してもよい。ま
た、半導体素子を封止し底面部に半導体素子と電気的に
接続された第１の電極部を有するパッケージの底面部に
溝を形成する工程と、前記第１の電極部上に半田ボール
を形成する工程と、前記半田ボールとプリント基板の上
面部に形成された第２の電極部を接触させ熱処理するこ
とにより、前記第１の電極部と前記第２の電極部とを電
気的に接続する工程とを具備したことを特徴とする半導
体装置の製造方法がある。
記プリント基板と材料の同じ物質を充填してもよい。ま
た、半導体素子を封止し底面部に半導体素子と電気的に
接続された第１の電極部を有するパッケージの底面部に
溝を形成する工程と、前記第１の電極部上に半田ボール
を形成する工程と、前記半田ボールとプリント基板の上
面部に形成された第２の電極部を接触させ熱処理するこ
とにより、前記第１の電極部と前記第２の電極部とを電
気的に接続する工程とを具備したことを特徴とする半導
体装置の製造方法がある。
【００１２】更に、前記プリント基板の上面部に溝を形
成する工程を具備することが望ましい。また、半導体素
子を封止したパッケージの底面部に形成され半導体素子
と電気的に接続された第１の電極部上に半田ボールを形
成する工程と、前記パッケージを実装し上面部に第２の
電極部を有するプリント基板の上面部に溝を形成する工
程と、前記半田ボールと前記プリント基板を接触させ熱
処理することにより、前記第１の電極部と前記第２の電
極部とを電気的に接続する工程を具備したことを特徴と
する半導体装置の製造方法がある。
成する工程を具備することが望ましい。また、半導体素
子を封止したパッケージの底面部に形成され半導体素子
と電気的に接続された第１の電極部上に半田ボールを形
成する工程と、前記パッケージを実装し上面部に第２の
電極部を有するプリント基板の上面部に溝を形成する工
程と、前記半田ボールと前記プリント基板を接触させ熱
処理することにより、前記第１の電極部と前記第２の電
極部とを電気的に接続する工程を具備したことを特徴と
する半導体装置の製造方法がある。
【００１３】更に、前記溝に前記パッケージあるいは前
記プリント基板と材料の異なる物質を充填する工程を具
備することが好ましい。また、前記溝に前記パッケージ
あるいは前記プリント基板と材料の同じ物質を充填して
もよい。
記プリント基板と材料の異なる物質を充填する工程を具
備することが好ましい。また、前記溝に前記パッケージ
あるいは前記プリント基板と材料の同じ物質を充填して
もよい。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施例に係る半導体装置及びその製造方法について説明す
る。図１（ａ）は、本発明の第１の実施例にかかる半導
体装置の断面図、図１（ｂ）及び（ｃ）は第１の実施例
の変形例であり、図２は、本発明の第１の実施例にかか
るパッケージの下面図である。
施例に係る半導体装置及びその製造方法について説明す
る。図１（ａ）は、本発明の第１の実施例にかかる半導
体装置の断面図、図１（ｂ）及び（ｃ）は第１の実施例
の変形例であり、図２は、本発明の第１の実施例にかか
るパッケージの下面図である。
【００１５】半導体素子１を封止した３５ｍｍＢＧＡ型
のパッケージ２の底面の配線に影響がない部分に、深さ
０．３ｍｍの溝３を複数個形成する。その後、このパッ
ケージ２の底面にある半導体素子１内の端子と電気的に
接続されている電極部７に半田ボール４を形成する。一
方、ガラスエポキシのプリント基板５の上面の配線に影
響のない部分にも、深さ０．３ｍｍの溝６を複数個形成
する。その後、パッケージ２に形成された半田ボール４
の位置をプリント基板５の電極部８に合わせ、パッケー
ジ２及びプリント基板５をリフロー炉に通して半田付け
を行い前記パッケージ２の電極部７と前記プリント基板
５の電極部８とを電気的に接続する。
のパッケージ２の底面の配線に影響がない部分に、深さ
０．３ｍｍの溝３を複数個形成する。その後、このパッ
ケージ２の底面にある半導体素子１内の端子と電気的に
接続されている電極部７に半田ボール４を形成する。一
方、ガラスエポキシのプリント基板５の上面の配線に影
響のない部分にも、深さ０．３ｍｍの溝６を複数個形成
する。その後、パッケージ２に形成された半田ボール４
の位置をプリント基板５の電極部８に合わせ、パッケー
ジ２及びプリント基板５をリフロー炉に通して半田付け
を行い前記パッケージ２の電極部７と前記プリント基板
５の電極部８とを電気的に接続する。
【００１６】半導体装置の動作時に半導体素子１から発
生する熱によるパッケージ２及びプリント基板５の熱膨
張は、一般に中心から端に向かって大きくなるが、パッ
ケージ２及びプリント基板５の各々に溝３，６を形成す
ることによって、パッケージ２及びプリント基板５の任
意の場所で膨張が見られても、その近傍の溝３，６が膨
張した分を吸収するため、熱膨張は増すことがなく、パ
ッケージ２及びプリント基板５の歪み、及び半田ボール
４にかかる負担が軽減される。
生する熱によるパッケージ２及びプリント基板５の熱膨
張は、一般に中心から端に向かって大きくなるが、パッ
ケージ２及びプリント基板５の各々に溝３，６を形成す
ることによって、パッケージ２及びプリント基板５の任
意の場所で膨張が見られても、その近傍の溝３，６が膨
張した分を吸収するため、熱膨張は増すことがなく、パ
ッケージ２及びプリント基板５の歪み、及び半田ボール
４にかかる負担が軽減される。
【００１７】この第１の実施例の半導体装置について熱
膨張加速試験を０℃〜１００℃〜０℃を１サイクルとし
て行うと、従来の５００サイクルの約１．３倍である７
００サイクル程度まで、半導体装置の寿命を伸ばすこと
ができる。
膨張加速試験を０℃〜１００℃〜０℃を１サイクルとし
て行うと、従来の５００サイクルの約１．３倍である７
００サイクル程度まで、半導体装置の寿命を伸ばすこと
ができる。
【００１８】尚、図１（ｂ）に示すように、パッケージ
２のほうが熱膨張が大きいことが明らかな場合、パッケ
ージ２のみに溝３を形成することも可能である。この場
合、パッケージ２の熱膨張が溝３で吸収されるため、パ
ッケージ２とプリント基板５との熱膨張の差が軽減さ
れ、半田ボール４のクラックを防止することができ、更
に、パッケージ２にのみ溝３を形成すればよいので製造
工程数の増加を最小限におさえることができる。
２のほうが熱膨張が大きいことが明らかな場合、パッケ
ージ２のみに溝３を形成することも可能である。この場
合、パッケージ２の熱膨張が溝３で吸収されるため、パ
ッケージ２とプリント基板５との熱膨張の差が軽減さ
れ、半田ボール４のクラックを防止することができ、更
に、パッケージ２にのみ溝３を形成すればよいので製造
工程数の増加を最小限におさえることができる。
【００１９】また、図１（ｃ）に示すように、パッケー
ジ２の底面にある電極部７が密で溝３をいれることが困
難な場合、プリント基板５のみに溝６を形成してもよ
い。この場合、パッケージの電極部７を考慮せずに溝６
を形成することができ、更に、プリント基板５のみに溝
６を形成すればよいので製造工程数の増加を最小限にお
さえることができる。
ジ２の底面にある電極部７が密で溝３をいれることが困
難な場合、プリント基板５のみに溝６を形成してもよ
い。この場合、パッケージの電極部７を考慮せずに溝６
を形成することができ、更に、プリント基板５のみに溝
６を形成すればよいので製造工程数の増加を最小限にお
さえることができる。
【００２０】次に、図３を参照して本発明の第２の実施
例にかかる半導体装置及びその製造方法を説明する。図
３は、本発明の第２の実施例にかかる半導体装置の断面
図である。
例にかかる半導体装置及びその製造方法を説明する。図
３は、本発明の第２の実施例にかかる半導体装置の断面
図である。
【００２１】半導体素子１を封止した３５ｍｍＢＧＡ型
のパッケージ２の底面の配線に影響がない部分に、深さ
０．３ｍｍの溝３を複数個形成し、この溝３にポリイミ
ド９を充填する。その後、このパッケージ２の底面にあ
り半導体素子１内の端子と電気的に接続されている電極
部７に半田ボール４を形成する。一方、同様にガラスエ
ポキシのプリント基板５の上面の配線に影響のない部分
にも、深さ０．３ｍｍの溝６を複数個形成し、この溝６
にポリイミド９を充填する。その後、パッケージ２に形
成された半田ボール４の位置をプリント基板５の電極部
８に合わせ、パッケージ２及びプリント基板５をリフロ
ー炉に通して半田付けを行いパッケージ２の電極部７と
プリント基板５の電極部８を電気的に接続する。
のパッケージ２の底面の配線に影響がない部分に、深さ
０．３ｍｍの溝３を複数個形成し、この溝３にポリイミ
ド９を充填する。その後、このパッケージ２の底面にあ
り半導体素子１内の端子と電気的に接続されている電極
部７に半田ボール４を形成する。一方、同様にガラスエ
ポキシのプリント基板５の上面の配線に影響のない部分
にも、深さ０．３ｍｍの溝６を複数個形成し、この溝６
にポリイミド９を充填する。その後、パッケージ２に形
成された半田ボール４の位置をプリント基板５の電極部
８に合わせ、パッケージ２及びプリント基板５をリフロ
ー炉に通して半田付けを行いパッケージ２の電極部７と
プリント基板５の電極部８を電気的に接続する。
【００２２】溝３，６にパッケージ２あるいはプリント
基板５と材料の異なる物質を充填することによって、溝
３，６の凹凸部分にごみや水などがたまるのを防ぐ。ま
た、軟性の物質であるポリイミド９を充填することによ
って、半導体装置の動作時にパッケージ２及びプリント
基板５に発生し溝３，６に集中する熱膨張の応力がポリ
イミド９によって吸収され、パッケージ２及びプリント
基板５の歪みが緩和される。
基板５と材料の異なる物質を充填することによって、溝
３，６の凹凸部分にごみや水などがたまるのを防ぐ。ま
た、軟性の物質であるポリイミド９を充填することによ
って、半導体装置の動作時にパッケージ２及びプリント
基板５に発生し溝３，６に集中する熱膨張の応力がポリ
イミド９によって吸収され、パッケージ２及びプリント
基板５の歪みが緩和される。
【００２３】次に、図４を参照にして本発明の第３の実
施例にかかる半導体装置及びその製造方法を説明する。
図４は、本発明の第３の実施例にかかる半導体装置の断
面図である。
施例にかかる半導体装置及びその製造方法を説明する。
図４は、本発明の第３の実施例にかかる半導体装置の断
面図である。
【００２４】半導体素子１を封止した３５ｍｍのＢＧＡ
型セラミックパッケージ１０の底面にあり半導体素子１
内の端子と電気的に接続している電極部７に半田ボール
４を形成する。一方、ガラスエポキシのプリント基板５
の上面の配線に影響のない部分に、深さ０．３ｍｍの溝
６を複数個形成し、この溝６にセラミック１１を充填す
る。その後、セラミックパッケージ１０に形成された半
田ボール４の位置をプリント基板５の電極部８に合わ
せ、セラミックパッケージ１０及びプリント基板５をリ
フロー炉に通して半田付けを行いセラミックパッケージ
１０の電極部７とプリント基板５の電極部８を電気的に
接続する。
型セラミックパッケージ１０の底面にあり半導体素子１
内の端子と電気的に接続している電極部７に半田ボール
４を形成する。一方、ガラスエポキシのプリント基板５
の上面の配線に影響のない部分に、深さ０．３ｍｍの溝
６を複数個形成し、この溝６にセラミック１１を充填す
る。その後、セラミックパッケージ１０に形成された半
田ボール４の位置をプリント基板５の電極部８に合わ
せ、セラミックパッケージ１０及びプリント基板５をリ
フロー炉に通して半田付けを行いセラミックパッケージ
１０の電極部７とプリント基板５の電極部８を電気的に
接続する。
【００２５】プリント基板５のみに溝６を形成し、この
溝６にセラミックパッケージ１０と同じ材料であるセラ
ミック１１を充填することによって、半導体装置の動作
時に発生するセラミックパッケージ１０及びプリント基
板５の熱膨張の差は軽減される。更に、熱膨張が発生し
ても、近傍の溝６に充填されたセラミック１１によって
膨張が食い止められるので、セラミックパッケージ１０
及びプリント基板５の熱膨張差が端部で大きくなること
を防止することができる。
溝６にセラミックパッケージ１０と同じ材料であるセラ
ミック１１を充填することによって、半導体装置の動作
時に発生するセラミックパッケージ１０及びプリント基
板５の熱膨張の差は軽減される。更に、熱膨張が発生し
ても、近傍の溝６に充填されたセラミック１１によって
膨張が食い止められるので、セラミックパッケージ１０
及びプリント基板５の熱膨張差が端部で大きくなること
を防止することができる。
【００２６】尚、本発明は、上記第２及び第３の実施例
に限定されず、パッケージ２あるいはプリント基板５と
材料が異なれば、溝３，６にポリイミド９及びセラミッ
ク１１以外の物質を充填することも可能である。
に限定されず、パッケージ２あるいはプリント基板５と
材料が異なれば、溝３，６にポリイミド９及びセラミッ
ク１１以外の物質を充填することも可能である。
【００２７】尚、本発明は、上記第１乃至第３の実施例
に限定されず、パッケージ２及びプリント基板５に上記
以外の材料を用いても可能である。尚、本発明は、上記
第１乃至第３の実施例に限定されず、溝３，６の深さは
大きいほどより高い効果が得られる。また、溝３，６の
数も配線に影響のない範囲であれば多いほど高い効果が
得られる。尚、本発明は、上記第１乃至第３の実施例に
限定されず、溝３，６の配置及び形状は、配線に影響が
なければいかなる配置及び形状にしても可能である。
に限定されず、パッケージ２及びプリント基板５に上記
以外の材料を用いても可能である。尚、本発明は、上記
第１乃至第３の実施例に限定されず、溝３，６の深さは
大きいほどより高い効果が得られる。また、溝３，６の
数も配線に影響のない範囲であれば多いほど高い効果が
得られる。尚、本発明は、上記第１乃至第３の実施例に
限定されず、溝３，６の配置及び形状は、配線に影響が
なければいかなる配置及び形状にしても可能である。
【００２８】
【発明の効果】本発明によれば、パッケージ及びプリン
ト基板に溝を形成することによって、半導体装置の動作
時に半導体素子から発生する熱によって発生するパッケ
ージ及びプリント基板の熱膨張を場所毎に緩和し、パッ
ケージ及びプリント基板の歪み、及び半田ボールのクラ
ックを軽減して、熱サイクルに対する信頼性が高い半導
体装置を提供することができる。
ト基板に溝を形成することによって、半導体装置の動作
時に半導体素子から発生する熱によって発生するパッケ
ージ及びプリント基板の熱膨張を場所毎に緩和し、パッ
ケージ及びプリント基板の歪み、及び半田ボールのクラ
ックを軽減して、熱サイクルに対する信頼性が高い半導
体装置を提供することができる。
【図１】 （ａ）本発明の第１の実施例の半導体装置の
断面図である。（ｂ）本発明の第１の実施例の半導体装
置の変形例である。（ｃ）本発明の第１の実施例の半導
体装置の変形例である。
断面図である。（ｂ）本発明の第１の実施例の半導体装
置の変形例である。（ｃ）本発明の第１の実施例の半導
体装置の変形例である。
【図２】 本発明の第１の実施例にかかるパッケージの
下面図である。
下面図である。
【図３】 本発明の第２の実施例の半導体装置の断面図
である。
である。
【図４】 本発明の第３の実施例の半導体装置の断面図
である。
である。
【図５】 従来の半導体装置の断面図である。
１，１１…半導体素子、２，１２…パッケージ、３，６
…溝、４，１３…半田ボール、５，１４…プリント基
板、７，８…電極部、９…ポリイミド、１０…セラミッ
クパッケージ、１１…セラミック
…溝、４，１３…半田ボール、５，１４…プリント基
板、７，８…電極部、９…ポリイミド、１０…セラミッ
クパッケージ、１１…セラミック
Claims (13)
- 【請求項１】 半導体素子を封止し底面部に溝及び前記
半導体素子と電気的に接続された第１の電極部を有する
パッケージと、このパッケージを実装し上面部に第２の
電極部を有するプリント基板と、前記第１の電極部と前
記第２の電極部とを電気的に接続する半田ボールとを具
備したことを特徴とする半導体装置。 - 【請求項２】 前記プリント基板の上面部に溝を有する
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 半導体素子を封止し底面部に半導体素子
と電気的に接続された第１の電極部を有するパッケージ
と、このパッケージを実装し上面部に溝及び第２の電極
部を有するプリント基板と、前記第１の電極部と前記第
２の電極部とを電気的に接続する半田ボールとを具備し
たことを特徴とする半導体装置。 - 【請求項４】 前記パッケージの底面部に溝を有するこ
とを特徴とする請求項３記載の半導体装置。 - 【請求項５】 前記溝は前記パッケージの底面部の電極
部及び前記プリント基板上面部の配線に影響がない領域
に形成することを特徴とする請求項１乃至請求項４のい
ずれか記載の半導体装置。 - 【請求項６】 前記溝に前記パッケージあるいは前記プ
リント基板と材料の異なる物質を充填することを特徴と
する請求項１乃至請求項４のいずれか記載の半導体装
置。 - 【請求項７】 前記材料の異なる物質はポリイミドであ
ることを特徴とする請求項６記載の半導体装置。 - 【請求項８】 前記溝に前記パッケージあるいは前記プ
リント基板と材料の同じ物質を充填することを特徴とす
る請求項１乃至請求項４のいずれか記載の半導体装置。 - 【請求項９】 半導体素子を封止し底面部に半導体素子
と電気的に接続された第１の電極部を有するパッケージ
の底面部に溝を形成する工程と、前記第１の電極部上に
半田ボールを形成する工程と、前記半田ボールとプリン
ト基板の上面部に形成された第２の電極部を接触させ熱
処理することにより、前記第１の電極部と前記第２の電
極部とを電気的に接続する工程とを具備したことを特徴
とする半導体装置の製造方法。 - 【請求項１０】 前記プリント基板の上面部に溝を形成
する工程を具備したことを特徴とする請求項９記載の半
導体装置の製造方法。 - 【請求項１１】 半導体素子を封止したパッケージの底
面部に形成され半導体素子と電気的に接続された第１の
電極部上に半田ボールを形成する工程と、前記パッケー
ジを実装し上面部に第２の電極部を有するプリント基板
の上面部に溝を形成する工程と、前記半田ボールと前記
プリント基板を接触させ熱処理することにより、前記第
１の電極部と前記第２の電極部とを電気的に接続する工
程を具備したことを特徴とする半導体装置の製造方法。 - 【請求項１２】 前記溝に前記パッケージあるいは前記
プリント基板と材料の異なる物質を充填することを具備
したことを特徴とする請求項９乃至請求項１１のいずれ
か記載の半導体装置の製造方法。 - 【請求項１３】 前記溝に前記パッケージあるいは前記
プリント基板と同じ材料の物質を充填することを特徴と
する請求項９乃至請求項１１のいずれか記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6762396A JPH09260434A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6762396A JPH09260434A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260434A true JPH09260434A (ja) | 1997-10-03 |
Family
ID=13350299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6762396A Pending JPH09260434A (ja) | 1996-03-25 | 1996-03-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260434A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022533441A (ja) * | 2019-06-24 | 2022-07-22 | 維沃移動通信有限公司 | プリント回路基板アセンブリ及び端末 |
| US11658131B2 (en) | 2020-06-08 | 2023-05-23 | Samsung Electronics Co., Ltd. | Semiconductor package with dummy pattern not electrically connected to circuit pattern |
-
1996
- 1996-03-25 JP JP6762396A patent/JPH09260434A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022533441A (ja) * | 2019-06-24 | 2022-07-22 | 維沃移動通信有限公司 | プリント回路基板アセンブリ及び端末 |
| US11778744B2 (en) | 2019-06-24 | 2023-10-03 | Vivo Mobile Communication Co., Ltd. | Printed circuit board assembly and terminal |
| US11658131B2 (en) | 2020-06-08 | 2023-05-23 | Samsung Electronics Co., Ltd. | Semiconductor package with dummy pattern not electrically connected to circuit pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6294831B1 (en) | Electronic package with bonded structure and method of making | |
| US6462405B1 (en) | Semiconductor package | |
| KR100234719B1 (ko) | 에리어 어레이 패키지 및 그 제조방법 | |
| KR100246366B1 (ko) | 에리어 어레이형 반도체 패키지 및 그 제조방법 | |
| JP2006344824A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP3849277B2 (ja) | 半導体装置 | |
| JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
| US20020079578A1 (en) | Semiconductor device having exposed adhesive sheet and method for manufacturing the same | |
| JPH09260434A (ja) | 半導体装置及びその製造方法 | |
| JP2001007473A (ja) | 集積回路素子の実装構造および方法 | |
| JPH1065039A (ja) | 半導体装置 | |
| JP3745329B2 (ja) | 半導体装置の製造方法 | |
| JP3794498B2 (ja) | 半導体装置の実装方法 | |
| JPS6019658B2 (ja) | 半導体装置の実装構造 | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| JP2001168239A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JPH0964252A (ja) | 半導体装置 | |
| JPH10135369A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100220153B1 (ko) | 반도체 패키지 | |
| JPH11154718A (ja) | 半導体装置 | |
| JP2003264259A (ja) | 半導体装置及びその実装方法 | |
| JP2004259798A (ja) | 半導体装置 | |
| JPH11224888A (ja) | 半導体装置およびその製造方法 |