KR100220153B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100220153B1
KR100220153B1 KR1019970004433A KR19970004433A KR100220153B1 KR 100220153 B1 KR100220153 B1 KR 100220153B1 KR 1019970004433 A KR1019970004433 A KR 1019970004433A KR 19970004433 A KR19970004433 A KR 19970004433A KR 100220153 B1 KR100220153 B1 KR 100220153B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
via hole
circuit board
metal sheet
motherboard
Prior art date
Application number
KR1019970004433A
Other languages
English (en)
Other versions
KR19980068019A (ko
Inventor
손은숙
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970004433A priority Critical patent/KR100220153B1/ko
Publication of KR19980068019A publication Critical patent/KR19980068019A/ko
Application granted granted Critical
Publication of KR100220153B1 publication Critical patent/KR100220153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 BGA(Ball Grid Array ; 볼 그리드 어레이) 반도체 패키지의 입출력 수단인 솔더볼을 사용하는 대신에 반도체 패키지의 네 변에 슬롯 타입(Slot Type)의 비아홀(Via Hole)을 형성하여 입출력 수단으로 사용하고, 상기한 비아홀에 대응하도록 핀 타입(Fin Type)의 매탈 쉬트(Metal Sheet)를 마더보드에 형성하여 반도체 패키지의 비아홀에 삽입시키는 것에 의해 전기적으로 연결시켜 반도체 패키지를 마더보드에 실장함으로서 반도체 패키지에 솔더볼을 형성하는 공정을 삭제하여 솔더볼의 형성으로 인한 반도체 패키지의 계면박리 및 휨 현상을 방지하여 신뢰성을 향상시킴은 물론, 상기 마더보드에 형성된 핀 타입의 메탈 쉬트에 의해 열 방출의 효과를 극대화 시켜 성능을 향상시키도록 된 반도체 패키지이다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 BGA(Ball Grid Array ; 볼 그리드 어레이) 반도체 패키지의 입출력 수단인 솔더볼을 사용하는 대신에 반도체 패키지의 네 변에 슬롯 타입(Slot Type)의 비아홀(Via Hole)을 형성하여 입출력 수단으로 사용하고, 상기한 비아홀에 대응하도록 핀 타입(Fin Type)의 메탈 쉬트(Metal Sheet)를 마더보드에 힝성하여 반도체 패키지의 비아홀에 삽입시키는 것에 의해 전기적으로 연결시켜 반도체 패키지를 마더보드에 실장함으로서 반도체 패키지에 솔더볼을 형성하는 공정을 삭제하여 솔더볼의 형성으로 인한 반도체 패키지의 계면박리 및 휨 현상을 방지하여 신뢰성을 향상시킴은 물론, 열 방출의 효과를 극대화 시킬 수 있도록 된 것이다.
최근에 다핀화의 추세에 따른 기술적 요구를 해결하기 위해서 등장한 BGA 반도체 패키지는 입출력 수단으로서 반도체 패키지의 일면 전체에 솔더볼을 융착하여 이를 입출력 수단으로 사용함으로서 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 작게 형성된 것이다.
이러한 BGA 반도체 패키지의 구성은 도1에 도시된 바와같이 하부로 관통된 비아홀(2c)에 전기적으로 연결되는 회로패턴(2a)이 형성되고, 이 회로패턴(2a)을 보호하도록 솔더마스크(2b)가 코팅된 회로기판(2)과, 상기 회로기판(2)의 상면 중앙에 부착된 반도체칩(1)과, 상기 반도체칩(1)과 상기 회로기판(2)의 회로패턴(2a)을 전기적으로 연결하여 신호를 전달하는 와이어(3)와, 상기 회로기판(2)의 비아홀(2c)에 연결되어 외부로 신호를 전달할 수 있도록 회로기판(2)의 일면에 융착된 솔더볼(5)과, 상기 반도체칩(1)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재(4)로 구성되는 것이다.
이러한 BGA 반도체 패키지의 입출력 수단으로 사용되는 솔더볼(5)은 상기한 비아홀(2c)의 중심에서 일측으로 어긋난 상태에서 반도체 패키지의 일면 전체에 융착되는 것으로, 상기 솔더볼(5)을 융착시키기 위해서는 솔더볼(5)이 안착되는 패키지의 일면에 플럭스를 도포하고, 솔더볼(5)을 안착시킨 다음에 퍼니스(Furnace)에서 솔더볼(5)을 리플로우시켜 패키지의 일면에 융착하는 것이다. 이와같이 리플로우에 의해 솔더볼(5)을 패키지의 일면에 융착시킨 후에는 패키지의 일면에 도포되어 있는 지저분한 플릭스를 제거하는 디플럭스공정으로 패키지를 클리닝하는 것이다.
이때, 솔더볼(5)을 융착시키기 위한 리플로우는 고온의 작업환경하에서 이루어지는 바, 이는 반도체칩(1)과 회로기판(2)과의 계면박리를 발생시키는 요인이 되는 것이다. 즉, 반도체칩(1)의 열팽창계수와 회로기판(2)과의 열팽창계수가 서로 상이함으로서 열적스트레스(열응력)가 발생되어 패키지의 휨 현상 및 계면박리가 발생되어 패키지의 불량을 일으키는 것이다.
또한, 이러한 반도체 패키지를 마더보드(6)에 실장시킬 때에도 역시 고온의 작업환경하에서 실장함으로서 반도체 패키지의 계면박리 멎 휨 현상을 더욱 가중시킬 뿐만 아니라, 상기한 반도체 패키지가 마더보드(6)에 실장될 때 반도체 패키지의 일면에 융착된 솔더볼(5)들의 높이 차로 인하여 즉, 솔더볼의 평평도가 맞지 않음으로서 불량을 발생하는 등의 문제점이 있었다.
본 발명의 목적은 이와같은 문제점을 해결하기 위하여 발명된 것으로서, BGA 반도체 패키지에서 입출력 수단으로 사용되는 솔더볼을 형성하는 대신에 반도체 패키지의 네 변에 슬롯 타입의 비아홀을 형성하고, 이 비아홀에 삽입되어 전기적으로 연결되는 핀 타입의 메탈 쉬트를 마더보드에 헝성하여 이들을 삽입시키는 것에 의해 반도체 패키지를 마더보드에 실장시킴으로서 반도체 패키지의 솔더볼을 형성하는 공정을 사제하여 솔더볼 형성시에 발생되던 계면박리 및 휨 현상을 방지하여 신뢰성을 향상시키고, 상기 마더보드에 형성된 핀 타입의 메탈 쉬트가 방열판의 역활을 함으로서 열 방출의 효과를 극대화 시키도록 된 반도체 패키지를 제공함에 있다.
도1은 일반적인 볼 그리드 어레이 반도체 패키지가 마더보드에 실장된 상태를 나타낸 도면.
도2는 본 발명에 따른 반도체 패키지가 마더보드에 실장된 상태를 나타내는 도면.
도3은 본 발명에 따른 반도체 패키지가 마더보드에 실장된 상태를 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체칩 20 : 회로기판
21 : 회로패턴 22 : 솔더마스크
23 : 비아홀(Via Hole) 30 : 와이어
40 : 봉지재 60 : 마더보드
61 : 메탈 쉬트(Metal Sheet)
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 따른 반도체 패키지가 마더보드에 실장된 상태를 나타내는 도면이고, 도3은 본 발명에 따른 반도체 패키지가 마더보드에 실장된 상태를 나타낸 평면도로서, 반도체 패키지의 구조는 내부에 회로패턴(21)이 형성되고, 이 회로패턴(21)을 보호하도록 솔더마스크(22)가 코팅된 회로기판(20)과, 상기 회로기판(20)의 상면 중앙에 부착된 반도체칩(10)과, 상기 반도체칩(10)과 상기 회로기판(20)의 회로패턴(21)을 전기적으로 연결하여 신호를 전달하는 와이어(30)와, 상기 반도체칩(10)과 그 외 주변 구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재(40)를 포함하며, 상기 회로기판(20)에 형성된 회로패턴(21)은 비아홀(23 ; Via Hole)에 전기적으로 연결되고, 상기한 비아홀(23)은 회로기판(20)의 네 변에 슬롯 타입(Solt Type)으로 힝성되는 것을 특징으로 하는 반도체 패키지이다.
상기 회로기판(20)의 네 변에 슬롯 타입으로 형성되는 비아홀(23)은 회로기판(20)의 네 변에 상기한 비아홀(23)의 일측이 각각 개방되는 형태로 되는 것이고, 이러한 비아홀(23)에는 니켈(Ni), 금(Au)으로 코팅된다.
이와같은 구조의 반도체 패키지를 마더보드(60 ; Mother Board)에 실장하기 위해서는 상기한 반도체 패키지가 실장되는 마더보드(60)에 반도체 패키지의 비아홀(23)에 대응하도록 핀 타입(Fin Type)의 메탈 쉬트(Metal Sheet)를 형성하여 비아홀(23)을 삽입시켜서 반도체 패키지를 실장하는 것이다.
이때, 상기한 핀 타입의 메탈 쉬트(61)는 상기 비아홀(23)이 삽입되어 빠지지 않도록 비아홀(23)의 폭과 동일하거나, 약간 큰 폭을 갖으며, 상기 비아홀(23)에 삽입된 상태에서 비아홀(23)의 외측으로 핀 타입의 메탈 쉬트(61)가 돌출되도록 비아홀(23)의 길이보다 길게 형성된다. 또한, 상기 핀 타입의 메탈 쉬트(61)에는 니켈(Ni), 금(Au), 팔라듐(Pd), 납(Pb), 알루미늄(Al) 또는 이들의 합금(Alloy)으로 코팅 처리된다.
이와같이 구성된 본 발명의 반도체 패키지는 회로기판(20)의 일면에 솔더볼(5)이 융착되지 않음으로서 솔더볼(5)을 융착하기 위한 열을 가하는 공정이 생략됨으로서 열적스트레스를 받지 않아 반도체 패키지의 계면박리 및 휨 현상을 방지하여 신뢰성을 향상시킬 수 있는 것이다.
또한, 상기 반도체 패키지가 마더보드(60)에 실장된 상태에서는 마더보드(60)에 형성된 핀 타입의 메탈 쉬트(61)가 비아홀(23)의 외측으로 돌출됨으로서 방열판의 역활을 하여 열 방출의 효과를 극대화 시켜 성능을 향상시키는 것이다.
이상의 설명에서와 같이 본 발명에 의한 반도체 패키지는 입출력 수단으로 사용되는 솔더볼을 패키지의 일면에 융착시키지 않고, 반도체 패키지의 네 변에 각각 슬롯 타입의 비아홀을 형성하여 마더보드에 형성된 핀 타입의 메탈 쉬트에 삽입하여 반도체 패키지를 실장함으로서 솔더볼을 형성하기 위한 공정이 삭제되어 솔더볼을 형성하기 위한 공정에서 발생되던 계면박리 및 휨 현상을 방지하여 신뢰성을 향상시키고, 상기 마더보드에 형성된 핀 타입의 메탈 쉬트에 의하여 열 방출의 효과를 극대화하여 성능을 향상시킬 수 있는 효과가 있다.

Claims (7)

  1. 내부에 회로패턴이 형성되고, 이 회로패턴을 보호하도록 솔더마스크가 코팅된 회로기판과, 상기 회로기판의 상면 중앙에 부착된 반도체칩과, 상기 반도체칩과 상기 회로기판의 회로패턴을 전기적으로 연결하여 신호를 전달하는 와이어와, 상기 반도체칩과 그 의 주변 구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재를 포함하며, 상기 회로기판에 형성된 회로패턴은 비아홀(Via Hole)에 전기적으로 연결되어 외부로 신호를 전달하고, 상기한 비아홀은 회로기판의 네 변에 슬롯 타입(solt Type)으로 형성되는 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 상기한 비아홀은 회로기판의 네 변에 비아홀의 일측이 각각 개방되도록 형성된 것을 특징으로 하는 반도체 패키지.
  3. 청구항 1에 있어서, 상기한 비아홀에는 니켈(Ni), 금(Au)으로 코팅된 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서, 상기 회로기판의 비아홀에 대응하도록 마더보드(Mother Board)에 핀 타입(Fin Type)의 메탈 쉬트(Metal Sheet)를 형성하고, 이 메탈 쉬트에 회로기판의 비아홀이 삽입된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 4에 있어서, 상기한 핀 타입의 메탈 쉬트는 상기 비아홀이 삽입되어 빠지지 않도록 비아홀의 폭과 동일하거나, 약간 큰 폭으로 된 것을 특징으로 하는 반도체 패키지.
  6. 청구항 4에 있어서, 상기한 핀 타입의 메탈 쉬트는 비아홀이 삽입된 상태에서 비아홀의 외측으로 돌출되도록 비아홀의 길이보다 길게 형성된 것을 특징으로 하는 반도체 패키지.
  7. 청구항 4에 있어서, 상기한 핀 타입의 메탈 쉬트에는 니켈(Ni), 금(Au), 팔라듐(Pd), 납(Pb), 알루미늄(Al) 또는 이들의 합금(Alloy)으로 코팅 처리된 것을 특징으로 하는 반도체 패키지.
KR1019970004433A 1997-02-14 1997-02-14 반도체 패키지 KR100220153B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004433A KR100220153B1 (ko) 1997-02-14 1997-02-14 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004433A KR100220153B1 (ko) 1997-02-14 1997-02-14 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980068019A KR19980068019A (ko) 1998-10-15
KR100220153B1 true KR100220153B1 (ko) 1999-09-01

Family

ID=19497023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004433A KR100220153B1 (ko) 1997-02-14 1997-02-14 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100220153B1 (ko)

Also Published As

Publication number Publication date
KR19980068019A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR0153212B1 (ko) 반도체 장치의 상호 접속 구조 및 상호 접속 방법
KR100246366B1 (ko) 에리어 어레이형 반도체 패키지 및 그 제조방법
KR100264638B1 (ko) 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US20080179739A1 (en) Flip chip package with anti-floating structure
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
KR100220153B1 (ko) 반도체 패키지
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR100233862B1 (ko) 반도체 패키지
JP2002026073A (ja) 半導体装置およびその製造方法
KR100437278B1 (ko) 반도체 플립칩 패키지 제조방법
JP3180041B2 (ja) 接続端子及びその形成方法
JP3049948B2 (ja) パッケージの製造方法
JP3055496B2 (ja) 半導体装置の実装構造
JP3563170B2 (ja) 半導体装置の製造方法
JP3003510B2 (ja) 配線基板の電極部形成方法
KR19980044239A (ko) 반도체 패키지
KR19980068022A (ko) 반도체 패키지의 실장방법
JP2001044326A (ja) 半導体装置およびその製造方法
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
JPH0945807A (ja) 半導体装置
JP3016380B2 (ja) 半導体装置
JP3194034B2 (ja) 電子部品用パッケージ
JPH0918128A (ja) セラミックキャリアの半田付け方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130613

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160609

Year of fee payment: 18