KR0153212B1 - 반도체 장치의 상호 접속 구조 및 상호 접속 방법 - Google Patents

반도체 장치의 상호 접속 구조 및 상호 접속 방법 Download PDF

Info

Publication number
KR0153212B1
KR0153212B1 KR1019940004651A KR19940004651A KR0153212B1 KR 0153212 B1 KR0153212 B1 KR 0153212B1 KR 1019940004651 A KR1019940004651 A KR 1019940004651A KR 19940004651 A KR19940004651 A KR 19940004651A KR 0153212 B1 KR0153212 B1 KR 0153212B1
Authority
KR
South Korea
Prior art keywords
solder
core member
electronic component
pad
connection structure
Prior art date
Application number
KR1019940004651A
Other languages
English (en)
Other versions
KR940022765A (ko
Inventor
겐지 쯔까모또
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼 가이샤 filed Critical 세끼모또 다다히로
Publication of KR940022765A publication Critical patent/KR940022765A/ko
Application granted granted Critical
Publication of KR0153212B1 publication Critical patent/KR0153212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에 따른 상호접속 구조는 구조를 단순화하여 제조가 쉽고 솔더 범프에 발생되는 응력을 최소화 한다. 반도체 칩의 패드와 기판의 패드는 솔더 범프에 의해 서로 접속된다. 상기 솔더 범프는 모래시계 형태이다. 금속 코어부재는 솔더 범프내에 각각 제공되고, 상기 코어부재는 원형 바닥부와 원형 판부로 구성되며, 또한 상기 코어는 반도체 칩의 패드에 땜납된다.

Description

반도체 장치의 상호접속 구조 및 상호접속 방법
제1도는 본 발명의 제 1 실시예에 따른 전자부품용 상호접속 구조를 나타낸 도면.
제2a도 내지 제2c도는 코어 부재(4) 구조의 상세도.
제3도 및 제4a도 내지 제4c도는 본 발명의 제 1 실시예에 따른 전자부품의 상호접속 구조의 제조 방법을 나타낸 도면.
제5a도 및 제5b도는 본 발명의 제 1 실시예에 따른 상호접속 구조의 유효성을 평가하는 시뮬레이션 설정 조건을 나타낸 도면.
제5c도는 본 발명의 제 1 실시예에 따른 상호접속 구조의 효과를 검토하기 위한 시뮬레이션의 결과를 나타낸 도면.
제6a도 내지 제6f도는 본 발명의 제 2 실시예에 따른 코어 부재(4)의 구조를 나타낸 도면.
제7a도 내지 제7c도는 본 발명의 제 3 실시예에 따른 전자부품용 상호접속 구조의 제조방법을 나타낸 도면.
제8도는 본 발명의 제 4 실시예에 따른 전자부품용 상호접속 구조의 일부를 나타낸 도면.
제9도는 본 발명의 제 4 실시예에 따른 전자부품용 상호접속 구조를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 기판
3 : 솔더 범프 4 : 코어 부재
5,6 : 패드 7,10 : 솔더
42 : 핀 부분 11 : 솔더 링
[발명의 배경]
본 발명은 전자부품용 상호접속 구조, 특히 솔더 범프 (solder bumps)를 사용하는 전자부품의 상호접속 구조에 관한 것이다.
솔더 범프를 사용하는 상호접속 기술을 사용함으로서 다수의 접속 단자가 동시에 상호접속된다. 그러므로, 그와 같은 기술은 다수의 접속 단자를 가지는 전자부품을 상호접속하는데 적합하며, 예를 들어 수백개의 접속 단자를 가지는 LSI 칩을 상호접속하는데 널리 사용되어 왔다.
솔더 범프를 사용하여 베어칩(bare-chip)을 기판에 접속하는 경우에 접속 부분의 결점이 빈번하게 발생된다는 것이 공지되었다. 베어칩은 절연재료로 피복되지 않은 LSI 칩이다. 그와 같은 결점은 LSI 칩이 장착된 기판과 LSI 칩간의 열 팽창 계수의 차이에 의한 것이다. LSI 칩이 장착된 기판과 상기 칩이 팽창되는 작동중에 LSI 칩은 열을 발생시킨다. 칩과 기판의 열팽창 계수가 다르기 때문에 LSI 칩과 기판을 상호접속하는 솔더 범프에 응력이 발생한다. 상기 응력은 LSI 칩의 작동중에 발생하며, 칩이 작동하지 않을때는 소멸된다. 따라서, 솔더 범프에 반복적인 응력 발생과 함께 솔더 범프에 피로가 발생하여 파괴의 원인이 된다. 그 결과 LSI 칩과 기판 사이의 접속 부분들이 파괴될 수 있다.
상기와 같은 상호접속 구조의 결점을 방지하는 기술의 한 예가 N. Matsui 등에 의한 VLSI CHIP INTERCONNECTION TECHNOLOGY USING STACKED SOLDER BUMPS, pp. 573 내지 578, Proc, IEEE 37 차 Electronic Components Conf. 에 개시되었다. 상기 논문에 개시된 기술에 있어서, 다수의 솔더 범프를 적층시킴으로서 솔더 범프의 응력을 감소시킨다.
그러나 상기 기술에 있어서는, 솔더 범프의 구조가 매우 복잡하고 제조가 곤란하다.
[발명의 개요]
본 발명의 목적은 구조 및 제조가 간단하며 솔더 범프에 발생되는 응력이 최소로되는 전자부품의 상호접속 구조를 제공하는 것이다.
상기 목적을 달성하기 위해서, 상호접속 구조를 구성하는 각각의 솔더 범프는 그 내부에 금속 코어 부재가 구비된다.
본 발명의 일 실시예에 있어서, 코어 부재를 가지는 각각의 솔더 범프는 모래시계 형태(hourglass-shaped)이다.
본 발명의 다른 실시예에 있어서, 코어 부재는 그 특정 적용에 따라 가변적인 형상을 가진다.
본 발명의 다른 관점에 따라서, 코어 부재를 제 1 전자부품의 각 패드(pad)에 설치하는 제 1 단계와, 제 2 전자부품의 각각의 패드에 소정의 솔더 페이스트(paste)량으로 피복하는 제 2 단계와, 코어 부재를 솔더 패드에 매립하는 제 3 단계 및 솔더 페이스트를 가열 및 용융하여 냉각 및 응고시키는 제 4 단계를 포함하는 전자부품을 상호접속하는 상호접속 방법이 제공된다. 상기 방법에서 솔더 페이스트량은 제 4 단계에서 용융될 때 솔더 페이스트가 표면장력에 의해 모래시계 형태를 제공하도록 결정된다.
본 발명의 다른 관점에 따라서, 코어 부재를 제 1 전자부품의 각 패드에 설치하는 제 1 단계, 환형의 솔더를 코어 부재 안으로 삽입하는 제 2 단계, 코어 부재가 제 2 전자 부품의 각 패드와 정렬되도록 제 1 전자 부품을 제 2 전자 부품에 위치 결정시키는 제 3 단계 및, 환형 솔더를 가열 및 용융하고 냉각 및 응고시키는 제 4 단계를 포함하는 전자 부품 상호접속을 위한 상호접속 방법이 제공된다. 상기 방법에서 환형 솔더를 형성하는 솔더량은 제 4 단계에서 용융될 때 솔더가 표면장력에 의해 모래시계 형태를 제공하도록 결정된다.
본 발명에 따른 상호접속 구조를 사용하므로써 상호접속되는 반도체 장치는 LSI 베어칩과 LSI 베어칩의 패드상에 설치된 코어 부재를 구비한다. 각각의 코어 부재는 재유동될 때 모래시계 형태의 솔더 범프가 형성되는데 충분한 솔더 재료량이 주어진다.
본 발명의 다른 목적, 특징 및 장점은 첨부된 도면을 참조로 하여 후술되는 설명에 의하여 더욱 명백하게 될 것이다.
[제 1 실시예]
본 발명에 따른 제 1 실시예가 제1도에 도시된다. 제1도에 있어서, 상기 실시예에 따른 전자부품용 상호접속 구조에서 반도체 칩(1)과 기판(2)은 솔더 범프(3)에 의해 상호접속된다.
반도체 칩(1)은 LSI 베어칩이다. 반도체 칩(1)의 한쪽 표면에는 복수의 패드(5)가 제공된다. 상기 패드(5)는 매트릭스 형태로 배열된다. 각각의 패드(5)는 0.1㎜ 직경의 박판으로 된 원형 금속층으로 구성된다.
기판(2)은 세라믹 기판(9)상에 제공된 유기 절연층(8)과 알루미늄으로 형성된 세라믹 기판(9)을 포함한다. 상기 유기 절연층(8)은 반도체 칩(1)과 대면하는 세라믹 기판(9) 표면에 제공된다. 유기 절연층(8)상에는 복수의 패드(6)가 매트릭스 형태로 배열된다. 유기 절연층(8)상의 패드(6)는 반도체 칩(1)상의 패드(5)와 각각 대응된다. 각각의 패드(6)는 0.1㎜ 직경의 박판으로 된 원형 금속층으로 구성된다.
솔더 범프(3)는 반도체 칩(1)의 패드(5)와 기판(2)의 패드(6)를 전기적 및 기계적으로 상호접속시킨다. 각각의 솔더 범프(3)는 모래시계 형태로 되어 있다.
코어 부재(4)는 각각의 솔더 범프(3)에 제공된다. 코어 부재(4)는 솔더(7)에 의해 반도체 칩(1)의 각각의 패드(5)상에 장착된다. 솔더(7)는 반도체 칩(1)의 패드(5)와 코어 부재(4)를 전기적 및 기계적으로 상호접속시킨다. 솔더(7)의 용융점은 솔더 범프(3)를 형성하는 솔더(10)의 용융점보다 높다.
솔더 범프(3)와 코어 부재(4)의 형태는 제2a도 내지 제2c도를 참조로 하여 상세히 후술될 것이다. 제2a도 내지 제2c도는 코어 부재(4)의 대략적인 형태를 도시하고 있다. 코어 부재(4) 각 부분의 정확한 크기는 도면에 도시되어 있다.
제2a도에 있어서, 코어 부재(4)는 원형의 바닥부(41)와 원형의 핀 부분(42)으로 구성된다. 바닥부(41)와 핀 부분(42)은 일체로 형성된다. 바닥부(41)의 직경(L1)은 0.1㎜ 이며 그 두께는 0.015㎜ 이다. 핀 부분(42)의 높이(L3)는 0.0875㎜ 이며, 그 직경은 0.047㎜ 이다. 바닥부(41)와 핀 부분(42)을 접속하는 부분의 수직 단면부는 R=0.01㎜의 반경을 갖는다.
제2b도에 있어서, 솔더 범프(3) 상하단부의 직경(L8)은 0.1㎜이며, 솔더 범프(3) 중간부의 직경(L5)은 0.074㎜ 이다. 솔더 범프(3) 높이(L6)는 0.1㎜이다.
제2c도에 있어서, 핀 부분(42) 하단부와 패드(6) 상부면 사이의 거리(L7)는 0.0125㎜이다.
상술된 코어 부재(4) 각 부분의 치수는 적절한 범위내에서 변경될 수 있다. 핀 부분(42)의 높이(L3)는 0.05㎜ 내지 0.1㎜의 범위내에서 변화될 수 있으며, 핀 부분(42)의 직경(L4)은 0.02㎜ 에서 0.08㎜ 까지 변화될 수 있다. 핀 부분(42) 하단부와 패드(6) 상부면 사이의 거리(L7)는 0.01㎜에서 0.02㎜ 범위에서 변화될 수 있다. 코어 부재(4) 각 부분의 치수는 솔더 범프(3)를 형성하기에 적절한 값으로 설정되어야 한다. 이에 대해 상세히 서술한다면, 코어 부재(4) 각 부분의 치수는 용융시 솔더 범프(3)가 그 표면 장력에 의하여 자연적으로 모래시계 형태가 되도록 결정되어야 한다. 따라서, 코어 부재(4) 각 부분의 치수는 솔더 범프(3)를 형성하는 솔더(10)의 특성에 의존된다.
제1도에 도시된 각 부분의 재료가 이하에 후술될 것이다.
패드(5,6)는 금 및 구리로 되어 있다.
솔더(7) 재료의 일 예로는 그 용융점이 솔더 범프(3)를 형성하는 솔더(10)의 용융점보다 높은 금-주석 솔더이다.
코어 부재(4)는 바람직하게는 두가지 조건을 만족시킨다. 제 1 조건은 재료의 열팽창 계수가 솔더 범프(3)를 형성하는 솔더(10)의 용융점보다 낮다는 것이다. 시뮬레이션에 의하면, 접속부상에 발휘된 응력은 코어 부재(4)의 재료가 이러한 조건을 만족시킬 때 감소되는 것으로 밝혀졌다. 이러한 조건을 만족시키는 재료로서는 금, 은, 구리합금, 코바(KOVAR) 등이 있다.
제2조건은 재료의 영률(Young's modulus)이 가능한한 크다는 것이다. 제 1 조건은 제 2 조건보다 우선적인 것이다. 달리 말해서 이 실시예를 이용하는 제조자는 제 1 조건을 만족시키는 재료중에서 영률이 큰 것을 택해야 한다.
솔더 범프(3)를 형성하기 위한 솔더(10) 재료의 일 예는 주석과 납의 공융 솔더 재료이다. 솔더(10)는 또 다른 솔더(7)보다 낮은 융점을 가져야 한다.
상술된 여러 성분의 재료의 적절한 조합을 설명하겠다.
패드(5)의 재료는 금이고 솔더(7)는 바람직하게는 금-주석인 솔더이다. 이렇게 조합된 재료에서는 솔더(7)의 습윤성이 향상된다.
코어 부재(4)가 금이나 은일 때는 솔더 범프(3)를 이루는 솔더(10)는 바람직하게는 주석-납의 공융 솔더이다. 이는 코어 부재(4)의 열팽창 계수가 솔더 범프(3)의 열팽창 계수보다 작아지기 때문이다.
코어 부재(4)가 금이나 은이고 솔더(10)가 주석-납의 공융 솔더일 때, 코어 부재(4)를 바람직하게는 구리로 도금하여 금이나 은이 솔더(10)속에 확산되는 것을 방지한다.
제1도에 도시된 접속 구조를 이루는 방법을 제3도와 제4도를 참조로 하여 설명한다.
제3도에 도시된 제 1 단계에서, 코어 부재(4)는 패드(5)상에 도금된 솔더(7)를 재유동(reflowing)시키므로써 반도체 칩(1) 패드(5)상에 설치된다. 필요하다면 코어재료(4)는 적절한 재료로 예비도금된다. 이러한 재유동 납땜은 플럭스에 의해 유발될 수 있는 반도체 칩(1)의 결함을 방지하기 위해 플럭스를 이용하지 않고 수행되는 것이 바람직하다. 플럭스가 없는 재유동 땜납은 질소 및 아르곤 등과 같은 대기중에서 행해질 수 있다.
제4a도에 도시된 제 2 단계에서, 기판(2)상의 패드(6)는 스크린 페인팅을 이용하여 솔더(10)로 도금된다. 패드(6)마다의 솔더(10)의 양은 최종적인 솔더 범프(3)가 용융시에 모래시계 형태로 되도록 조절된다.
각각의 패드(6)용의 솔더(10)의 최적량은 코어 부재(4)의 각각의 부분의 크기와 솔더(10)의 재료에 의존된다. 특히, 솔더(10)의 표면 장력은 용융시에 솔더(10)의 최적량을 결정하는 기본인자가 되곤 한다. 솔더(10)의 최적량은 이론적으로 결정하기 어려운 것이며 실험적으로 결정되는 것이다. 솔더(10)의 양이 과도하면 최종적인 솔더 범프(3)는 원통형이 되고, 부족하면 최종적인 솔더 범프(3)의 상부가 비교적 작아진다. 품질적 관점에서는 코어 부재(4) 핀 부분(42)의 직경(L4)이 클수록 솔더(10)의 양을 많이 요구한다.
제4b도에 도시된 제 3 단계에서, 코어 부재(4)가 삽입되면서 기판(2)에 대한 반도체 칩(1)의 위치는 코어 부재(4)의 핀 부분의 하단부와 패드(6)의 상면 사이에 일정한 거리가 유지되도록 조절된다.
제4c도에 도시된 제 4 단계에서, 솔더(10)는 재유동된다. 우선, 솔더(10)는 반도체 칩(1)과 기판(2)을 수평으로 유지한채로 가열되어 용융된다. 용융 상태의 각각의 솔더(10)는 표면 장력 효과에 의해 당겨져서 모래시계 형태로 된다. 그후에, 숄더(10)는 냉각되어 경화된다. 경화된 솔더(10)는 모래시계 형태를 갖는다.
이제, 이러한 실시예의 효율을 평가하기 위해 행해진 시험의 결과를 제5도를 참조하여 설명하겠다.
이러한 시험에서 단일 솔더 범프(3)의 응력 특성이 제5a도에 도시된 바와 같이 시험되었다. 단일 솔더 범프(3)의 위치는 기판(2)의 최외곽 둘레에 정해졌다. 각각의 부재의 값은 제5b도에 도시된 바와 같았다. 솔더 범프(3)에서의 응력은 23℃의 온도에서 0 으로 간주되고 125℃로 유지된 솔더 범프(3)의 응력은 이러한 조건하에서의 제한 요소법(finite-element method)에 따라 시험되었다. 특성 비교를 위해 솔더 범프(3)와 다른 형태를 갖는 솔더 범프를 이용한 접속 구조의 응력 특성도 시험되었다. 보다 상세히 말해서 (i) 원통형 솔더 범프와, (ii) 코어 부재(4)를 갖지 않은 모래시계 방향 솔더 범프와, (iii) 코어 부재(4)만 갖는 경우 및, (iv) 이 실시예의 솔더 범프(3)가 각각 시험되었다. 제5c도는 시험의 결과를 나타낸다.
제5c도에서 최대 주응력이 최대로 되는 각각의 솔더 범프의 위치가 최대(Max)로 표기되어 있다. 이제, 이러한 응력을 최대 응력이라고 칭한다. 각각의 솔더 범프 구조 사이의 최대 응력의 비율인 응력비는 상기 원통형 솔더 범프(i)의 구조의 경우를 1 로 정한다. 그러한 결과에 따르면 코어 부재(4)를 갖지 않는 모래시계형 솔더 범프의 구조(ii)의 응력비는 0.62이고, 코어 부재(4)만 갖는 솔더 범프의 구조(iii)의 응력비는 0.63이다. 본 발명에 따른 솔더 범프(3)의 응력비는 0.51이다. 즉, 온도가 상승한 일정기간동안 이 실시예의 솔더 범프(3)에 작용한 응력은 다른 솔더 범프의 경우에 비해서 작음이 밝혀졌다.
이 실시예에서는 솔더 범프(3)에 코어 부재(4)가 제공된다. 그러한 구조에서는 온도가 상승한 일정기간 동안 솔더 범프에 생기는 응력을 줄일 수 있다. 또한, 이 실시예의 접속 구조는 구조가 단순하고 제조가 용이하다.
[제 2 실시예]
본 발명의 제 2 실시예는 제6도를 참고하여 설명될 것이다. 상기 실시예의 특징은 코어 부재(6)의 구조에 있다.
제6a도 내지 제6f도는 여섯개의 다른 코어 부재(4)의 구조를 나타낸다.
제6a도에 도시된 구조는 제 1 실시예에서 사용된 코어 부재(4)의 구조이다.
제6b도에 도시된 구조는 뾰족한 핀 부분(42)을 가진다.
제6c도에 도시된 구조에 있어서, 핀 부분(42)은 타원형의 수평 단면을 가진다. 상기 구조는 인접 패드(5)와 인접 패드(6) 사이의 간격이 적은 경우에 적용될 때 효과적이다.
제6d도에 도시된 구조에 있어서, 상기 핀 부분(42)은 홀(425)을 가진다. 상기 구조에서 용융 상태의 솔더(10)가 홀(425)로 침범하기 때문에 제6a도에 도시된 구조보다 강한 접속을 제공하는 것이 가능하다.
제6e도에 도시된 구조에 있어서, 핀 부분(42)은 핀 부분(421)과 핀 부분(422) 사이에 제공된 간격으로 구성되어 있다. 상기 구조에 있어서, 용융 상태의 솔더(10)가 간격을 채우기 때문에 제6a도에 도시된 구조보다 강한 접속을 제공하는 것이 가능하다.
제6f도에 도시된 상기 구조에 있어서, 핀 부분(42)은 다음의 핀 부분중 하나에 인접하게 제공된 간격을 가지는 4개의 핀 부분(421,422,423 및 424)으로 구성되어 있다. 상기 구조에 있어서, 용융 상태의 솔더(10)가 이들 간격을 채우기 때문에 제6a도에 도시된 구조보다 강한 접속을 제공하는 것이 가능하다.
상기 실시예에 있어서, 다양한 형상을 갖는 코어 부재(4)가 사용된다. 이들 구조중의 어떤 하나의 선택은 이 구조가 적용되는 상황에 따라서 결정되야 한다. 이들 핀 부분 구조의 어떤 결합을 사용하는 것도 가능하다. 예를 들면, 제6b도와 제6e도에 도시된 구조를 결합함으로써, 제6e도에 도시된 핀 부분(421,422)의 구조는 각기 정확히 지정된다.
[제 3 실시예]
본 발명의 제 3 실시예는 제7도를 참고하여 설명될 것이다. 상기 실시예의 특징은 제 1 실시예에 사용된 솔더 범프(3)를 형성하는 방법에 있다.
상기 실시예의 제 1 단계는 제 1 실시예의 제 1 단계와 같다.
제7a도에 도시된 제 2 단계에 있어서, 솔더 링(solder ring)(11)은 솔더 링(11)의 중심 홀(111)내로 핀 부분을 삽입함으로써 각각의 코어 부재(4)의 핀 부분(42)에 끼워진다. 솔더 링(11)의 양은 솔더 링(11)이 용융될때, 모래시계 형태의 솔더 범프(3)로 되도록 결정된다.
제7b도에 도시된 제 3 단계에 있어서, 반도체 칩(1)은 기판상에 배치되어 핀 부분(42)의 상단부와 패드(6)의 상부 표면 사이에 소정의 간격으로 배열된다.
제7c도에 도시한 제 4 단계에 있어서, 솔더 링(11)은 재유동된다. 상기 단계는 제 1 실시예의 제 4 단계와 같다. 모래시계 형태를 갖는 솔더 범프(3)는 제 4 단계 이후에 얻어진다.
상기 실시예에서, 적정량의 솔더를 갖는 각 솔더 링(11)은 각각의 핀 부분(42)에 끼워지기 때문에 패드(6)를 피복할 솔더의 양을 조절할 필요가 없다. 더욱이 솔더 링 자체는 상업적인 제품이 될 수 있다. 구매자는 솔더의 양을 조절할 필요가 없다.
[제 4 실시예]
본 발명의 제 4 실시예에는 제8도 및 제9도를 참고하여 설명될 것이다. 상기 실시예의 특징은 기판(2)의 구조에 있다. 상기 실시예에 있어서, 코어 부재(4)는 기판(2)상의 패드(6)에 제공된다.
제8도를 참고하면, 상기 실시예의 기판(2)은 단지 세라믹 기판(9)으로 구성되어 있다. 세라믹 기판(9)의 상부 표면상에는, 패드(6)가 배열되며 코어 부재(4)가 상기 패드(6) 상에 각각 장착된다. 상기 코어 부재(4)는 솔더(7)에 의해 패드(6)에 땜납된다. 패드(6), 솔더(7) 및, 코어 부재(4)의 구조와 재료는 각각 제 1 실시예와 동일하다.
반도체 칩(1)과 기판(2)이 제9도에 도시된 바와 같이 접속된 상태에서, 패드(5)와 패드(6)는 각각 모래시계 형태를 갖는 솔더 범프(3)에 의해 접속된다.
상기 실시예에 있어서, 코어 부재(4)는 기판(2)상에 제공된다. 제 4 실시예에 의해 달성되는 효과는 제 1 실시예에 의해 달성된 것과 동일하다.
[다른 실시예]
본 발명의 제 1 의 특징은 코어 부재(4)가 솔더 범프(3)에 각각 제공된다는 점에 있다. 본 발명의 제 2 의 특징은 코어 부재(4)가 모래시계 형태의 솔더 범프(3)에 제공된다는 점이다. 본 발명의 제 3 의 특징은 솔더 범프(3)가 표면 장력을 이용한 모래시계 형태로 제조된다는 점이다. 또한, 본 발명의 제 4 의 특징은 코어 부재(4)의 형태가 그 사용에 따라 변화된다는 점이다. 본 발명의 제 5 의 특징은 솔더 링(11)이 코어 부재(4)의 핀 부분(42)에 끼워진다는 점이다. 본 발명의 제 6 의 특징은 코어 부재(4)가 기판(2)상에 제공된다는 점이다.
본 발명의 이들 특징으로 특징되며 상술된 것보다 다양한 다른 방식으로 실시될 수 있다. 예를 들면, 제 6 실시예에 제 1 실시예의 특징을 결합시키는 것이 가능하다. 또한, 본 발명의 상호접속 구조는 LSI 베어칩의 접속과는 다른 적용에 사용될 수 있다.
본 발명에 있어서, 솔더 범프를 형성하는 솔더의 양과 코어 부재의 형태는 본 발명이 적용되는 상황에 따라 적절하게 변화될 수 있다. 또한, 솔더 링 자체는 상업적인 제품이 될 수 있다. 구매자는 솔더의 양을 조절할 필요가 없다.
본 발명의 범위는 첨부된 청구범위에 의해 한정되지만 명세서의 원문에 의한 방법에 한정되지 않는다. 또한, 청구범위에 내재된 범위내에서의 모든 개조 및 변경은 청구범위에 포함된다.

Claims (16)

  1. 제1의 전자부품과 제2의 전자부품을 접속하는 솔더 범프(3)와, 이 솔더 범프(3)중에 피복된 금속제의 코어 부재(4)를 포함하며, 상기 코어 부재는 제 1의 전자부품과 제 2의 전자부품 사이를 기계적으로 접속하지 않는 것을 특징으로 하는 전자부품의 접속구조.
  2. 제1항에 있어서, 상기 솔더 범프(3)가 모래시계 형상으로 형성된 것을 특징으로 하는 전자부품의 접속구조.
  3. 제1항에 있어서, 상기 제 1의 전자부품은 LSI의 플립칩(1)이며, 제 2의 부품은 기판(2)인 것을 특징으로 하는 전자부품의 접속구조.
  4. 제3항에 있어서, 상기 코어 부재(4)는 LSI의 플립칩(1)에 설치된 특징으로 하는 전자부품의 접속구조.
  5. 제3항에 있어서, 상기 코어 부재(4)는 기판(2)에 설치된 것을 특징으로 하는 전자부품의 접속구조.
  6. 제1항에 있어서, 상기 코어 부재(4)는 핀(42)이 구비된 것을 특징으로 하는 전자부품의 접속구조.
  7. 제6항에 있어서, 상기 코어 부재(4)의 핀(42)은 뾰족한 것을 특징으로 하는 전자부품의 접속구조.
  8. 제6항에 있어서, 상기 코어 부재(4)의 핀(42)은 타원형의 단면으로 된 것을 특징으로 하는 전자부품의 접속구조.
  9. 제6항에 있어서, 상기 코어 부재(4)의 핀(42)의 내부에 구멍이 설치되고 이 구멍이 핀의 선단으로 통해진 것을 특징으로 하는 전자부품의 접속구조.
  10. 제6항에 있어서, 상기 코어 부재(4)는 복수의 핀이 구비된 것을 특징으로 하는 전자부품의 접속구조.
  11. 제 1의 전자부품의 패드에 코어 부재(4)를 부착시키는 제 1의 단계, 제 2의 전자부품의 패드 위에 소정량의 솔더 페이스트(10)를 도포하는 제 2의 단계, 상기 솔더 페이스트(10)내에 코어 부재(4)를 삽입하는 제 3의 단계 및, 상기 솔더 페이스트(10)를 가열 용융한 후 냉각하므로서 솔버 범프(3)를 형성하는 제 4의 단계를 포함하는 것을 특징으로 하는 전자부품의 접속방법.
  12. 제11항에 있어서, 상기 솔더 페이스트(10)의 도포량은 상기 제 4의 단계에서 용융된 때의 표면 장력에 의해 모래시계 형상의 모양을 띠는 량인 것을 특징으로 하는 전자부품의 접속방법.
  13. 제 1의 전자부품의 패드에 코어 부재(4)를 부착시키는 제 1의 단계, 상기 코어 부재(4)에 환형상의 솔더(11)를 삽입하는 제 2의 단계, 상기 코어 부재(4)가 제 2의 전자부품의 패드위에 위치되도록 제 1의 전자부품 위에 위치 결정시키는 제 3의 단계 및, 상기 환 형상의 솔더(11)를 가열 용융한 후 냉각하므로서 솔더 범프(3)를 형성하는 제 4의 단계를 포함하는 것을 특징으로 하는 전자부품의 접속방법.
  14. 제13항에 있어서, 상기 환 형상의 솔더(11)를 구성하는 솔더의 량은 제 4의 단계에서 용융된 때의 표면 장력에 의해 모래시계 형상을 띠는 량인 것을 특징으로 하는 전자부품의 접속방법.
  15. LSI의 플립칩(1)과, 이 LSI의 플립칩의 패드(5)에 부착시킨 코어 부재(4)를 포함하는 것을 특징으로 하는 반도체 장치.
  16. 제15항에 있어서, 상기 코어 부재(4)에는 리플로 솔더의 경우 모래시계 형상의 솔더 범프가 형성되는 만큼의 량의 솔더가 부착되어 있는 것을 특징으로 하는 반도체 장치.
KR1019940004651A 1993-03-10 1994-03-10 반도체 장치의 상호 접속 구조 및 상호 접속 방법 KR0153212B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5049172A JP2716336B2 (ja) 1993-03-10 1993-03-10 集積回路装置
JP93-49172 1993-03-11

Publications (2)

Publication Number Publication Date
KR940022765A KR940022765A (ko) 1994-10-21
KR0153212B1 true KR0153212B1 (ko) 1998-12-01

Family

ID=12823654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004651A KR0153212B1 (ko) 1993-03-10 1994-03-10 반도체 장치의 상호 접속 구조 및 상호 접속 방법

Country Status (7)

Country Link
US (1) US5640052A (ko)
EP (1) EP0615283B1 (ko)
JP (1) JP2716336B2 (ko)
KR (1) KR0153212B1 (ko)
AU (1) AU675273B2 (ko)
CA (1) CA2118649C (ko)
DE (1) DE69428819T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452583B1 (ko) * 2012-01-24 2014-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 언더-범프 금속화층상의 크랙 스토퍼

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
US5736790A (en) * 1995-09-21 1998-04-07 Kabushiki Kaisha Toshiba Semiconductor chip, package and semiconductor device
US5829124A (en) * 1995-12-29 1998-11-03 International Business Machines Corporation Method for forming metallized patterns on the top surface of a printed circuit board
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
US5841198A (en) * 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing solid core solder balls
DE69838586T2 (de) * 1997-06-04 2008-07-24 Ibiden Co., Ltd., Ogaki Lötelement für gedruckte leiterplatten
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US6023029A (en) * 1998-03-19 2000-02-08 International Business Machines Corporation Use of blind vias for soldered interconnections between substrates and printed wiring boards
JPH11340265A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置及びその製造方法
WO2000016279A1 (en) * 1998-09-11 2000-03-23 Motorola Inc. Radio frequency identification tag circuit chip having printed interconnection pads
US6354850B1 (en) 1998-12-15 2002-03-12 Fci Americas Technology, Inc. Electrical connector with feature for limiting the effects of coefficient of thermal expansion differential
US6583354B2 (en) * 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6281041B1 (en) 1999-11-30 2001-08-28 Aptos Corporation Process to make a tall solder ball by placing a eutectic solder ball on top of a high lead solder ball
US6430058B1 (en) 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
US6413849B1 (en) * 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
US6448171B1 (en) 2000-05-05 2002-09-10 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability
US6610591B1 (en) 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
US6750396B2 (en) 2000-12-15 2004-06-15 Di/Dt, Inc. I-channel surface-mount connector
US6543674B2 (en) 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
CN100352319C (zh) * 2002-09-20 2007-11-28 日本特殊陶业株式会社 由树脂制成的带有插脚的电路板
US7015869B2 (en) 2002-11-18 2006-03-21 Visteon Global Technologies, Inc. High frequency antenna disposed on the surface of a three dimensional substrate
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US20050148111A1 (en) * 2003-12-30 2005-07-07 Texas Instruments Incorporated Method and system for producing resilient solder joints
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
CN101053079A (zh) * 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
US7667473B1 (en) * 2005-09-28 2010-02-23 Xilinx, Inc Flip-chip package having thermal expansion posts
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
SG136004A1 (en) * 2006-03-27 2007-10-29 Micron Techonology Inc Semiconductor constructions having interconnect structures, methods of forming interconnect structures, and methods of forming semiconductor constructions
US7473580B2 (en) * 2006-05-18 2009-01-06 International Business Machines Corporation Temporary chip attach using injection molded solder
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US7510401B2 (en) 2006-10-12 2009-03-31 Tessera, Inc. Microelectronic component with foam-metal posts
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7466154B2 (en) * 2006-10-18 2008-12-16 International Business Machines Corporation Conductive particle filled polymer electrical contact
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
SG152101A1 (en) 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8697492B2 (en) * 2010-11-02 2014-04-15 Tessera, Inc. No flow underfill
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105533B2 (en) * 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9105552B2 (en) * 2011-10-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
DE102012102021A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements
KR101932727B1 (ko) * 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US20140035125A1 (en) * 2012-07-31 2014-02-06 Chipbond Technology Corporation Semiconductor manufacturing method, semiconductor structure and package structure thereof
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
WO2014023287A2 (de) 2012-08-10 2014-02-13 Smartrac Technology Gmbh Kontakthöckerverbindung sowie kontakthöcker und verfahren zur herstellung einer kontakthöckerverbindung
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9978667B2 (en) * 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9953198B2 (en) 2015-12-09 2018-04-24 Smartrac Technology Gmbh Systems and methods for a cloud connected transponder
US9692147B1 (en) * 2015-12-22 2017-06-27 Intel Corporation Small form factor sockets and connectors
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984960B2 (en) * 2016-07-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
DE102016121631A1 (de) * 2016-11-11 2018-05-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Anschlussträger für die Montage eines Halbleiterchips, Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
US10037957B2 (en) 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US20190355655A1 (en) * 2017-01-17 2019-11-21 Panasonic Intellectual Property Management Co, Ltd. Semiconductor-mounted product
US11676932B2 (en) * 2019-12-31 2023-06-13 Micron Technology, Inc. Semiconductor interconnect structures with narrowed portions, and associated systems and methods
JP2021125643A (ja) * 2020-02-07 2021-08-30 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3488840A (en) * 1963-12-27 1970-01-13 Ibm Method of connecting microminiaturized devices to circuit panels
US3470611A (en) * 1967-04-11 1969-10-07 Corning Glass Works Semiconductor device assembly method
US3921285A (en) * 1974-07-15 1975-11-25 Ibm Method for joining microminiature components to a carrying structure
JPS53106669U (ko) * 1977-01-31 1978-08-26
JPS56104445A (en) * 1980-01-25 1981-08-20 Hitachi Ltd Leadless semiconducdor device and junction structure for substrate
JPS58128749A (ja) * 1982-01-20 1983-08-01 ノ−ス・アメリカン・スペシヤリテイズ・コ−ポレイシヨン 電子的半組立部品用接続子
JPS6057957A (ja) * 1983-09-09 1985-04-03 Hitachi Micro Comput Eng Ltd 接続構造
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS6151838A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体装置
US4970570A (en) * 1986-10-28 1990-11-13 International Business Machines Corporation Use of tapered head pin design to improve the stress distribution in the braze joint
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4845542A (en) * 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
JPH03268440A (ja) * 1990-03-19 1991-11-29 Hitachi Ltd 半導体チップの実装構造
JPH0732042B2 (ja) * 1990-10-11 1995-04-10 富士通株式会社 スルーホール接続形電子デバイスとその実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452583B1 (ko) * 2012-01-24 2014-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 언더-범프 금속화층상의 크랙 스토퍼
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
US9472524B2 (en) 2012-01-24 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Copper-containing layer on under-bump metallization layer

Also Published As

Publication number Publication date
US5640052A (en) 1997-06-17
JPH06268015A (ja) 1994-09-22
JP2716336B2 (ja) 1998-02-18
EP0615283B1 (en) 2001-10-31
CA2118649C (en) 2000-05-02
CA2118649A1 (en) 1994-09-11
DE69428819T2 (de) 2002-06-20
KR940022765A (ko) 1994-10-21
AU675273B2 (en) 1997-01-30
EP0615283A1 (en) 1994-09-14
AU5771394A (en) 1994-09-15
DE69428819D1 (de) 2001-12-06

Similar Documents

Publication Publication Date Title
KR0153212B1 (ko) 반도체 장치의 상호 접속 구조 및 상호 접속 방법
US6638638B2 (en) Hollow solder structure having improved reliability and method of manufacturing same
US4914814A (en) Process of fabricating a circuit package
JP3146345B2 (ja) バンプチップスケール半導体パッケージのバンプ形成方法
US5820014A (en) Solder preforms
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
US5639696A (en) Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
US5859407A (en) Connecting board for connection between base plate and mounting board
US6214156B1 (en) Semiconductor device mounted on board by flip-chip and method for mounting the same
US6927095B2 (en) Low cost and compliant microelectronic packages for high I/O and fine pitch
US7125789B2 (en) Composite metal column for mounting semiconductor device
US5337219A (en) Electronic package
US5894984A (en) Structure of electronic parts and method of soldering electronic parts to substrate
JP2780631B2 (ja) 電子部品の接続構造およびその製造方法
US6277222B2 (en) Electronic component connecting method
US20070085220A1 (en) Re-enforced ball-grid array packages for semiconductor products
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
EP0631461B1 (en) Electronic circuit device
JP3180041B2 (ja) 接続端子及びその形成方法
JP2856197B2 (ja) Ｂｇａ接続構造
US20050151273A1 (en) Semiconductor chip package
KR100220153B1 (ko) 반도체 패키지
JP2002184811A (ja) 電子回路装置およびその製造方法
KR100233862B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee