JPS63102329A - 半導体集積回路素子実装方法 - Google Patents
半導体集積回路素子実装方法Info
- Publication number
- JPS63102329A JPS63102329A JP24906586A JP24906586A JPS63102329A JP S63102329 A JPS63102329 A JP S63102329A JP 24906586 A JP24906586 A JP 24906586A JP 24906586 A JP24906586 A JP 24906586A JP S63102329 A JPS63102329 A JP S63102329A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- substrate
- circuit element
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000003094 microcapsule Substances 0.000 claims abstract description 8
- 239000000853 adhesive Substances 0.000 claims description 24
- 230000001070 adhesive effect Effects 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 12
- 238000003825 pressing Methods 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 21
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 5
- 239000004848 polyfunctional curative Substances 0.000 abstract 4
- 239000004411 aluminium Substances 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 9
- 239000002775 capsule Substances 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバンプ付き回路基板を用いた半導体集積回路素
子実装方法に関する。
子実装方法に関する。
〔従来の技術
従来の半導体集積回路素子実装方法として最も高密度実
装が可能なものの一つに、フリップチップボンディング
技術がある。これは第２図に示すように、半導体集積回
路素子８として半田バンプ１３を設けたものを用い、基
板１上に形成された導体リード１２の端部とこの半田バ
ンプ１３とを位置合わせした後、半田の融点以上に加熱
することにより、半田バンプ１５を溶融させて、導体リ
ード１２と接合する方法である。
装が可能なものの一つに、フリップチップボンディング
技術がある。これは第２図に示すように、半導体集積回
路素子８として半田バンプ１３を設けたものを用い、基
板１上に形成された導体リード１２の端部とこの半田バ
ンプ１３とを位置合わせした後、半田の融点以上に加熱
することにより、半田バンプ１５を溶融させて、導体リ
ード１２と接合する方法である。
しかし、前述の従来技術では、接合時に半田の融点以上
すなわち約２３０℃程度まで加熱する必要があるため、
耐熱性の低い安価な基板は使用できないこと、あるいは
同様に耐熱性の点から、液晶の入った液晶パネルのガラ
ス上へ直接ドライバーとしての半導体集積回路素子を実
装できないという欠点を有し、また基板のリード表面は
半田付は可能な金属で被覆する必要もある。また為半導
体集積回路素子には半田バンブが必要なことから、高価
でありかつ入手が困難であるなど様々な問題点を有して
いる。
すなわち約２３０℃程度まで加熱する必要があるため、
耐熱性の低い安価な基板は使用できないこと、あるいは
同様に耐熱性の点から、液晶の入った液晶パネルのガラ
ス上へ直接ドライバーとしての半導体集積回路素子を実
装できないという欠点を有し、また基板のリード表面は
半田付は可能な金属で被覆する必要もある。また為半導
体集積回路素子には半田バンブが必要なことから、高価
でありかつ入手が困難であるなど様々な問題点を有して
いる。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、標準のアルミパッドの集積回路
素子及び耐熱性が低い安価な基板を使用しても接合可能
な接合方法を提供するところにある。
の目的とするところは、標準のアルミパッドの集積回路
素子及び耐熱性が低い安価な基板を使用しても接合可能
な接合方法を提供するところにある。
本発明の半導体集積回路素子実装方法は、半導体集積回
路素子と回路基板との接合時において、以下の工程から
成ることを特徴とする。
路素子と回路基板との接合時において、以下の工程から
成ることを特徴とする。
α）回路基板としてバンプ付き基板を用い、半導体集積
回路素子を搭載する箇所に、マイクロカプセル型の導電
性接着剤を塗布する工程、ｂ）前記回路基板導体パター
ンリード上のバンプと、半導体集積回路素子のアルミパ
ッドとを向い合わせ、位置合わせを行なう工程、 Ｃ）前記半導体集積回路素子を、前記回路基板へ押し当
て、前記導電性接着剤のマイクロカプセルを、半導体集
積回路素子のアルミパッドと、回路基板のバンプ間にて
はさみ、加圧破壊させることにより、このアルミパッド
とバンプ間のみ等電性接着剤を選択的に硬化せしめる工
程、”ｄ）前記導電性接着剤の非硬化部分を溶剤にて洗
浄除去する工程。
回路素子を搭載する箇所に、マイクロカプセル型の導電
性接着剤を塗布する工程、ｂ）前記回路基板導体パター
ンリード上のバンプと、半導体集積回路素子のアルミパ
ッドとを向い合わせ、位置合わせを行なう工程、 Ｃ）前記半導体集積回路素子を、前記回路基板へ押し当
て、前記導電性接着剤のマイクロカプセルを、半導体集
積回路素子のアルミパッドと、回路基板のバンプ間にて
はさみ、加圧破壊させることにより、このアルミパッド
とバンプ間のみ等電性接着剤を選択的に硬化せしめる工
程、”ｄ）前記導電性接着剤の非硬化部分を溶剤にて洗
浄除去する工程。
本発明の上記の工程によれば、接合時に半導体集積回路
素子のアルミパッド部に介在する導電性接着剤が、回路
基板のバンプにより加圧されることから、マイクロカプ
セルが破壊し、カプセル内の硬化剤が流れ出し、カプセ
ル外の主剤と反応を開始し、はぼ常温にて硬化し、アル
ミパッドと基板のバンプな接着することができる。この
際、半導体集積回路素子のアルミパッド以外の部分すな
わち能動領域等は、基板の凸部とは会い対していないた
め、接着剤のマイクロカプセルが破れるだけの大きさの
間隙に到らないため、接着剤は硬化しない。そしてこの
非硬化部分は簡単に溶剤にて溶解除去できる。したがっ
て、半導体集積回路素子のアルミパッドと、回路基板導
体リードのバンプのみを選択的に接合でき、電気的接続
が達成される。
素子のアルミパッド部に介在する導電性接着剤が、回路
基板のバンプにより加圧されることから、マイクロカプ
セルが破壊し、カプセル内の硬化剤が流れ出し、カプセ
ル外の主剤と反応を開始し、はぼ常温にて硬化し、アル
ミパッドと基板のバンプな接着することができる。この
際、半導体集積回路素子のアルミパッド以外の部分すな
わち能動領域等は、基板の凸部とは会い対していないた
め、接着剤のマイクロカプセルが破れるだけの大きさの
間隙に到らないため、接着剤は硬化しない。そしてこの
非硬化部分は簡単に溶剤にて溶解除去できる。したがっ
て、半導体集積回路素子のアルミパッドと、回路基板導
体リードのバンプのみを選択的に接合でき、電気的接続
が達成される。
したがりて、はぼ常温での加工のために基板の耐熱性は
低くても問題なく、基板側へバンプを設けることにより
、集積回路素子は半田バンブ付きで無くともよい。
低くても問題なく、基板側へバンプを設けることにより
、集積回路素子は半田バンブ付きで無くともよい。
第１図は本発明の実施例における工程図であって、先ず
第１図（α）に示すようなバンプ付きの回路基板を用い
る。１は基板であり、その上に導体リードが形成されて
いる。この導体リード引き回し部２の先端部近傍には、
ハーフエツチング等により、導体リード凹部３を設け、
相対的にリード先端部を突起状とし、バンプ４を形成し
ている。この基板のバンプは高さ約２０μｍであり印刷
あるいはメッキ等に依って形成してもよい。
第１図（α）に示すようなバンプ付きの回路基板を用い
る。１は基板であり、その上に導体リードが形成されて
いる。この導体リード引き回し部２の先端部近傍には、
ハーフエツチング等により、導体リード凹部３を設け、
相対的にリード先端部を突起状とし、バンプ４を形成し
ている。この基板のバンプは高さ約２０μｍであり印刷
あるいはメッキ等に依って形成してもよい。
次に第１図（ｂ）に示すように、マイクロカプセル型の
導電性接着剤を、集積回路素子を搭載する位置に、はぼ
集積回路素子の平面形状に近い形にて印刷等により塗布
する。この塗布形状は四角のベタ形状でも良いが、基板
のバンプ部を覆う枠状としても良い。ここで６は導電粒
子、５はペースト伏の接着剤主剤、７はマイクロカプセ
ル状硬化剤である。この導電粒子は約３μｍの銀粉であ
るが、ニッケルあるいはカーボン等の粒子でもよＶ”＠
１り使用するマイクロカプセルは径約６μｍである。主
剤及び硬化剤は一エポキシ系であるが、アクリル系等で
もよい。塗布する接着剤の厚みは約３０μｍである。実
用的には５μｍ〜５０μｍである。
導電性接着剤を、集積回路素子を搭載する位置に、はぼ
集積回路素子の平面形状に近い形にて印刷等により塗布
する。この塗布形状は四角のベタ形状でも良いが、基板
のバンプ部を覆う枠状としても良い。ここで６は導電粒
子、５はペースト伏の接着剤主剤、７はマイクロカプセ
ル状硬化剤である。この導電粒子は約３μｍの銀粉であ
るが、ニッケルあるいはカーボン等の粒子でもよＶ”＠
１り使用するマイクロカプセルは径約６μｍである。主
剤及び硬化剤は一エポキシ系であるが、アクリル系等で
もよい。塗布する接着剤の厚みは約３０μｍである。実
用的には５μｍ〜５０μｍである。
次に第１図（Ｃ）に示すように、半導体集積回路素子８
のアルミパッド９と、回路基板１０基板バンプ４とを、
相対する状態にて位置合わせを行なう。
のアルミパッド９と、回路基板１０基板バンプ４とを、
相対する状態にて位置合わせを行なう。
次に第１図（ｄ）に示すように、半導体集積回路素子８
を、基板１の方向へ押し付は加工し、アルミパッド９と
基板バンプ４間１ｏにて、マイク日カプセル７を加圧破
壊させ、カプセル内の硬化剤を押し出させて、その周辺
の主剤と反応させ、硬化させる。基本的には常温にても
硬化が可能であるが、１００″０程度にｔＪＵ熱すると
硬化が速い。
を、基板１の方向へ押し付は加工し、アルミパッド９と
基板バンプ４間１ｏにて、マイク日カプセル７を加圧破
壊させ、カプセル内の硬化剤を押し出させて、その周辺
の主剤と反応させ、硬化させる。基本的には常温にても
硬化が可能であるが、１００″０程度にｔＪＵ熱すると
硬化が速い。
バンプ以外の部分１１は、バンプの高さ分だけの間隙が
保たれるため、マイクｑカプセルは押しつぶされずに残
り、硬化しない、１０は接着剤硬化部、１１は接着剤非
硬化部である。
保たれるため、マイクｑカプセルは押しつぶされずに残
り、硬化しない、１０は接着剤硬化部、１１は接着剤非
硬化部である。
次に第１図（−）に示すように、有機溶剤により洗浄し
、接着剤の非硬化部分を洗い流すことにより除去する。
、接着剤の非硬化部分を洗い流すことにより除去する。
短時間で洗い流しやすくするためには、超音波洗浄を行
なう、また、基板の半導体県費回路素子能動領域に相対
する位置に、洗浄液が流入しやすいよう穴をあけておく
と、より効果的である。また、予め４Ｊ電性接着剤塗布
時に、バンプ近傍部のみに限り専電性接着剤を塗布する
ようにした方が、より洗浄時間が速い。
なう、また、基板の半導体県費回路素子能動領域に相対
する位置に、洗浄液が流入しやすいよう穴をあけておく
と、より効果的である。また、予め４Ｊ電性接着剤塗布
時に、バンプ近傍部のみに限り専電性接着剤を塗布する
ようにした方が、より洗浄時間が速い。
次に信頼性上必要な場合には、非硬化部分が除去された
空間に、エポキシ等の絶縁性のモールド剤を充てんする
。
空間に、エポキシ等の絶縁性のモールド剤を充てんする
。
以上により、半導体集積回路素子と回路基板の接合が完
了する。
了する。
以上述べたように本発明によれば、マイクロカプセル型
導電性接着剤を用いることにより、常温にて接合が可能
となるため、低耐熱性の安価な基板の使用が可能となる
。あるいは、液晶パネルへの半導体県債回路素子Ｑ直接
搭載すなわちチップ午ンパネル実装が可能となるという
効果を有する、また、接着剤による接合であることによ
り、回路基板の導体リードの表面を、半田づけ可能な金
属で被覆する必要が無くなり、工Ｔｏ等でも接続可能と
なる。また、バンプ付き基板を用いることにより、集積
回路素子側の高価な半田バンプが不必要となり、入手が
容易な標準アルミパッドの集積回路素子が利用でき、コ
ストダウンも図れるなど侵れた効果を有する。
導電性接着剤を用いることにより、常温にて接合が可能
となるため、低耐熱性の安価な基板の使用が可能となる
。あるいは、液晶パネルへの半導体県債回路素子Ｑ直接
搭載すなわちチップ午ンパネル実装が可能となるという
効果を有する、また、接着剤による接合であることによ
り、回路基板の導体リードの表面を、半田づけ可能な金
属で被覆する必要が無くなり、工Ｔｏ等でも接続可能と
なる。また、バンプ付き基板を用いることにより、集積
回路素子側の高価な半田バンプが不必要となり、入手が
容易な標準アルミパッドの集積回路素子が利用でき、コ
ストダウンも図れるなど侵れた効果を有する。
第１図（α）〜（ｇ）は本発明の半導体集積回路素子実
装方法の一実施例を示す工程図。 第２図は従来の半導体集積回路素子実装方法を示す主要
断面図。 １・・・・・・・・・基板 ２・・・・・・・・・導体リード引き回し部５・・・・
・・・・・導体リード凹部 ４・・・・・・・・・基板バンプ ５・・・・・・・・・接着剤主剤 ６・・・・・・・・・導電粒子 ７・・・・・・・・・マイクロカプセル状硬化剤８・・
・・・・・・・半導体集積回路素子９・・・・・・・・
・アルミパッド １０・・・・・・接着剤硬化部 １１・・・・・・接着剤非硬化部 １２・・・・・・導体リード １３・・・・・・半田バンプ 以 上 出願人 セイコーエプソン株式会社 ４４仮八゛）ア ／Ｕ 第１図 第Ｚ図
装方法の一実施例を示す工程図。 第２図は従来の半導体集積回路素子実装方法を示す主要
断面図。 １・・・・・・・・・基板 ２・・・・・・・・・導体リード引き回し部５・・・・
・・・・・導体リード凹部 ４・・・・・・・・・基板バンプ ５・・・・・・・・・接着剤主剤 ６・・・・・・・・・導電粒子 ７・・・・・・・・・マイクロカプセル状硬化剤８・・
・・・・・・・半導体集積回路素子９・・・・・・・・
・アルミパッド １０・・・・・・接着剤硬化部 １１・・・・・・接着剤非硬化部 １２・・・・・・導体リード １３・・・・・・半田バンプ 以 上 出願人 セイコーエプソン株式会社 ４４仮八゛）ア ／Ｕ 第１図 第Ｚ図
Claims (1)
- （１）半導体集積回路素子と、回路基板との接合時にお
いて、以下の工程から成ることを特徴とする半導体集積
回路素子実装方法。 ａ）回路基板としてバンプ付き基板を用い、半導体集積
回路素子を搭載する箇所に、マイクロカプセル型の導電
性接着剤を塗布する工程、 ｂ）前記回路基板導体パターンリード上のバンプと、半
導体集積回路素子のアルミパッドとを向い合わせ、位置
合わせを行なう工程、 ｃ）前記半導体集積回路素子を、前記回路基板へ押し当
て、前記導電性接着剤のマイクロカプセルを、半導体集
積回路素子のアルミパッドと、回路基板のバンプ間にて
はさみ、加圧破壊させることにより、このアルミパッド
とバンプ間のみ導電性接着剤を選択的に硬化せしめる工
程、 ｄ）前記導電性接着剤の非硬化部分を溶剤にて洗浄除去
する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24906586A JPS63102329A (ja) | 1986-10-20 | 1986-10-20 | 半導体集積回路素子実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24906586A JPS63102329A (ja) | 1986-10-20 | 1986-10-20 | 半導体集積回路素子実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63102329A true JPS63102329A (ja) | 1988-05-07 |
Family
ID=17187485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24906586A Pending JPS63102329A (ja) | 1986-10-20 | 1986-10-20 | 半導体集積回路素子実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63102329A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
| CN1133207C (zh) * | 1996-12-11 | 2003-12-31 | 现代电子产业株式会社 | 用于集成电路芯片筛选测试组件的电路板及方法 |
| JP2004205225A (ja) * | 2002-12-20 | 2004-07-22 | Sumitomo Bakelite Co Ltd | マイクロチップ基板の接合方法及びマイクロチップ |
| JP2017181985A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1986
- 1986-10-20 JP JP24906586A patent/JPS63102329A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1133207C (zh) * | 1996-12-11 | 2003-12-31 | 现代电子产业株式会社 | 用于集成电路芯片筛选测试组件的电路板及方法 |
| WO1998033212A1 (en) * | 1997-01-23 | 1998-07-30 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment |
| US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
| US6646338B2 (en) | 1997-01-23 | 2003-11-11 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
| JP2004205225A (ja) * | 2002-12-20 | 2004-07-22 | Sumitomo Bakelite Co Ltd | マイクロチップ基板の接合方法及びマイクロチップ |
| JP2017181985A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2017181984A (ja) * | 2016-03-31 | 2017-10-05 | 株式会社ジャパンディスプレイ | 表示装置 |
| US10529744B2 (en) | 2016-03-31 | 2020-01-07 | Japan Display Inc. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3660275B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010109141A (ko) | 솔더볼과 기판 사이의 결합이 강화된 반도체 장치 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2001176924A (ja) | 半導体装置の接合方法、半導体装置、電子機器、接合材料 | |
| JPS63102329A (ja) | 半導体集積回路素子実装方法 | |
| JP2007073817A (ja) | 半導体装置の製造方法 | |
| KR100510518B1 (ko) | 반도체 장치 및 반도체 장치의 패키지 방법 | |
| JP3501281B2 (ja) | 半導体装置 | |
| JPH0551179B2 (ja) | ||
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP3412672B2 (ja) | 半導体装置、およびこの半導体装置の製造方法 | |
| JP3405136B2 (ja) | 電子部品および電子部品の製造方法ならびに電子部品の実装構造 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3045121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3672702B2 (ja) | 部品実装方法 | |
| KR20070080894A (ko) | 금 범프를 이용한 웨이퍼 레벨 패키지 제조 방법 | |
| JP3255090B2 (ja) | チップの実装構造およびバンプの形成方法 | |
| JPH0526747Y2 (ja) | ||
| JP2001085471A (ja) | 電子部品の実装方法 | |
| JPH09246326A (ja) | フリップチップ実装方法 | |
| JP3926525B2 (ja) | 電子回路装置及び液晶表示装置 | |
| JP3706519B2 (ja) | 半導体装置の実装方法 |