JPH08306745A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08306745A
JPH08306745A JP12728395A JP12728395A JPH08306745A JP H08306745 A JPH08306745 A JP H08306745A JP 12728395 A JP12728395 A JP 12728395A JP 12728395 A JP12728395 A JP 12728395A JP H08306745 A JPH08306745 A JP H08306745A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
auxiliary wiring
electrode
board piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12728395A
Other languages
English (en)
Inventor
Satoshi Tanigawa
聡 谷川
Kazumasa Igarashi
一雅 五十嵐
Toku Nagasawa
徳 長沢
Nobuhiko Yoshio
信彦 吉尾
Hideyuki Usui
英之 薄井
Hisataka Itou
久貴 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP12728395A priority Critical patent/JPH08306745A/ja
Publication of JPH08306745A publication Critical patent/JPH08306745A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【目的】半導体チップと補助配線板片とを高い導通成功
率で接続でき、しかも、その間の樹脂封止にも高い信頼
性を保証でき、補助配線板片の反りを防止するCSP半
導体装置及びその製造方法を提供する。 【構成】プリント配線パタ−ンを有するチップサイズの
補助配線板片を半導体チップの電極側の面にあてがい、
該補助配線板片の内側電極と半導体チップの電極とを金
属バンプを介し接続する半導体装置において、補助配線
板片の内側電極21と半導体チップ1の電極11とを金
属バンプ211を介し接続する際、補助配線板片2にプ
ラスックフィルム24,25よりも高曲げ剛性の弾性材
(通常、弾性率が50kg/mm2以上)20を貼着す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップスケ−ルパッケ
−ジ(CSP)タイプの半導体装置及びその製造方法に
関するものである。
【0002】
【従来の技術】パッケ−ジした半導体装置としては、リ
−ドフレ−ムのダイパットに半導体チップを搭載し、半
導体チップの電極とリ−ドフレ−ムのインナ−リ−ドと
をワイヤ−ボンディングし、半導体チップをリ−ドフレ
−ムと共にアウタ−リ−ドを除いて樹脂で封止した構造
が周知されている。しかし、かかるパッケ−ジ構造で
は、リ−ドフレ−ムのアウタ−リ−ドのピッチをはんだ
付け精度上かなり広くする必要があり、パッケ−ジの大
型化が避けられず、高密度化に不利である。
【0003】そこで、図8の(イ)または(ロ)に示す
ように、半導体チップ1’の電極11’に接続される内
側電極21’と被実装回路板の導体端に接続される外側
電極22’とこれらの電極間にまたがる引き回し導体2
3’とからなるプリント配線パタ−ンをプラスチックフ
ィルムに設けたチップサイズの補助配線板片2’〔図8
の(イ)においては引き回し導体23’が埋設配線さ
れ、図8の(ロ)においては引き回し導体23’が表面
に配線されている〕を半導体チップ1’の電極11’側
の面にあてがい、該補助配線板片2’の内側電極21’
と半導体チップ1’の電極11’とを金属バンプ22
1’を介して接続し、次いで、樹脂3’でパッケ−ジ
し、補助配線板片2’と半導体チップ1’との間の間隙
を樹脂3’で封止することが提案されている(特開平6
−77293号公報、特開平5−82586号公報
等)。
【0004】
【発明が解決しようとする課題】しかしながら、補助配
線板片のプラスチックフィルムにおいては、加熱下での
加工、引張り、曲げ等を受けているために残留応力の残
存が不可避であり、上記補助配線板片の内側電極と半導
体チップの電極との金属バンプを介しての接続時、プラ
スチックフィルムが相当高温に加熱されるために残留応
力の解放によるプラスチックフィルムの撓み変形が発生
し、その撓み量の如何によっては、補助配線板片の内側
電極と半導体チップの電極との位置ずれによる導通不良
が招来される。また、残留応力の応力状態の如何によっ
ては、補助配線板片のプラスチックフィルムが半導体チ
ップ側を凸とする方向に反り、その反りのために半導体
チップと補助配線板片との間の間隙が狭くなり、半導体
チップと補助配線板片との間の封止を樹脂の圧入により
行う場合は、樹脂の充填が不完全となる畏れもある。
【0005】本発明の目的は、半導体チップの電極に接
続される内側電極と被実装回路板の導体端に接続される
外側電極とこれらの電極間にまたがる引き回し導体とか
らなるプリント配線パタ−ンを有するチップサイズの補
助配線板片を半導体チップの電極側の面にあてがい、該
補助配線板片の内側電極と半導体チップの電極とを金属
バンプを介し接続する半導体装置において、半導体チッ
プと補助配線板片とを高い導通成功率で接続できるCS
P半導体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体チップの電極に接続される内側電
極と被実装回路板の導体端に接続される外側電極とこれ
らの電極間にまたがる引き回し導体とからなる配線パタ
−ンをプラスックフィルムに設けた補助配線板片の内側
電極側と半導体チップの電極とを金属バンプを介して接
続し、補助配線板片と半導体チップとの間に封止樹脂を
介在させた半導体装置を製造する方法において、上記補
助配線板片の外側電極の在る側の面に上記プラスックフ
ィルムよりも高曲げ剛性の弾性材を貼着した状態で補助
配線板片と半導体チップとの接続を行い、この接続後に
弾性材を取外すことを特徴とする構成であり、弾性材に
は弾性率が50kg/mm2以上であるものを使用する
ことが好ましい。
【0007】
【実施例】以下、図面を参照しつつ本発明の構成につい
て説明する。図1の(イ)は本発明により製造される半
導体装置の一例を示す説明図、図1の(ロ)は同じく一
部を欠切した斜視説明図である。図1の(イ)並びに図
1の(ロ)において、1は半導体チップである。2は補
助配線板片であり、半導体チップの電極に金属バンプ2
11において接合された内側電極21と、内側電極21
の背面位置とは異なる位置に存する外側電極22と、こ
れらの両電極21−22に跨る引き回し導体23と、引
き回し導体23の両面に設けられたプラスチック絶縁層
24,25とからなり、内側電極21は絶縁層24に穿
設された内側電極用孔212に充填された金属213に
より構成され、この充填金属213の端面に金属バンプ
211が予め形成されている。外側電極22は絶縁層2
5に穿設された外側電極用孔221に充填された金属2
22により構成され、充填金属222の端面には金属バ
ンプ223が形成される。り、半導体チップ1と補助配
線板片2との間が樹脂3で封止されている。
【0008】上記補助配線板片2の大きさは、半導体チ
ップ1の平面寸法(通常、3mm〜20mm角)に等し
いか、半導体チップ1の平面寸法の200%以下、好ま
しくは、130%以下とされる。上記外側電極22,2
2相互間の間隔につては、被実装回路基板にはんだ付け
する際でのはんだブリッジを防止するために、上記補助
配線板片2の平面寸法内でできるだけ広くすることが要
求され、通常ほぼ等間隔とされる。上記補助配線板片2
は図2に示すように多層構造とすることもできる。図2
において、半導体チップ1の一の電極11とこの電極1
1に導通させるべき被実装回路基板の導体端110の対
が一の層の引き回し導体23に対応され、この引き回し
導体23からその半導体チップ電極11に臨む孔212
が絶縁積層aに設けられ、この孔212に金属213が
充填され、その充填金属213の頂上面に金属バンプ2
11が形成されてその一の引き回し導体23に対する内
側電極21が形成されている。また、その一の引き回し
導体23からその一の半導体チップ電極11に導通させ
るべき被実装回路基板の一の導体端110に臨む孔22
1が絶縁積層aに設けられ、この孔221に金属222
が充填されてその一の引き回し導体23に対する外側電
極22が形成され、その充填金属222の頂上面がはん
だバンプ223を介して被実装配線板の導体端に接続さ
れる。
【0009】図3の(イ)乃至図3の(リ)は本発明に
係る半導体装置の製造方法を示す説明図である。まず、
図3の(イ)に示すように、絶縁支持フィルム24の片
面に引き回し導体23を印刷形成する。この引き回し導
体23の印刷形成には、金属箔積層合成樹脂フィルムの
金属箔を所定の引き回しパタ−ンに化学エッチングする
方法を使用することが好ましい。この金属箔積層合成樹
脂フィルムには、合成樹脂フィルムに銅箔を融着した二
層基材、銅箔を熱可塑性または熱硬化性接着剤で合成樹
脂フィルムに接着した三層基材等を使用でき、合成樹脂
フィルムには、ワイヤ−バンブ法で金属バンプを形成す
る場合の耐熱性、めっき法により金属バンプを形成する
場合の耐薬品性を満たすものであれば、特に材質上の制
約はなく、適宜のものを使用でき、例えば、ポリイミド
フィルム、ポリエチレンテレフタレ−トフィルム、ポリ
エ−テルイミドフィルム、ポリエ−テルサルホンフィル
ム、ポリフェニレンサルファイドフィルム、ポリエ−テ
ルエ−テルケトンフィルム等を使用できる。この合成樹
脂フィルムの厚みは、通常10〜150μmである。
【0010】このようにして引き回し導体23を印刷形
成したのちは、図3の(ロ)に示すように絶縁支持フィ
ルム24に内側電極用孔212を穿設する。この穿孔に
は、一般に、ドリル加工、レ−ザ−エッチング加工等を
使用でき、特に、ポリイミドフィルムの場合は、アルカ
リエッチング等の湿式穿孔法を使用することが可能であ
る。また、二層基材型ポリイミドフィルムの場合は、感
光性ポリイミドを使用し、露光により穿孔することもで
きる。
【0011】内側電極用孔212を穿孔したのちは、図
3の(ハ)に示すように、孔212の底面の導体23に
金属を絶縁フィルム24をめっきマスクとしてめっき
し、孔212に金属213を充填し、内側電極21を形
成する。金属には、例えば、金、銀、ニッケル、銅、パ
ラジウム等を使用できる。このようにして内側電極用孔
212に金属213を充填したのちは、図3の(ニ)に
示すように充填金属面上に高さ10〜150μmの金属
バンプ211を形成する。この金属バンプ211の形成
には、ワイヤ−ボンダ−を用いて金線、銅線またははん
だ線の先端を溶融球状化させ、溶融球状化金属を充填金
属面に溶着させる方法を使用できる。金線を使用する場
合、銅の引き回し導体23と金との接触を防止するため
に、充填金属213の上層はニッケルとすることが好ま
しい。充填金属面上に湿式めっき法で金属を盛り上げる
方法によって金属バンプを形成することもできる。特
に、金属バンプ211の表面または全体を、半導体チッ
プの電極材であるアルミニウムと強固に金属間結合する
金を使用することが好ましい。
【0012】ワイヤ−ボンダ−を用いて金属バンプを形
成する場合、孔212周辺が溶融金属に対する濡れ性の
低い合成樹脂面であるから、溶融金属の孔周囲への付着
を防止して充填金属面上に接触角の大なる球状の金属バ
ンプを整然と形成できる。また、めっき法により金属バ
ンプ211を形成する場合は、電解めっき、無電解めっ
きの何れの場合でも、充填金属213の露出端面を核と
して金属バンプを整然と形成できる。
【0013】このようにして金属バンプ211を形成し
たのちは、図3の(ホ)に示すように、引き回し導体2
3の印刷形成面に樹脂25をカバ−コ−トし、更に、図
3の(ヘ)に示すように、このカバ−コ−ト絶縁層25
に外側電極用孔221を穿設し、図3の(ト)に示すよ
うに、この孔221に上記したワイヤ−ボンダ−により
はんだ222を充填して外側電極22を形成し、次い
で、外側電極22の在る側の面に高剛性の弾性板20を
貼着する。この高剛性の弾性板20においては、後述す
るようにプラスチック絶縁層24,25の残量応力が金
属バンプ接合時の熱で解放されて補助配線板片2に曲げ
モ−メントが作用しても、補助配線板片2の曲げ変形を
実質的に0にするために設けられており、プラスチック
絶縁層24,25の軟化温度のもとでも、プラスチック
絶縁層に較べ極めて高い曲げ剛性を呈するものが使用さ
れる。而して、曲げ剛性は弾性率に比例し、厚みの3乗
に比例するので、高剛性弾性板20には、弾性率が50
kg/mm2以上、厚みがプラスチック絶縁層24,2
5の4倍以上のものを使用することが適切である。
【0014】高剛性の弾性板20を貼着したのちは、図
3の(チ)に示すように、内側電極21の金属バンプ2
11を半導体チップ1の電極11に一致させるようにア
ライメントして、ホットバ−やパルスヒ−ト等の一括圧
着接続またはシングルポイントボンダ−による個別熱圧
着接続で半導体チップ1の電極11と補助配線板片2の
内側電極21とを金属バンプ211を介して金属間接合
し、半導体チップ1と補助配線板片2とを電気的並びに
機械的に接合する。シングルポイントボンダ−による個
別熱圧着接続を行う場合、超音波接合を併用することも
できる。
【0015】このようにして、補助配線板片2に半導体
チップ1を搭載したのちは、図3の(リ)に示すよう
に、半導体チップ1と補助配線板片2との間を樹脂3で
封止する。この樹脂封止には、トランスファ−モ−ル
ド、ポッティング、キャスティング等を使用できる。こ
のようにして樹脂封止したのちは、上記した弾性板20
を取外し、図1のように外側電極22の充填金属端面上
にはんだバンプ223を形成し、これにて半導体装置の
パッケ−ジ工程までの製作を終了する。この弾性板20
の取外しは、半導体チップ1と補助配線板片2との間を
樹脂3で封止する前に行うことも可能である。上記トラ
ンスファ−モ−ルド、ポッティング、キャスティング等
による樹脂封止に代え、補助配線板片2と半導体チップ
1との間にフィルム状熱融着性接着剤を挾み、半導体チ
ップ1の電極11と補助配線板片2の内側電極21とを
金属バンプ211を介して接続し、この接続時の熱で接
着剤を溶融して半導体チップ1の補助配線板片2とを接
着することもできる。また、図3の(ハ)に示す段階に
至るまでに絶縁フィルム24の表面にフィルム状熱融着
性接着剤(孔212が既に形成されている)を設けてお
くこともできる。これらの場合、半導体チップ1の横エ
ッジ部及び裏面の封止は、ランスファ−モ−ルド、ポッ
ティング、キャスティング等による樹脂封止、接着シ−
トやフィルムの貼着による封止等で行うことができる。
【0016】上記図3において、図3の(チ)に示す段
階における、半導体チップ1の電極11と補助配線板片
2の内側電極21の金属バンプ211とをアライメント
させる方法としては、図4に示すように、半導体チップ
のダミ−電極11aにアライメント用バンブ211aを
取付け、補助配線板片2にアライメント用孔212aを
穿設し、この孔212aとアライメント用バンブ211
aとを嵌合させる方法を使用できる。この場合、アライ
メント用バンプ211aの高さは、内側電極21の金属
バンプ211よりもやや高くされ、例えば、後者211
の20μmに対しアライメント用バンプ211aの高さ
は50μmとされる。アライメント用バンブ211aの
材質については、該バンプ211aが半導体チップ1の
電極11と補助配線板片2の内側金属バンプ211と接
合時に加圧される場合は、その接合温度で軟化するもの
が使用され、加圧されない場合は、特に限定されない。
アライメント用孔212aの孔径は、半導体チップ1の
電極11と補助配線板片2の内側金属バンプ211との
位置ずれを10%以下に抑えるように設定される。
【0017】本発明に係る半導体装置の製造方法におい
ては、半導体チップと補助配線板片との間のみを封止す
ることもできるが、図5の(イ)乃至図5の(ニ)に示
すように、半導体チップの横エッジ及び裏面を含む全外
面を封止することもできる。図5の(イ)においては、
半導体チップ1と補助配線板片2との間をエポキシ系の
樹脂31で封止し、半導体チップ1の横エッジ部及び裏
面をシリコン系の樹脂32で封止してある。図5の
(ロ)においては、半導体チップ1と補助配線板片2と
の間をエポキシ系31の樹脂で封止し、半導体チップ1
の横エッジ部及び裏面を接着シ−ト33(例えば、エポ
キシ−ゴム系樹脂を接着剤として使用した接着シ−ト)
の貼着により封止してある。図5の(ハ)または図5の
(ニ)においては、補強枠34(合成樹脂、または金属
製)を固着してある。半導体チップの外面の封止は、半
導体チップの放熱を図るために、図6の(イ)乃至図6
の(ニ)に示すように、半導体チップの横エッジ部のみ
を封止し、裏面は露出させることもできる。
【0018】図6の(イ)においては、半導体チップ1
と補助配線板片2との間をエポキシ系の樹脂31で封止
し、半導体チップ1の裏面は露出させ、横エッジ部をシ
リコン系の樹脂32で封止してある。図6の(ロ)にお
いては、半導体チップ1と補助配線板片2との間をエポ
キシ系31の樹脂で封止し、半導体チップ1の裏面は露
出させ、横エッジ部を接着シ−ト33(例えば、エポキ
シ−ゴム系樹脂を接着剤として使用した接着シ−ト)の
貼着により封止し、図6の(ロ)においては、接着シ−
ト33をチップ裏面端部にまで貼着してある。図6の
(ニ)または図6の(ホ)においては、補強枠34(合
成樹脂、または金属製)を固着してある。
【0019】半導体チップの放熱性を向上するために、
図7の(イ)または図7の(ロ)に示すように、放熱フ
ィン乃至はヒ−トスプレッダ35を取り付けること〔図
7の(イ)においては熱伝導性接着剤36によりフィン
35を固定し、図7の(ロ)においては封止樹脂3でフ
ィン35を固定している)が有効である。また、図7の
(ハ)に示すように、半導体チップ1の電極には接触し
ない内側金属充填孔371とこの充填金属371に熱的
に接続された内部導体372(引き回し導体ではない)
とこの内部導体372に熱的に接続された外側金属充填
孔373並びに金属バンプ374を設け、これらの経路
で半導体チップ1の発生熱を放熱すること、図7の
(ハ)において、点線で示すように、引き回し導体24
と所定の絶縁ギャップを隔てて導体(銅箔)24aをで
きるだけ多く残存させてこの残存導体24aをヒ−トス
プレッダとして使用する等、放熱用ダミ−を設けること
も有効である。なお、上記の例では、金属バンプを補助
配線板片の内側電極側に予め形成しているが、半導体チ
ップの電極側に予め形成しておくことも可能である。
【0020】本発明に係る半導体装置の製造方法はTA
B法により実施することもできる。すなわち、図3の
(ト)に示すものを一単位として多数箇有するフィルム
キャリアテ−プをスプロケットにより間歇的に搬送し、
チップアタッチステ−ションにおいて半導体チップを搭
載してそのチップの電極を配線パタ−ンの内側電極に接
続し、この接続時に前記した接着封止を行い、または、
封止ステ−ションにおいて搭載半導体チップをトランス
ファ−モ−ルド、ポッティング、キャスティング等によ
り樹脂封止し、更に、弾性材を取外し、最終的にフィル
ムキャリアを半導体チップの周囲に打ち抜き、これにて
半導体装置のパッケ−ジ工程までの製造を終了する。
【0021】
【作用】補助配線板のプラスチックフィルムには、加工
時の機械的・熱的履歴に応じて残留応力が残存している
から、補助配線板片の内側電極側と半導体チップの電極
とを金属バンプを介して接続する際、その接続時の熱で
残留応力が解放されて曲げモ−メントMが発生する。こ
の曲げモ−メントMに対し、補助配線板片の曲げ剛性を
EIとすれば、その曲げモ-メントMによる補助配線板片
の曲げ径Rは、1/R=M/EIである。而るに、本発明
においては、補助配線板片の内側電極側と半導体チップ
の電極とを金属バンプを介して接続する際、補助配線板
片の曲げ剛性が、高曲げ剛性材の貼着により著しく高く
されているから、1/Rをほぼ0に保持でき、補助配線
板片の曲げ変形を実質上、排除できる。従って、補助配
線板片の内側電極側と半導体チップの電極とのずれを防
止でき、その間の確実な導通接続を保証できる。また、
補助配線板片と半導体チップとの間の間隙を平行に保持
でき、この間隙を樹脂の圧入により封止する場合、その
平行間隙への樹脂のスム−ズな流動のために、この間隙
を樹脂で完全に充填できる。従って、本発明によれば、
スル−プット性、耐湿信頼性に優れたチップサイズの半
導体装置を得ることができる。更に、補助配線板片のプ
ラスチックフィルムの厚みを薄くでき、弾性材を取外し
た状態で実装するから、実装スペ−スの薄厚化を図るこ
とができる。このことは、次の実施例品と比較例品との
初期導通試験、接着力試験、耐吸水試験結果等の対比か
らも確認できる。
【0022】
【実施例】
〔実施例〕図3において、補助配線板片には配線パタ−
ンが銅、プラスチックフィルムが厚み60μmのポリイ
ミドフィルム、金属バンブが高さ50μmの金バンプ、
寸法が17.0mm×17.0mmであり、高曲げ剛性
板として厚み300μm、弾性率10,000kg/m
2のステンレス板をシリコ−ン系耐熱接着剤で接着し
たものを使用した。この補助配線板片に厚み0.375
mm、縦横寸法15.0mm×15.0mmの信頼性評
価用チップを加熱温度300℃にて熱圧着した。而るの
ち、液状エポキシ樹脂組成物(エポキシ当量180のビ
スフェノ−ルA型エポキシ樹脂100重量部、当量16
2の無酸水物100重量部、2メチルイミダゾ−ル0.
4重量部)の注型により、外郭寸法が厚み0.550m
m,一辺の長さ17.0mmの樹脂封止を行った。 〔比較例〕実施例に対し、ステンレス板を使用しない以
外、実施例に同じとした。
【0023】これらの実施例並びに比較例につき、接続
後で封止前の段階で導通成功率を測定(試料数100
箇)したところ、比較例の57%に対し、実施例におい
ては98%であり、本発明によれば、接続時でのチップ
電極と補助配線板片の内側電極とのずれを実質上排除で
きることが明らかである。また、実施例並びに比較例に
つき、封止後、封止樹脂と補助配線板片との間の90°
剥離強度を測定したところ(試料数100箇)、実施例
では1060g/cmであったのに対し、比較例では2
80g/cmに過ぎなかった。また、121℃飽和水蒸
気中プレッシヤ−クッカ試験200時間後での導通不良
率を測定(試料数100箇)したところ、比較例の68
%に対し、実施例においては0であった。上記実施例品
の優れた剥離強度と優れた耐水性試験結果からも、本発
明によれば、信頼性の高い封止を保証できることが明ら
かである。
【0024】
【発明の効果】本発明によれば、半導体チップの電極に
接続される内側電極と被実装回路板の導体端に接続され
る外側電極とこれらの電極間にまたがる引き回し導体と
からなるプリント配線パタ−ンを有するチップサイズの
補助配線板片を半導体チップの電極側の面にあてがい、
該補助配線板片の内側電極と半導体チップの電極とを金
属バンプを介して接続する半導体装置の製造において、
実質上、導通不成功率0で半導体チップと補助配線板片
とを接続し得、しかも半導体チップと補助配線板片との
間を樹脂で確実に封止できるから、信頼性のあるチップ
サイズ半導体装置を優れた歩留まりで能率よく製造する
ことができる。
【図面の簡単な説明】
【図1】図1の(イ)は本発明に係る半導体装置の一例
を示す断面説明図、図1の(ロ)は同じく一部を切欠い
た斜視説明図である。
【図2】本発明に係る上記とは別の半導体装置の要部を
示す説明図である。
【図3】本発明に係る半導体装置の製造方法を示す説明
図である。
【図4】本発明に係る上記とは別の半導体装置を示す説
明図である。
【図5】本発明に係る互いに異なる上記とは別の半導体
装置を示す説明図である。
【図6】本発明に係る上記とは別の半導体装置を示す説
明図である。
【図7】本発明に係る互いに異なる上記とは別の半導体
装置を示す説明図である。
【図8】互いに異なる従来のチップサイズの半導体装置
を示す説明図である。
【符号の説明】
1 半導体チップ 11 半導体チップの電極 2 補助配線板片 21 内側電極 211 金属バンプ 22 外側電極 23 引き回し導体 24 プラスチック絶縁層 25 プラスチック絶縁層 20 高曲げ剛性の弾性材 3 封止樹脂
フロントページの続き (72)発明者 吉尾 信彦 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 薄井 英之 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 伊藤 久貴 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体チップの電極に接続される内側電極
    と被実装回路板の導体端に接続される外側電極とこれら
    の電極間にまたがる引き回し導体とからなる配線パタ−
    ンをプラスックフィルムに設けた補助配線板片の内側電
    極側と半導体チップの電極とを金属バンプを介して接続
    し、補助配線板片と半導体チップとの間に封止樹脂を介
    在させた半導体装置において、補助配線板片と半導体チ
    ップとの接続が、上記補助配線板片の外側電極の在る側
    の面に上記プラスックフィルムよりも高曲げ剛性の弾性
    材を貼着した状態で行われていることを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】弾性材の弾性率が50kg/mm2以上で
    ある請求項1記載の半導体装置。
  3. 【請求項3】半導体チップの電極に接続される内側電極
    と被実装回路板の導体端に接続される外側電極とこれら
    の電極間にまたがる引き回し導体とからなる配線パタ−
    ンをプラスックフィルムに設けた補助配線板片の内側電
    極側と半導体チップの電極とを金属バンプを介して接続
    し、補助配線板片と半導体チップとの間に封止樹脂を介
    在させた半導体装置を製造する方法において、上記補助
    配線板片の外側電極の在る側の面に上記プラスックフィ
    ルムよりも高曲げ剛性の弾性材を貼着した状態で補助配
    線板片と半導体チップとの接続を行い、この接続後に弾
    性材を取外すことを特徴とする半導体装置の製造方法。
  4. 【請求項4】弾性材の弾性率が50kg/mm2以上で
    ある請求項1記載の半導体装置の製造方法。
JP12728395A 1995-04-27 1995-04-27 半導体装置及びその製造方法 Pending JPH08306745A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12728395A JPH08306745A (ja) 1995-04-27 1995-04-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12728395A JPH08306745A (ja) 1995-04-27 1995-04-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08306745A true JPH08306745A (ja) 1996-11-22

Family

ID=14956145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12728395A Pending JPH08306745A (ja) 1995-04-27 1995-04-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08306745A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0860876A2 (de) * 1997-02-21 1998-08-26 Daimler-Benz Aktiengesellschaft Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US6307269B1 (en) 1997-07-11 2001-10-23 Hitachi, Ltd. Semiconductor device with chip size package
SG109434A1 (en) * 1999-10-05 2005-03-30 Nec Electronics Corp Multilayer interconnection board, semiconductor device having the same, ane method of forming the same as well as method of mounting the semiconductor chip on the interconnection board
JP2006066517A (ja) * 2004-08-25 2006-03-09 Shinko Electric Ind Co Ltd 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
US7045392B2 (en) 1998-07-28 2006-05-16 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2008211254A (ja) * 2008-05-23 2008-09-11 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
US20210134757A1 (en) * 2019-11-04 2021-05-06 Xilinx, Inc. Fanout integration for stacked silicon package assembly

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7420284B2 (en) 1996-03-22 2008-09-02 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6414382B1 (en) 1997-01-23 2002-07-02 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US6646338B2 (en) 1997-01-23 2003-11-11 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
EP1443555A3 (en) * 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6175151B1 (en) 1997-01-23 2001-01-16 Seiko Epson Corporation Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
EP0860876A2 (de) * 1997-02-21 1998-08-26 Daimler-Benz Aktiengesellschaft Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
US6307269B1 (en) 1997-07-11 2001-10-23 Hitachi, Ltd. Semiconductor device with chip size package
US6515371B2 (en) 1997-07-11 2003-02-04 Hitachi, Ltd. Semiconductor device with elastic structure and wiring
US6639323B2 (en) 1997-07-11 2003-10-28 Hitachi, Ltd. Semiconductor device and its manufacturing method
US7045392B2 (en) 1998-07-28 2006-05-16 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
US7217999B1 (en) 1999-10-05 2007-05-15 Nec Electronics Corporation Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semiconductor chip on the interconnection board
SG109434A1 (en) * 1999-10-05 2005-03-30 Nec Electronics Corp Multilayer interconnection board, semiconductor device having the same, ane method of forming the same as well as method of mounting the semiconductor chip on the interconnection board
US8008130B2 (en) 1999-10-05 2011-08-30 Renesas Electronics Corporation Multilayer interconnection board, semiconductor device having the same, and method of forming the same as well as method of mounting the semicondutor chip on the interconnection board
JP2006066517A (ja) * 2004-08-25 2006-03-09 Shinko Electric Ind Co Ltd 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP4558413B2 (ja) * 2004-08-25 2010-10-06 新光電気工業株式会社 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP2008211254A (ja) * 2008-05-23 2008-09-11 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
US20210134757A1 (en) * 2019-11-04 2021-05-06 Xilinx, Inc. Fanout integration for stacked silicon package assembly

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6552426B2 (en) Semiconductor device and method of manufacturing same
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
JPH08236586A (ja) 半導体装置及びその製造方法
JPH08335653A (ja) 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP2004119465A (ja) 電子回路装置およびその製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2003007918A (ja) 回路装置の製造方法
JPH08306745A (ja) 半導体装置及びその製造方法
JP2001210755A (ja) 半導体装置用基板および半導体装置の製造方法
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JPH0451582A (ja) 混成集積回路装置
JP2000021935A (ja) 電子部品実装体及びその製造方法
JPH08306735A (ja) 半導体装置の製造方法
JP3610770B2 (ja) 半導体装置の製造方法
JPH0969541A (ja) 半導体装置
JP2000100868A (ja) 半導体装置およびその製造方法
JPH08306739A (ja) 半導体装置の製造方法
JPH08335606A (ja) 半導体装置
JP4797817B2 (ja) 半導体装置およびその製造方法
KR100477176B1 (ko) 반도체장치및이의제조방법
JP2000307038A (ja) チップサイズ・パッケージ(csp)及びその作製方法