JPH08306739A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08306739A
JPH08306739A JP13281895A JP13281895A JPH08306739A JP H08306739 A JPH08306739 A JP H08306739A JP 13281895 A JP13281895 A JP 13281895A JP 13281895 A JP13281895 A JP 13281895A JP H08306739 A JPH08306739 A JP H08306739A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
metal
wiring board
auxiliary wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13281895A
Other languages
English (en)
Inventor
Kazumasa Igarashi
一雅 五十嵐
Toku Nagasawa
徳 長沢
Satoshi Tanigawa
聡 谷川
Hideyuki Usui
英之 薄井
Nobuhiko Yoshio
信彦 吉尾
Hisataka Itou
久貴 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP13281895A priority Critical patent/JPH08306739A/ja
Publication of JPH08306739A publication Critical patent/JPH08306739A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】半導体チップ4の電極41に接続される内側電
極22と被実装回路板の導体端に接続される外側電極2
3とこれらの電極間にまたがる引き回し導体21とから
なるプリント配線パタ−ンを有するチップサイズの補助
配線板片2を半導体チップ4の電極41側の面にあてが
い、該補助配線板片2の内側電極22と半導体チップ4
の電極41とを金属バンプ220を介し接続する半導体
装置において、半導体チップと補助配線板片との間の封
止を確実に行い得る半導体装置の製造方法を提供する。 【構成】補助配線板片と半導体チップとの間の間隙を上
記の金属バンプ220以外にスペ−サ−バンプ32によ
っても保持しつつ上記封止樹脂の圧入を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップスケ−ルパッケ
−ジタイプの半導体装置の製造方法に関するものであ
る。
【0002】
【従来の技術】パッケ−ジした半導体装置としては、リ
−ドフレ−ムのダイパットに半導体チップを搭載し、半
導体チップの電極とリ−ドフレ−ムのインナ−リ−ドと
をワイヤ−ボンディングし、半導体チップをリ−ドフレ
−ムと共にアウタ−リ−ドを除いて樹脂で封止した構造
が周知されている。しかし、かかるパッケ−ジ構造で
は、リ−ドフレ−ムのアウタ−リ−ドのピッチをはんだ
付け精度上かなり広くする必要があり、パッケ−ジの大
型化が避けられず、高密度化に不利である。
【0003】そこで、図7の(イ)または(ロ)に示す
ように、半導体チップ4’の電極41’に接続される内
側電極22’と被実装回路板の導体端に接続される外側
電極23’とこれらの電極間にまたがる引き回し導体2
1’とからなるプリント配線パタ−ンを有するチップサ
イズの補助配線板片2’〔図7の(イ)においては引き
回し導体21’が埋設配線され、図7の(ロ)において
は引き回し導体21’が表面に配線されている〕を半導
体チップ4’の電極41’側の面にあてがい、該補助配
線板片2’の内側電極22’と半導体チップ4’の電極
41’とを金属バンプ220’を介して接続し、次い
で、樹脂5’でパッケ−ジし、補助配線板片2’と半導
体チップ4’との間の間隙を樹脂5’で封止することが
提案されている。この樹脂パッケ−ジには、通常トラン
スファモ−ルドが使用される。すなわち、トランスファ
−成形機の金型のキャビティに補助配線板片付き半導体
チップをセットし、熱硬化性樹脂組成物タブレットをト
ランスファ−成形機のポットに入れ、このタブレットを
加熱により可塑化すると共にプランジャ−で加圧し、ス
プ−ル、ランナ−並びにゲ−トを経てその可塑化樹脂を
金型キャビティに圧入する方法が使用される。
【0004】
【発明が解決しようとする課題】上記において、半導体
チップの電極配置が均等エリア配置でない場合、例え
ば、四周配置の場合、半導体チップと補助配線板片との
間の間隙に対する金属バンプによる支点状態は、半導体
チップに垂直方向の圧力に対し、間隙の相当のエリア部
分、例えば、中央部分が無支持状態となる。而るに、上
記の樹脂パッケ−ジ時、半導体チップと補助配線板片と
の間の間隙に対する樹脂流入抵抗が高く、従って、半導
体チップの裏面側(電極側の面とは反対側の面)に樹脂
が回り込んでいるにもかかわらず上記間隙には樹脂が入
っていない状態が生じ、その結果、半導体チップに対し
垂直方向の荷重が作用し、上記中央部の無支持状態のも
とでは、半導体チップ撓み変形し上記間隙が狭まって間
隙への樹脂の完全な充填が困難になることが懸念され
る。また、フィルムキャリア方式を使用する場合、キャ
リアフィルムが残留応力のために半導体チップ側を凸と
する方向に反り、その反りのために上記間隙が狭くなっ
て間隙への樹脂の完全な充填が困難になることが懸念さ
れる。
【0005】本発明の目的は、半導体チップの電極に接
続される内側電極と被実装回路板の導体端に接続される
外側電極とこれらの電極間にまたがる引き回し導体とか
らなるプリント配線パタ−ンを有するチップサイズの補
助配線板片を半導体チップの電極側の面にあてがい、該
補助配線板片の内側電極と半導体チップの電極とを金属
バンプを介し接続する半導体装置において、半導体チッ
プと補助配線板片との間の封止を確実に行い得る半導体
装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体チップの電極に接続される内側電
極と被実装回路板の導体端に接続される外側電極とこれ
らの電極に導通された引き回し導体とからなる配線パタ
−ンを有する補助配線板片の内側電極側と半導体チップ
の電極とを金属バンプを介して接続し、補助配線板片と
半導体チップとの間に封止樹脂を圧入して半導体装置を
製造する方法において、補助配線板片と半導体チップと
の間の間隙を上記の金属バンプ以外にスペ−サ−バンプ
によっても保持しつつ上記封止樹脂の圧入を行うことを
特徴とする構成であり、補助配線板片は引き回し導体を
挾む絶縁層を有しており、これらの両絶縁層のうち半導
体チップ側の絶縁層に引き回し導体から半導体チップ対
向面の電極に臨む孔を設け、この孔に充填した金属によ
り内側電極を形成し、該内側電極に金属バンプを形成
し、同上半導体チップ側の絶縁層に引き回し導体から半
導体チップ対向面の電極以外の部位に臨む孔を設け、こ
の孔に金属を充填し、この充填金属にスペ−サ−バンプ
を形成すること、または、同上半導体チップ側の絶縁層
にスペ−サ−バンプを樹脂により形成することもでき
る。
【0007】
【作用】金型キャビティ内への樹脂の圧入により半導体
チップと補助配線板片との間隙を樹脂で充填する。この
樹脂の圧入に対し、半導体チップと補助配線板片との間
の間隙が狭くその間隙への樹脂の流動抵抗が高いため
に、初期の段階では、半導体チップの裏面側に樹脂が回
り込んでもまだ間隙内には樹脂が入っていない状態が生
じ、半導体チップに垂直方向の荷重が作用する。また、
フィルムキャリア方式を使用する場合、キャリアフィル
ムを半導体チップ側を凸とする方向に反り曲げようとす
る残量応力がキャリアフィルムに作用していることもあ
る。しかしながら、補助配線板片と半導体チップとの間
の間隙をスペ−サ−バンプによっても保持しており、半
導体チップの電極接続用金属バンプとスペ−サ−バンプ
とで短スパンの均等支持を行うことができるので、その
荷重による半導体チップの撓みを排除し得、また、補助
配線板片(キャリアフィルム)の残留応力に起因する反
りの発生も防止でき、従って、半導体チップと補助配線
板片との間に充分な間隙を保持し得、最終的にこの間隙
を樹脂で完全に充填できる。
【0008】
【実施例】以下、図面を参照しつつ本発明の構成を説明
する。本発明により半導体装置を製造するには、まず、
補助配線板片と半導体チップとの間の間隙を半導体チッ
プの電極接続用金属バンプ以外にスペ−サ−バンプによ
っても保持した補助配線板片付き半導体チップを作成す
る必要があり、図1はその補助配線板片付き半導体チッ
プの一例を示している。図1において、2は補助配線板
片を示し、11及び12は絶縁層、21,21…は絶縁
層11,12間に挾まれた引き回し導体、221は絶縁
層11に引き回し導体21から半導体チップの電極位置
に臨むように穿設された孔、22はこの孔221に充填
された金属222であり、この充填金属222が内側電
極とされている。231は他の絶縁層12に引き回し導
体21を底面として設けられた孔、23は孔231に充
填された金属232であり、この充填金属232が外側
電極とされている。
【0009】図1において、220は内部電極に予め形
成された金属バンプである。図1において、321は絶
縁層11に引き回し導体21から半導体チップの電極と
は異なる位置に臨むように穿設された孔、322はこの
孔221に充填された金属222、32は充填金属上に
形成された金属製のスペ−サ−バンプである。図1にお
いて、4は半導体チップであり、半導体チップ4の電極
41が補助配線板片2の金属バンプ220により内側電
極222に機械的並びに電気的に接続されている。3は
半導体チップ4と補助配線板片2との間の間隙を示し、
上記のスペ−サ−バンプ32,…は上記金属バンプ22
0,…とでこの間隙に対し充分に短スパンの均等間隔の
支点を形成するように配設されている。
【0010】上記のような補助配線板片付き半導体チッ
プを製作すれば、これを樹脂パッケ−ジして半導体チッ
プと補助配線板片との間隙を樹脂で充填する。この樹脂
パッケ−ジには、トランスファモ−ルドを使用できる。
すなわち、トランスファ−成形機の金型のキャビティに
補助配線板片付き半導体チップをセットし、熱硬化性樹
脂組成物タブレットをトランスファ−成形機のポットに
入れ、このタブレットを加熱により可塑化すると共にプ
ランジャ−で加圧し、スプ−ル、ランナ−並びにゲ−ト
を経てその可塑化樹脂を金型キャビティに導入する方法
を使用できる。
【0011】このモ−ルドの途中において、半導体チッ
プと補助配線板片との間隙にまだ樹脂が流入され状態で
半導体チップの裏面に樹脂圧が作用する段階があり、こ
の段階において、半導体チップの最大撓量δは、支点間
スパンをL、樹脂圧力をP、半導体チップの曲げ剛性を
EIとすれば、 δ∝PL4/EI で把握でき、支点間隔、従って、スペ−サ−バンプの箇
数や配置は撓みを数%以内に抑えように定められる。上
記トランスファ−成形機には、センタ−ゲ−ト方式、サ
イドゲ−ト方式の何れをも使用可能であるが、間隙が8
0μm以下、好ましくは、40μm以下特に20μmの
場合は、周囲から樹脂を可及的に均一に流入させ得るセ
ンタ−ゲ−ト方式が好適である。上記熱硬化性樹脂組成
物には、例えば、シリカ粉末配合のエポキシ樹脂組成物
を使用することができ、間隙が80μm以下、好ましく
は、40μm以下特に20μmの場合、その間隙寸法以
上の粒子径のシリカ含有量が15%以下の粒度分布のシ
リカを使用することが適切である。
【0012】上記スペ−サ−バンプは、樹脂パッケ−ジ
温度のもとでも溶融せず樹脂圧に耐え得るものであれ
ば、樹脂の使用も可能であり、この樹脂製スペ−サ−バ
ンプは例えば、ポリイミド系樹脂ドット転写シ−トを用
いて形成することもできる。上記補助配線板片の引き回
し導体は、配線板片の表面に形成することもでき、ま
た、金属バンプは半導体チップの電極に予め形成してお
くこともでき、金属バンプも半導体チップ側に形成する
ことも可能である。
【0013】図1に示した補助配線板片付き半導体チッ
プは次のようにして製造することができる。まず、図2
の(イ)に示すように、絶縁フィルム11の片面に引き
回し導体21を印刷法で形成する。引き回し導体21の
印刷形成には、金属箔積層合成樹脂フィルムの金属箔を
所定の引き回しパタ−ンに化学エッチングする方法を使
用することが好ましい。この金属箔積層合成樹脂フィル
ムには、合成樹脂フィルムに銅箔を融着した二層基材、
銅箔を熱可塑性または熱硬化性接着剤で合成樹脂フィル
ムに接着した三層基材等を使用でき、合成樹脂フィルム
には、ワイヤ−バンブ法で金属バンプを形成する場合の
耐熱性、めっき法により金属バンプを形成する場合の耐
薬品性を満たすものであれば、特に材質上の制約はな
く、適宜のものを使用でき、例えば、ポリイミドフィル
ム、ポリエチレンテレフタレ−トフィルム、ポリエ−テ
ルイミドフィルム、ポリエ−テルサルホンフィルム、ポ
リフェニレンサルファイドフィルム、ポリエ−テルエ−
テルケトンフィルム等を使用できる。この合成樹脂フィ
ルムの厚みは、通常10〜150μmである。
【0014】引き回し導体21の形成後は、図2の
(ロ)に示すように絶縁フィルム11に内側電極用孔2
21並びにスペ−サ−バンプ基礎孔321を穿設する。
これらの穿孔には、一般に、ドリル加工、レ−ザ−エッ
チング加工等を使用でき、特に、絶縁フィルムがポリイ
ミドの場合は、アルカリエッチング等の湿式穿孔法を使
用することができ、また、感光性ポリイミドを使用し、
露光により穿孔することもできる。内側電極用孔221
並びにスペ−サ−バンプ基礎孔321を穿孔したのち
は、図2の(ハ)に示すように、孔221並びに孔32
1の底面の導体21に金属をめっきし、孔221に金属
222を、孔321に金属322をそれぞれ充填する。
金属には、例えば、金、銀、ニッケル、銅、パラジウム
等を使用できる。
【0015】このようにして金属222、金属322の
充填を終了したのちは、図2の(ニ)に示すように充填
金属222並びに322上にそれぞれ高さ10〜150
μmの金属バンプ220並びにスペ−サ−バンプ32を
形成する。これらのバンプ220,32の形成には、ワ
イヤ−ボンダ−を用いて金線、銅線またははんだ線の先
端を溶融球状化させ、溶融球状化金属を充填金属面に溶
着させる方法を使用できる。金線を使用する場合、銅の
引き回し導体21と金との接触を防止するために、充填
金属222の上層はニッケルとすることが好ましい。充
填金属面上に湿式めっき法で金属を盛り上げる方法によ
ってもこれらのバンプを形成することができる。
【0016】ワイヤ−ボンダ−を用いてバンプを形成す
る場合、孔221、321周辺が溶融金属に対する濡れ
性の低い合成樹脂面であるから、溶融金属の孔周囲への
付着を防止して充填金属面上に接触角の大なる球状のバ
ンプを整然と形成できる。また、めっき法によりバンプ
を形成する場合は、電解めっき、無電解めっきの何れの
場合でも、充填金属の露出端面を核として金属バンプを
整然と形成できる。上記のバンプのうち、半導体チップ
の電極に接続される金属バンプにおいては、その表面ま
たは全体を電極材料であるアルミと強固に金属間結合す
る金で形成することが望ましい。このようにして金属バ
ンプ220並びにスペ−サ−バンプ32を形成したのち
は、図2の(ホ)に示すように、引き回し導体21の印
刷形成面に絶縁層12を設け、更に、図2の(ヘ)に示
すように、この絶縁層12に外側電極用孔231を穿設
し、図2の(ト)に示すように、この孔231に上記し
たワイヤ−ボンダ−またはめっき法によりはんだ232
を充填する。
【0017】上記のようにして、金属バンプ並びにスペ
−サ−バンプ付き補助配線板片を製作すれば、図2の
(チ)に示すように、金属バンプ並びにスペ−サ−バン
プ付き補助配線板片(2は金属バンプ並びにスペ−サ−
バンプ付き補助配線板片を示している)を、金属バンプ
223を半導体チップ4の電極41に一致させるように
アライメントして、ホットバ−やパルスヒ−ト等の一括
圧着接続またはシングルポイントボンダ−による個別熱
圧着接続で半導体チップ4の電極41と補助配線板片2
の内側電極22の金属バンプ223とを金属間接合し、
半導体チップ4と補助配線板片2とを電気的並びに機械
的に接合する。シングルポイントボンダ−による個別熱
圧着接続を行う場合、超音波接合を併用して熱圧着温度
を低くすることが好ましい。上記内側電極22の金属バ
ンプ220にはんだバンプを使用し、補助配線板片2と
半導体チップ4との接合をリフロ−法により行うことも
可能である。この場合、半導体チップ4の電極41と補
助配線板片2の内側電極22との間に多少のずれがあっ
ても、溶融はんだの表面張力で自ずと修正されから、後
述のアライメントのための措置は不要である。
【0018】上記において、図2の(チ)に示す段階に
おける、半導体チップ4の電極41と補助配線板片2の
金属バンプ220とをアライメントさせる方法として
は、図3に示すように、半導体チップ4のダミ−電極4
1aにアライメント用バンブ220aを取付け、補助配
線板片2にアライメント用孔221aを穿設し、この孔
221aとアライメント用バンブ220aとを嵌合させ
る方法を使用できる。この場合、アライメント用バンプ
220aの高さは、金属バンプ220やスペ−サ−バン
プ32よりもやや高くされ、例えば、後者220,32
の20μmに対しアライメント用バンプ220aの高さ
は50μmとされる。アライメント用孔221aの孔径
は、半導体チップ4の電極41と補助配線板片2の金属
バンプ220との位置ずれを10%以下に抑えるように
設定される。
【0019】上記した本発明に係る半導体装置の実装
は、リフロ−法により行うことができ、この場合、半導
体装置の外側電極と被実装回路基板の導体端子との間に
多少のずれがあっても、溶融はんだの表面張力で自ずと
修正される。上記補助配線板片2の大きさは、半導体チ
ップ4の平面寸法(通常、3mm〜20mm角)に等し
いか、半導体チップ1の平面寸法の200%以下、好ま
しくは、130%以下とされる。上記外側電極23,2
3相互間の間隔につては、被実装回路基板にはんだ付け
する際でのはんだブリッジを防止するために、上記補助
配線板片2の平面寸法内でできるだけ広くすることが要
求され、通常ほぼ等間隔とされる。
【0020】上記半導体チップ1の横エッジ部や裏面は
接着シ−ト(例えば、エポキシ−ゴム系樹脂を接着剤と
して使用した接着シ−ト)の貼着により封止することも
できる。半導体チップの放熱性を向上するために、図4
の(イ)に示すように、半導体チップ4の裏面を完全に
露出させること(5は封止樹脂)、図4の(ロ)または
図4の(ハ)に示すように、放熱フィン乃至はヒ−トス
プレッダ61を取り付けること〔図4の(ロ)において
は熱伝導性接着剤62によりフィン61を固定し、図5
の(ハ)においては封止樹脂5でフィン61を固定して
いる)が有効である。また、図4の(ニ)に示すよう
に、スペ−サ−バンプ32に熱的に接続された内部導体
72(引き回し導体ではない)とこの内部導体72に熱
的に接続された外側金属充填孔73並びに金属バンプ7
4を設け、これらの経路で半導体チップ4の発生熱を放
熱すること、図4の(ニ)において、点線で示すよう
に、引き回し導体21と所定の絶縁ギャップを隔てて導
体(銅箔)21aをできるだけ多く残存させてこの残存
導体21aをヒ−トスプレッダとして使用する等、放熱
用ダミ−を設けることも有効である。
【0021】上記において、絶縁層(絶縁フィルム)1
1と封止用樹脂層5との接着力を高めることは、この界
面からの水分やイオン性不純物の侵入防止に有効であ
り、半導体装置の信頼性の向上を図ることができる。而
して、次に述べる試験結果Aから明らかなように、補助
配線板片2の絶縁フィルム11には、表面張力(Zis
manプロットから求められる臨界表面張力)が35m
J/m2以上、好ましくは40J/m2以上のものを使用
すれば、上記界面の接着力を90度剥離強度(室温、乾
燥状態)において、300g/cm以上、より好ましく
は500g/cm以上、特に好ましくは1000g/c
m以上にして、導電不良率を著しく小さくでき、半導体
装置の信頼性の向上に有効である(このような合成樹脂
フィルムは、当所の表面張力が35mJ/m2以下であ
っても、酸、アルカリ液処理、カップリング剤処理、グ
ラフト処理等の化学的処理、コロナ放電処理、高周波プ
ラズマ処理、イオンエッチング処理等の物理的処理によ
り、得ることができる。
【0022】〔実験結果A〕表1(表1において、PI
はポリイミド。PETはポリエチレンテレフタレ−ト。
PPはポリプロピレン。アルカリ処理は0.1NKOH
水溶液に5時間浸漬。プラズマ処理は、0.1torr
の酸素ガス雰囲気にて、100w,13.56MHZで3
0秒間グロ−放電処理)に示すフィルム(厚み60μ
m)を支持フィルムとする補助配線板片(チップと同サ
イズ)に、金バンブの高さが50μmの内側電極を形成
し、厚み0.375mm、一辺の長さが15.0mmの
正方形の信頼評価用半導体チップを300℃で補助配線
板片に接合し、外郭寸法が厚み0.550mm,一辺の
長さ17.0mmの樹脂封止を表2に示す組成物(表2
において、エポキシ樹脂1はエポキシ当量180のビス
フェノ−ルA型エポキシ樹脂。エポキシ樹脂2はエポキ
シ当量195のクレゾ−ルノボラック型エポキシ樹脂。
無酸水物はメチルヘキサヒド無水フタル酸。PPSはポ
リフェニレンサルファイド。配合量は重量部)で行っ
て、実施例1〜15並びに比較例1〜6(これらの比較
例は、請求項1の発明に包含される)を作成した。これ
らの実施例並びに比較例について、90度剥離強度並び
に121℃飽和水蒸気中プレッシヤ−クッカ試験200
時間後での導電不良率を測定したところ、表3の通りで
あった。
【0023】本発明に係る半導体装置において、半導体
チップと封止樹脂との界面の接着力を高めて半導体装置
の信頼性の向上を図るには、次に述べる実験結果Bから
明らかな通り、補助配線板片の絶縁支持フィルムの表面
全体に0.005μm〜0.5μm径の凹凸を形成する
ことも有効である。
【0024】〔実験結果B〕表4における厚み、材質の
フィルムを表面処理(表4において、イオンエッチング
は、窒素ガス雰囲気中、3x10E-3torr、1
3.56MHZの高周波を200w、5分間照射。溶剤処
理は熱キシレンに3時間浸漬。アルカリ処理は、0.1
NKOH水溶液に5時間浸漬。紫外線処理は、100w
の紫外線照射。コロナ処理は1200kHZ、33w、1
分の低周波コロナ照射。)し、表面を凹凸にしたものを
支持フィルムとする補助配線板片(チップと同サイズ)
に、金バンブの高さが50μmの内側電極を形成し、厚
み0.375mm、一辺の長さが15.0mmの正方形
の信頼評価用半導体チップを300℃で補助配線板片に
接合し、外郭寸法が厚み0.550mm,一辺の長さ1
7.0mmの樹脂封止を表5に示す組成物(表5におい
て、エポキシ樹脂1はエポキシ当量180のビスフェノ
−ルA型エポキシ樹脂。エポキシ樹脂2はエポキシ当量
195のクレゾ−ルノボラック型エポキシ樹脂。無酸水
物はメチルヘキサヒド無水フタル酸。PPSはポリフェ
ニレンサルファイド。配合量は重量部)で行って、実施
例1’〜20’並びに比較例1’〜9’(これらの比較
例は、請求項1の発明に包含される)を作成した。これ
らの実施例並びに比較例について、90度剥離強度(フ
ィルムと封止樹脂との間剥離強度)並びに上記した導電
不良率を測定したところ、表6の通りであった。
【0025】上記補助配線板片2は図5に示すように多
層構造とすることもできる。図5において、半導体チッ
プ4の一の電極41とこの電極42に導通させるべき被
実装回路基板の導体端210の対が一の層の引き回し導
体21に対応され、この引き回し導体21からその半導
体チップ電極41に臨む孔221が絶縁積層1に設けら
れ、この孔221に金属222が充填され、その充填金
属222の頂上面に金属バンプ220が形成され、また
引き回し導体21からその半導体チップ電極41とは別
の位置に臨む孔321が絶縁積層1に設けられ、この孔
321に金属322が充填され、その充填金属322の
頂上面にスペ−サ−バンプ32が形成されてている。ま
た、その一の引き回し導体21からその一の半導体チッ
プ電極41に導通させるべき被実装回路基板の一の導体
端210に臨む孔231が絶縁積層1に設けられ、この
孔231に金属232が充填され、その充填金属232
の頂上面に金属バンプ233が形成されてその一の引き
回し導体21に対する外側電極23が形成されている。
図5において、5は封止用樹脂層を示している。
【0026】本発明はフィルムキャリア方式により実施
することが生産能率上有利である。図6は図2の(イ)
〜図2の(リ)に示した本発明に係る半導体装置の製造
方法をフィルムキャリア方式により実施する場合に使用
するフィルムキャリアを示している。図6において、1
1及び12は絶縁フィルムである。P,…はフィルムキ
ャリアの長手方向に所定の間隔を隔てて設けられた多数
箇の同一パタ−ンの配線群であり、半導体チップ一箇に
対し一箇の配線パタ−ンが対応しており、各配線パタ−
ンは絶縁層11,12に挾まれた引き回し導体21と内
側電極22と外側電極23とスペ−サ−バンプ32とか
らなり、内側電極22は絶縁層11及び封止用樹脂層3
に引き回し導体21から半導体チップの電極側に臨んで
穿設された孔221とこの孔221に充填された金属2
22とこの孔221から突出して形成された金属バンプ
220とにより構成され、外側電極23は絶縁層12に
穿設された孔231とこの孔231に充填された金属2
32とにより構成され、更に、スペ−サ−バンプ32に
おいては、絶縁層11に引き回し導体21を底面として
穿設した孔321の充填金属322の頂面に形成されて
いる。
【0027】図2の(イ)〜図2の(リ)に示した本発
明に係る半導体装置の製造方法をフィルムキャリア方式
により実施するには、図6に示すフィルムキャリアを走
行させ、半導体チップ搭載ステ−ションにおいて半導体
チップを搭載してそのチップの電極を配線パタ−ンの内
側電極に接続し、次いで、フィルムキャリアを半導体チ
ップの周囲で打ち抜き、これをトランスファ−モ−ルド
等により樹脂封止していく。この場合、キャリアフィル
ムに半導体チップの搭載側を凸とする方向に反曲しよう
とする残量応力が作用していても、スペ−サ−バンプの
ために半導体チップと補助配線板片との間に充分に間隙
を保持でき、この間隙を樹脂の流入により確実に封止で
きる。
【0028】
【発明の効果】本発明によれば、半導体チップの電極に
接続される内側電極と被実装回路板の導体端に接続され
る外側電極とこれらの電極間にまたがる引き回し導体と
からなるプリント配線パタ−ンを有するチップサイズの
補助配線板片を半導体チップの電極側の面にあてがい、
該補助配線板片の内側電極と半導体チップの電極とを接
続する半導体装置に対し、半導体チップと補助配線板片
との間を樹脂で確実に封止でき、信頼性のあるチップサ
イズ半導体装置を能率よく製造することが可能である。
【表1】
【表2】
【表3】
【表4】
【表5】
【表6】
【図面の簡単な説明】
【図1】本発明において使用する補助配線板付き半導体
チップの一例を示す説明図である。
【図2】本発明に係る半導体装置の製造方法の一実施例
を示す説明図である。
【図3】本発明により製造される半導体装置の一例を示
す説明図である。
【図4】本発明により製造される上記とは別の半導体装
置の異なる例を示す説明図である。
【図5】本発明により製造される上記とは別の半導体装
置の一例を示す説明図である。
【図6】本発明に係る半導体装置の製造方法において使
用されるフィルムキャリアの一例を示す説明図である。
【図7】異なる公知のチップサイズのパッケ−ジ半導体
装置を示す説明図である。
【符号の説明】 11 絶縁層 12 絶縁層 2 補助配線板片 21 引き回し導体 221 孔 222 内側電極 220 金属バンプ 23 外側電極 231 孔 232 充填金属 321 孔 322 充填金属 32 スペ−サ−バンプ 4 半導体チップ 41 半導体チップの電極 5 封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薄井 英之 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 吉尾 信彦 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内 (72)発明者 伊藤 久貴 大阪府茨木市下穂積1丁目1番2号 日東 電工株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体チップの電極に接続される内側電極
    と被実装回路板の導体端に接続される外側電極とこれら
    の電極に導通された引き回し導体とからなる配線パタ−
    ンを有する補助配線板片の内側電極側と半導体チップの
    電極とを金属バンプを介して接続し、補助配線板片と半
    導体チップとの間に封止樹脂を圧入して半導体装置を製
    造する方法において、補助配線板片と半導体チップとの
    間の間隙を上記の金属バンプ以外にスペ−サ−バンプに
    よっても保持しつつ上記封止樹脂の圧入を行うことを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】補助配線板片は引き回し導体を挾む絶縁層
    を有しており、これらの両絶縁層のうち半導体チップ側
    の絶縁層に引き回し導体から半導体チップ対向面の電極
    に臨む孔を設け、この孔に充填した金属により内側電極
    を形成し、該内側電極に金属バンプを形成し、同上半導
    体チップ側の絶縁層に引き回し導体から半導体チップ対
    向面の電極以外の部位に臨む孔を設け、この孔に金属を
    充填し、この充填金属にスペ−サ−バンプを形成する請
    求項1記載の半導体装置の製造方法。
  3. 【請求項3】補助配線板片は引き回し導体を挾む絶縁層
    を有しており、これらの両絶縁層のうち半導体チップ側
    の絶縁層に引き回し導体から半導体チップ対向面の電極
    に臨む孔を設け、この孔に充填した金属により内側電極
    を形成し、該内側電極に金属バンプを形成し、同上半導
    体チップ側の絶縁層にスペ−サ−バンプを樹脂により形
    成する請求項1記載の半導体装置の製造方法。
JP13281895A 1995-05-02 1995-05-02 半導体装置の製造方法 Pending JPH08306739A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13281895A JPH08306739A (ja) 1995-05-02 1995-05-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13281895A JPH08306739A (ja) 1995-05-02 1995-05-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08306739A true JPH08306739A (ja) 1996-11-22

Family

ID=15090289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13281895A Pending JPH08306739A (ja) 1995-05-02 1995-05-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08306739A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013953A (en) * 1997-01-16 2000-01-11 Nec Corporation Semiconductor device with improved connection reliability
WO2002069401A1 (fr) * 2001-02-28 2002-09-06 Sony Corporation Appareil semi-conducteur, procede de fabrication et appareil electronique
US6476482B1 (en) 1999-06-08 2002-11-05 Nec Corporation Chip-size integrated circuit package having slits formed in an insulator tape

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013953A (en) * 1997-01-16 2000-01-11 Nec Corporation Semiconductor device with improved connection reliability
US6476482B1 (en) 1999-06-08 2002-11-05 Nec Corporation Chip-size integrated circuit package having slits formed in an insulator tape
WO2002069401A1 (fr) * 2001-02-28 2002-09-06 Sony Corporation Appareil semi-conducteur, procede de fabrication et appareil electronique
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
US6794739B2 (en) 2001-02-28 2004-09-21 Sony Corporation Semiconductor device, process for production thereof, and electronic equipment

Similar Documents

Publication Publication Date Title
JPH08236586A (ja) 半導体装置及びその製造方法
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP5341337B2 (ja) 半導体装置及びその製造方法
JPH08335653A (ja) 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JPH06302653A (ja) 半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
CN101866889B (zh) 无基板芯片封装及其制造方法
JPH08306745A (ja) 半導体装置及びその製造方法
JPH08306739A (ja) 半導体装置の製造方法
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP3268615B2 (ja) パッケージ部品の製造方法
JP2013110188A (ja) 半導体装置及びその製造方法
CN103794595B (zh) Pop封装结构及其封装方法
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JPH05326817A (ja) マルチチップパッケージ
JP3293202B2 (ja) 半導体装置及びその製造方法
KR100477176B1 (ko) 반도체장치및이의제조방법
JPH08264582A (ja) 半導体装置の製造方法
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
JPH08222600A (ja) 半導体装置の製造方法
JPH08255868A (ja) 半導体装置およびその製造方法
JPS63185035A (ja) 半導体装置
JPH08306735A (ja) 半導体装置の製造方法