JPH08222600A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08222600A JPH08222600A JP7051937A JP5193795A JPH08222600A JP H08222600 A JPH08222600 A JP H08222600A JP 7051937 A JP7051937 A JP 7051937A JP 5193795 A JP5193795 A JP 5193795A JP H08222600 A JPH08222600 A JP H08222600A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- semiconductor chip
- bumps
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】半導体チップをフィルムキャリアに電気的に接
続する場合、電気的接続を熱圧着ボンディング法や超音
波圧着ボンディング法により行っても、接続箇所の位置
ずれを排除して良好な接続を行い得る半導体装置の製造
方法を提供する。 【構成】半導体チップをフィルムキャリアに電気的に接
続して半導体装置を製造する方法において、半導体チッ
プをフィルムキャリアに係合方式により位置合せのう
え、上記の電気的接続を行うことを特徴とする構成であ
り、その係合は、半導体チップ２１の能動面に電気的接
続に関与しないバンプ２２を設け、該バンプが係合され
る孔１４をフィルムキャリアＡに設け、そのバンプ２２
をその孔１４に係合することにより行う。
続する場合、電気的接続を熱圧着ボンディング法や超音
波圧着ボンディング法により行っても、接続箇所の位置
ずれを排除して良好な接続を行い得る半導体装置の製造
方法を提供する。 【構成】半導体チップをフィルムキャリアに電気的に接
続して半導体装置を製造する方法において、半導体チッ
プをフィルムキャリアに係合方式により位置合せのう
え、上記の電気的接続を行うことを特徴とする構成であ
り、その係合は、半導体チップ２１の能動面に電気的接
続に関与しないバンプ２２を設け、該バンプが係合され
る孔１４をフィルムキャリアＡに設け、そのバンプ２２
をその孔１４に係合することにより行う。
Description
【０００１】
【産業上の利用分野】本発明はフィルムキャリア方式に
より半導体装置を製造する方法に関するものである。
より半導体装置を製造する方法に関するものである。
【０００２】
【従来の技術】半導体装置を製造する場合、テ−プ状の
プラスチックフィルムに一定間隔ごとにリ−ド導体を印
刷形成したフィルムキャリアを間歇的に走行させ、チッ
プボンディングステ−ジにおいて半導体チップを上記リ
−ド導体に電気的に接続してフィルムキャリアの各リ−
ド導体に次々と半導体チップをボンディングし、更に、
封止ステ−ジで半導体チップを次々と封止し、最終ステ
−ジにおいて、リ−ド導体付封止半導体チップをフィル
ムキャリアから打ち抜きカットする、所謂フィルムキャ
リア方式を使用することがある。この場合、フィルムキ
ャリアのリ−ド導体へのチップのボンディングには、被
ボンディング部位の何れか一方に予め金属バンプを形成
しておき、熱圧着ボンディング法、超音波圧着ボンディ
ング法等を使用することが一般的である。
プラスチックフィルムに一定間隔ごとにリ−ド導体を印
刷形成したフィルムキャリアを間歇的に走行させ、チッ
プボンディングステ−ジにおいて半導体チップを上記リ
−ド導体に電気的に接続してフィルムキャリアの各リ−
ド導体に次々と半導体チップをボンディングし、更に、
封止ステ−ジで半導体チップを次々と封止し、最終ステ
−ジにおいて、リ−ド導体付封止半導体チップをフィル
ムキャリアから打ち抜きカットする、所謂フィルムキャ
リア方式を使用することがある。この場合、フィルムキ
ャリアのリ−ド導体へのチップのボンディングには、被
ボンディング部位の何れか一方に予め金属バンプを形成
しておき、熱圧着ボンディング法、超音波圧着ボンディ
ング法等を使用することが一般的である。
【０００３】
【発明が解決しようとする課題】ところで、上記フィル
ムキャリアのリ−ド導体へのチップボンディングにおい
ては、チップの電極、リ−ド導体の寸法が微小であるの
で、厳格な位置合わせが必要とされ、ボンディングに際
して、例えば、光学的方法による厳密な位置合せが行わ
れている。
ムキャリアのリ−ド導体へのチップボンディングにおい
ては、チップの電極、リ−ド導体の寸法が微小であるの
で、厳格な位置合わせが必要とされ、ボンディングに際
して、例えば、光学的方法による厳密な位置合せが行わ
れている。
【０００４】しかしながら、上記熱圧着ボンディングに
よる場合、厳密な位置合せを行っても、フィルムキャリ
アの熱応力による変形で位置ずれが生じ、ボンディング
不良が発生する畏れがある。すなわち、フィルムキャリ
アにおいては、多数箇のリ−ド導体（例えば、銅箔導
体）が分散固着され、且つ孔の打ち抜も行われることが
あり、熱膨張性や変形剛性が不均等であり、フィルムキ
ャリアの熱圧着ボンディング時での不均一変形が余儀な
くされ、その変形度がチップの電極寸法やリ−ド導体の
寸法に較べて無視し得ず、ボンディング箇所のずれも大
となって、接続不良に至る畏れがある。
よる場合、厳密な位置合せを行っても、フィルムキャリ
アの熱応力による変形で位置ずれが生じ、ボンディング
不良が発生する畏れがある。すなわち、フィルムキャリ
アにおいては、多数箇のリ−ド導体（例えば、銅箔導
体）が分散固着され、且つ孔の打ち抜も行われることが
あり、熱膨張性や変形剛性が不均等であり、フィルムキ
ャリアの熱圧着ボンディング時での不均一変形が余儀な
くされ、その変形度がチップの電極寸法やリ−ド導体の
寸法に較べて無視し得ず、ボンディング箇所のずれも大
となって、接続不良に至る畏れがある。
【０００５】また、上記ボンディングを超音波圧着ボン
ディングにより行う場合は、熱的影響は少なくても、ロ
−ル支持のフィルムキャリアに超音波振動エネルギ−が
伝わり、そのフィルムキャリアの振動が避けられないの
で、この場合も、ボンディング箇所に位置ずれが生じ、
接続不良の発生の畏れがある。
ディングにより行う場合は、熱的影響は少なくても、ロ
−ル支持のフィルムキャリアに超音波振動エネルギ−が
伝わり、そのフィルムキャリアの振動が避けられないの
で、この場合も、ボンディング箇所に位置ずれが生じ、
接続不良の発生の畏れがある。
【０００６】本発明の目的は、半導体チップをフィルム
キャリアに電気的に接続する場合、電気的接続を熱圧着
ボンディング法や超音波圧着ボンディング法により行っ
ても、接続箇所の位置ずれを排除して良好な接続を行い
得る半導体装置の製造方法を提供することにある。
キャリアに電気的に接続する場合、電気的接続を熱圧着
ボンディング法や超音波圧着ボンディング法により行っ
ても、接続箇所の位置ずれを排除して良好な接続を行い
得る半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体チップをフィルムキャリアに電気
的に接続して半導体装置を製造する方法において、半導
体チップをフィルムキャリアに係合方式により位置合せ
のうえ、上記の電気的接続を行うことを特徴とする構成
であり、その係合は、半導体チップの能動面に電気的接
続に関与しないバンプを設け、該バンプが係合される孔
をフィルムキャリアに設け、そのバンプをその孔に係合
する構成とすることができる。
の製造方法は、半導体チップをフィルムキャリアに電気
的に接続して半導体装置を製造する方法において、半導
体チップをフィルムキャリアに係合方式により位置合せ
のうえ、上記の電気的接続を行うことを特徴とする構成
であり、その係合は、半導体チップの能動面に電気的接
続に関与しないバンプを設け、該バンプが係合される孔
をフィルムキャリアに設け、そのバンプをその孔に係合
する構成とすることができる。
【０００８】
【作用】半導体チップの電極とフィルムキャリアのリ−
ド導体との位置合せを行うと、半導体チップ−フィルム
キャリア間が自ずから剪断に対して係合状態とされ、剪
断を受けても、位置合せされた接続箇所の位置ずれは発
生しない。従って、半導体チップとフィルムキャリアと
の電気的接続時に、フィルムキャリアが不均一に変形し
ようとしたり（熱圧着ボンディングの場合）、超音波振
動を受けても（超音波圧着ボンディングの場合）、接続
箇所の位置ずれを防止でき、接続不良を排除できる。更
に、半導体チップをその裏面の能動面でフィルムキャリ
アに、チップの作動に支障を及ぼすことなく係合してお
り、半導体チップの小寸法、高密度実装を維持できる。
ド導体との位置合せを行うと、半導体チップ−フィルム
キャリア間が自ずから剪断に対して係合状態とされ、剪
断を受けても、位置合せされた接続箇所の位置ずれは発
生しない。従って、半導体チップとフィルムキャリアと
の電気的接続時に、フィルムキャリアが不均一に変形し
ようとしたり（熱圧着ボンディングの場合）、超音波振
動を受けても（超音波圧着ボンディングの場合）、接続
箇所の位置ずれを防止でき、接続不良を排除できる。更
に、半導体チップをその裏面の能動面でフィルムキャリ
アに、チップの作動に支障を及ぼすことなく係合してお
り、半導体チップの小寸法、高密度実装を維持できる。
【０００９】
【実施例】以下、図面を参照しつつ本発明の実施例を説
明する。図１は本発明により製造される半導体装置の一
例を示す説明図である。図１において、１１はプラスチ
ック支持フィルム、１２はプラスチック支持フィルムに
固着されたリ−ド導体、１３はリ−ド導体端に設けられ
た接続用バンプであり、プラスチック支持フィルム１１
の表面から突出されている。このリ−ド導体付きプラス
チック支持フィルムは、後述するように、フィルムキャ
リアの打ち抜きにより得られる。
明する。図１は本発明により製造される半導体装置の一
例を示す説明図である。図１において、１１はプラスチ
ック支持フィルム、１２はプラスチック支持フィルムに
固着されたリ−ド導体、１３はリ−ド導体端に設けられ
た接続用バンプであり、プラスチック支持フィルム１１
の表面から突出されている。このリ−ド導体付きプラス
チック支持フィルムは、後述するように、フィルムキャ
リアの打ち抜きにより得られる。
【００１０】２１は半導体チップ、２２は半導体チップ
の電気的接続に関与しないパット２３に形成された係合
用バンプ、１４はプラスチック支持フィルム１１に設け
られた係合用孔であり、半導体チップ２１の係合用バン
プ２２がプラスチック支持フィルム１１の係合用孔１４
に係合された状態で半導体チップ２１の電極２４がリ−
ド導体端の接続用バンプ１３に金属学的に接続されてい
る。３はエポキシ樹脂等の封止樹脂である。
の電気的接続に関与しないパット２３に形成された係合
用バンプ、１４はプラスチック支持フィルム１１に設け
られた係合用孔であり、半導体チップ２１の係合用バン
プ２２がプラスチック支持フィルム１１の係合用孔１４
に係合された状態で半導体チップ２１の電極２４がリ−
ド導体端の接続用バンプ１３に金属学的に接続されてい
る。３はエポキシ樹脂等の封止樹脂である。
【００１１】図２は本発明において使用されるフィルム
キャリアＡの一例を示し、テ−プ状のプラスチック支持
フィルム１１０に一定間隔ごとの各区画に上記リ−ド導
体１２，…を形成し、各リ−ド導体端に接続用バンプ１
３を設け、更に、各区画に上記した係合孔１４，…（通
常、２〜４箇）を設けた構成であり、銅箔−プラスチッ
クフィルム積層体の銅箔の印刷・エッチングにより製作
できる。
キャリアＡの一例を示し、テ−プ状のプラスチック支持
フィルム１１０に一定間隔ごとの各区画に上記リ−ド導
体１２，…を形成し、各リ−ド導体端に接続用バンプ１
３を設け、更に、各区画に上記した係合孔１４，…（通
常、２〜４箇）を設けた構成であり、銅箔−プラスチッ
クフィルム積層体の銅箔の印刷・エッチングにより製作
できる。
【００１２】本発明に係る半導体装置の製造方法によ
り、図１に示した半導体装置を製造するには、図２に示
したフィルムキャリアＡを供給リ−ルから巻取リ−ルに
向けて間歇的に走行させ、図３の（イ）に示すように、
チップアタッチメントステ−ジにおいて半導体チップ２
１をフィルムキャリアＡ上に載置し、半導体チップ２１
の電極２４をリ−ド導体端の接続用バンプ１３に位置合
わせすると共にチップツパッド２３に固着した係合用バ
ンプ２２をフィルムキャリアＡの係合用孔１４に係合
し、而るのち、加熱圧着板４等による加熱・加圧でリ−
ド導体端の金属バンプ１３を半導体チップ２１の電極２
４に金属学的に接続してその間の電気的接続を行ってい
く。
り、図１に示した半導体装置を製造するには、図２に示
したフィルムキャリアＡを供給リ−ルから巻取リ−ルに
向けて間歇的に走行させ、図３の（イ）に示すように、
チップアタッチメントステ−ジにおいて半導体チップ２
１をフィルムキャリアＡ上に載置し、半導体チップ２１
の電極２４をリ−ド導体端の接続用バンプ１３に位置合
わせすると共にチップツパッド２３に固着した係合用バ
ンプ２２をフィルムキャリアＡの係合用孔１４に係合
し、而るのち、加熱圧着板４等による加熱・加圧でリ−
ド導体端の金属バンプ１３を半導体チップ２１の電極２
４に金属学的に接続してその間の電気的接続を行ってい
く。
【００１３】この電気的接続中、加熱圧着板４，４間の
フィルムキャリア部分も加熱され、この加熱部分の不均
一剛性や不均一熱膨張性（何れも、リ−ド導体が分散的
に固着されていることによる）のために、そのフィルム
キャリア部分が不均一に変形しようとするが、フィルム
キャリア部分の係合孔１４が半導体チップ２１の係合用
バンプ２２に係合されているから、そのフィルムキャリ
ア部分の変形をよく防止でき、従って、接続箇所の位置
ずれを防止し得て接続不良を排除できる。
フィルムキャリア部分も加熱され、この加熱部分の不均
一剛性や不均一熱膨張性（何れも、リ−ド導体が分散的
に固着されていることによる）のために、そのフィルム
キャリア部分が不均一に変形しようとするが、フィルム
キャリア部分の係合孔１４が半導体チップ２１の係合用
バンプ２２に係合されているから、そのフィルムキャリ
ア部分の変形をよく防止でき、従って、接続箇所の位置
ずれを防止し得て接続不良を排除できる。
【００１４】このようにして、半導体チップをフィルム
キャリア部分に電気的に接続すれば、図３の（ロ）に示
すように、半導体チップ２１を金型５内にセットし、樹
脂３による封止を行い、而るのちのち、打ち抜きによっ
て封止半導体チップをフィルムキャリアから切離し、図
１に示す製品を得る。或るいは、樹脂封止前に、リ−ド
導体付き半導体チップをフィルムキャリアから打ち抜き
分離し、樹脂封止を行って図１に示す製品を得る。
キャリア部分に電気的に接続すれば、図３の（ロ）に示
すように、半導体チップ２１を金型５内にセットし、樹
脂３による封止を行い、而るのちのち、打ち抜きによっ
て封止半導体チップをフィルムキャリアから切離し、図
１に示す製品を得る。或るいは、樹脂封止前に、リ−ド
導体付き半導体チップをフィルムキャリアから打ち抜き
分離し、樹脂封止を行って図１に示す製品を得る。
【００１５】上記において、半導体チップ２１のフィル
ムキャリアＡへの電気的接続は、フェ−スアップボンデ
ィングデで行うこともできる。上記フィルムキャリアＡ
には、デバイスホ−ルを有するフインガ−リ−ドタイプ
あるいはバンプ付きのフインガ−リ−ドタイプのＴＡＢ
（tape-automated bonding)であっても、デバイスホ−
ル内の一部にフィルム部分を残し、このフィルム部分に
係合用孔を設けたものであれば、使用可能であり、残さ
れたホ−ル部分は後述するように、半導体チップとフィ
ルムキャリアとの間の間隙への封止樹脂の注入孔として
用いることができる。
ムキャリアＡへの電気的接続は、フェ−スアップボンデ
ィングデで行うこともできる。上記フィルムキャリアＡ
には、デバイスホ−ルを有するフインガ−リ−ドタイプ
あるいはバンプ付きのフインガ−リ−ドタイプのＴＡＢ
（tape-automated bonding)であっても、デバイスホ−
ル内の一部にフィルム部分を残し、このフィルム部分に
係合用孔を設けたものであれば、使用可能であり、残さ
れたホ−ル部分は後述するように、半導体チップとフィ
ルムキャリアとの間の間隙への封止樹脂の注入孔として
用いることができる。
【００１６】上記において、電気接続用バンプ１３は図
４に示すように、半導体チップ２１の電極２４側に固着
することもできる。また、図５の（イ）に示す、絶縁シ
−ト（通常、合成樹脂）６１の厚み方向に金属線６２，
…を細密度で貫設し、その金属線両端にバンプ１３を設
けた異方導電性シ−トＢを予め上記フィルムキャリアＡ
に積層し、かつリ−ド導体と金属線とを電気的接続して
おき、この複合フィルムキャリアの使用により、図５の
（ロ）に示すように、チップ２１並びにフィルムキャリ
アＡ側でのバンプの形成を省略することもできる。この
場合、図５の（ロ）に示すように、複合フィルムキャリ
アに係合用孔１４が設けられる。なお、図５の（ロ）に
おいて、２１は半導体チップを、２２はチップのパッド
に固着された係合用バンプを、２４はチップの電極を、
Ｂは異方導電性シ−トを、Ａはフィルムキャリアを、１
１はプラスチック支持フィルムを、１２はリ−ド導体を
それぞれ示し、電極２４とリ−ド導体１２との電気的接
続は、プラスチック支持フィルム１１の孔に充填された
金属１３０と異方導電性シ−トＢの金属線６２を介して
行われている。。
４に示すように、半導体チップ２１の電極２４側に固着
することもできる。また、図５の（イ）に示す、絶縁シ
−ト（通常、合成樹脂）６１の厚み方向に金属線６２，
…を細密度で貫設し、その金属線両端にバンプ１３を設
けた異方導電性シ−トＢを予め上記フィルムキャリアＡ
に積層し、かつリ−ド導体と金属線とを電気的接続して
おき、この複合フィルムキャリアの使用により、図５の
（ロ）に示すように、チップ２１並びにフィルムキャリ
アＡ側でのバンプの形成を省略することもできる。この
場合、図５の（ロ）に示すように、複合フィルムキャリ
アに係合用孔１４が設けられる。なお、図５の（ロ）に
おいて、２１は半導体チップを、２２はチップのパッド
に固着された係合用バンプを、２４はチップの電極を、
Ｂは異方導電性シ−トを、Ａはフィルムキャリアを、１
１はプラスチック支持フィルムを、１２はリ−ド導体を
それぞれ示し、電極２４とリ−ド導体１２との電気的接
続は、プラスチック支持フィルム１１の孔に充填された
金属１３０と異方導電性シ−トＢの金属線６２を介して
行われている。。
【００１７】上記フィルムキャリアのプラスチック支持
フィルムには、例えば、ポリイミドフィルム、ポリエチ
レンテレフタレ−トフィルム、ポリエ−テルイミドフィ
ルム、ポリエ−テルサルホンフィルム、ポリフェニレン
サルファイドフィルム、ポリエ−テルエ−テルケトンフ
ィルム等を使用できる。この合成樹脂フィルムの厚み
は、通常１０〜１５０μｍである。プラスチック支持フ
ィルムの孔開け（係合用孔並びに金属充填用孔の孔開
け）には、ウェット法、レ−ザ−照射、ドリル孔開け等
を使用できる。
フィルムには、例えば、ポリイミドフィルム、ポリエチ
レンテレフタレ−トフィルム、ポリエ−テルイミドフィ
ルム、ポリエ−テルサルホンフィルム、ポリフェニレン
サルファイドフィルム、ポリエ−テルエ−テルケトンフ
ィルム等を使用できる。この合成樹脂フィルムの厚み
は、通常１０〜１５０μｍである。プラスチック支持フ
ィルムの孔開け（係合用孔並びに金属充填用孔の孔開
け）には、ウェット法、レ−ザ−照射、ドリル孔開け等
を使用できる。
【００１８】上記した電気接続用バンプ１３の形成に
は、電解めっき法によりプラスチック支持フィルムの孔
を金属で充填し、その上に更に金属を同めっき法により
盛り上げていく方法、ワイヤ−ボンダ−を用いて金線や
アルミニウム線を充填付着させる方法、ボ−ル芯材
（銀、銅等）を固着する方法、はんだを蒸着し赤外線加
熱等によるフロ−で球状化する方法等を使用できる。
は、電解めっき法によりプラスチック支持フィルムの孔
を金属で充填し、その上に更に金属を同めっき法により
盛り上げていく方法、ワイヤ−ボンダ−を用いて金線や
アルミニウム線を充填付着させる方法、ボ−ル芯材
（銀、銅等）を固着する方法、はんだを蒸着し赤外線加
熱等によるフロ−で球状化する方法等を使用できる。
【００１９】上記半導体チップとフィルムキャリアとの
電気的接続には、上記の加熱圧着ボンディング法以外
に、超音波圧着ボンディング法や超音波併用熱圧着法等
も使用できる。加熱には、ヒ−タブロックの当接、赤外
線照射等も使用できる。また、接続界面に金属共晶、例
えば、Ａｕ−Ｓｎ共晶を生成させて接続するために、被
接続部位をＡｕ、Ｓｎ等でめっきしておくこともでき
る。
電気的接続には、上記の加熱圧着ボンディング法以外
に、超音波圧着ボンディング法や超音波併用熱圧着法等
も使用できる。加熱には、ヒ−タブロックの当接、赤外
線照射等も使用できる。また、接続界面に金属共晶、例
えば、Ａｕ−Ｓｎ共晶を生成させて接続するために、被
接続部位をＡｕ、Ｓｎ等でめっきしておくこともでき
る。
【００２０】上記において、電気接続用バンプ１３を相
手側の被接続部位に位置合せしたときに、半導体チップ
２１に固着した係合用バンプ２２がフィルムキャリアＡ
の係合用孔１４に挿入される。而して、係合用バンプ２
２の高さは、電気接続用バンプ１３の高さよりも高くさ
れており、通常、係合用バンプの標準高さは５０〜１０
０μｍ、電気接続用バンプの標準高さは２０〜５０μｍ
とされる。
手側の被接続部位に位置合せしたときに、半導体チップ
２１に固着した係合用バンプ２２がフィルムキャリアＡ
の係合用孔１４に挿入される。而して、係合用バンプ２
２の高さは、電気接続用バンプ１３の高さよりも高くさ
れており、通常、係合用バンプの標準高さは５０〜１０
０μｍ、電気接続用バンプの標準高さは２０〜５０μｍ
とされる。
【００２１】上記において半導体チップとフィルムキャ
リアとの電気的接続時での半導体チップとフィルムキャ
リアとの間の間隙の減少に伴い、係合用バンプが加圧さ
れる場合があり、この場合、加圧反力を電気的接続作業
に支障を来さない低反力に抑えるように、係合用バンプ
の材質には、適度に軟化する材質、例えば、Ａｕ、共晶
はんだ、熱可塑性樹脂を使用することが好ましい。係合
用バンプが加圧されない場合、特に材質上の制限はな
く、合成樹脂、無機材料の何れをも使用でき、前記電気
接続用バンプと同じ材質のものの使用も可能である。ま
た、フィルムキャリアの係合用孔の径を余り大きくする
と、接続箇所の位置ずれ防止を満足に行い難くなるの
で、位置ずれを電極寸法の１０％以下に抑えるように、
フィルムキャリアの係合用孔の径を設定することが適切
である。
リアとの電気的接続時での半導体チップとフィルムキャ
リアとの間の間隙の減少に伴い、係合用バンプが加圧さ
れる場合があり、この場合、加圧反力を電気的接続作業
に支障を来さない低反力に抑えるように、係合用バンプ
の材質には、適度に軟化する材質、例えば、Ａｕ、共晶
はんだ、熱可塑性樹脂を使用することが好ましい。係合
用バンプが加圧されない場合、特に材質上の制限はな
く、合成樹脂、無機材料の何れをも使用でき、前記電気
接続用バンプと同じ材質のものの使用も可能である。ま
た、フィルムキャリアの係合用孔の径を余り大きくする
と、接続箇所の位置ずれ防止を満足に行い難くなるの
で、位置ずれを電極寸法の１０％以下に抑えるように、
フィルムキャリアの係合用孔の径を設定することが適切
である。
【００２２】上記において、フィルムキャリアに充分な
樹脂注入孔が存在する場合、従来のデバイスホ−ル付き
ＴＡＢの場合と同様にして樹脂封止を行い得、この場
合、ポッテング、トランスファ−成形、粘着シ−ト被覆
等の封止方法を使用できる。上記フィルムキャリアに樹
脂注入孔が存在しない場合、半導体チップとフィルムキ
ャリアとの間隙、または半導体チップの周囲部、あるい
はその双方を、例えば、次のような方法で封止すること
ができる。すなわち、間隙の封止には、間隙に半導体チ
ップの周囲から液状樹脂を注入する方法、フィルムキャ
リアに樹脂注入孔を設けこの孔より液状樹脂を注入する
方法、係合用孔とは別に設けた孔から間隙内の空気を排
除しながら間隙内に液状樹脂を注入する方法、更には、
注入側とは反対側から真空引きを行い間隙内の空気を排
除しつつ差圧により樹脂注入を促進する方法等を使用で
き、半導体チップの外周部の封止には、トランスファ−
成形、ポッテング、注型、シ−トモ−ルド、あるいは図
６に示すように粘着シ−トあるいは接着シ−トを貼着す
る方法（図６において、７は支持フィルム、７１は粘着
層または接着層であり、支持フィルム７は省略すること
も可能である）等を使用でき、必要に応じ、スティフナ
−付の補強枠を被着することもできる。双方を封止する
場合、その封止順序は任意である。また、係合用孔とは
別に設けた孔から間隙内を真空引きしつつ半導体チップ
の外周部をトランスファ−成形、ポッテング、シ−トモ
−ルド、注型等により封止すると共に間隙内にまで樹脂
を吸引し、半導体チップとフィルムキャリアとの間隙と
半導体チップの周囲部を一括して封止することも可能で
ある。
樹脂注入孔が存在する場合、従来のデバイスホ−ル付き
ＴＡＢの場合と同様にして樹脂封止を行い得、この場
合、ポッテング、トランスファ−成形、粘着シ−ト被覆
等の封止方法を使用できる。上記フィルムキャリアに樹
脂注入孔が存在しない場合、半導体チップとフィルムキ
ャリアとの間隙、または半導体チップの周囲部、あるい
はその双方を、例えば、次のような方法で封止すること
ができる。すなわち、間隙の封止には、間隙に半導体チ
ップの周囲から液状樹脂を注入する方法、フィルムキャ
リアに樹脂注入孔を設けこの孔より液状樹脂を注入する
方法、係合用孔とは別に設けた孔から間隙内の空気を排
除しながら間隙内に液状樹脂を注入する方法、更には、
注入側とは反対側から真空引きを行い間隙内の空気を排
除しつつ差圧により樹脂注入を促進する方法等を使用で
き、半導体チップの外周部の封止には、トランスファ−
成形、ポッテング、注型、シ−トモ−ルド、あるいは図
６に示すように粘着シ−トあるいは接着シ−トを貼着す
る方法（図６において、７は支持フィルム、７１は粘着
層または接着層であり、支持フィルム７は省略すること
も可能である）等を使用でき、必要に応じ、スティフナ
−付の補強枠を被着することもできる。双方を封止する
場合、その封止順序は任意である。また、係合用孔とは
別に設けた孔から間隙内を真空引きしつつ半導体チップ
の外周部をトランスファ−成形、ポッテング、シ−トモ
−ルド、注型等により封止すると共に間隙内にまで樹脂
を吸引し、半導体チップとフィルムキャリアとの間隙と
半導体チップの周囲部を一括して封止することも可能で
ある。
【００２３】上記樹脂封止の他の方法としては、図７に
示すように、上記電気的接続を行う前に、対面する半導
体チップ面またはフィルムキャリア面の少なくとも一方
に封止材３をコ−ティングしておき、電気的接続と同時
に半導体チップ２１とフィルムキャリアＡとの間を封止
する方法もある。なお、図４または図６に示すように、
フィルムキャリアＡのリ−ド導体形成面に樹脂コ−ト８
１を施し、この樹脂コ−ト８１に孔８２を設け、この孔
８２を金属８３で充填し、この充填金属表面に実装用バ
ンプ８４を形成することもでき、この実装用バンプの形
成は、通常、チップとフィルムキャリアとの電気的接続
後に行われる。
示すように、上記電気的接続を行う前に、対面する半導
体チップ面またはフィルムキャリア面の少なくとも一方
に封止材３をコ−ティングしておき、電気的接続と同時
に半導体チップ２１とフィルムキャリアＡとの間を封止
する方法もある。なお、図４または図６に示すように、
フィルムキャリアＡのリ−ド導体形成面に樹脂コ−ト８
１を施し、この樹脂コ−ト８１に孔８２を設け、この孔
８２を金属８３で充填し、この充填金属表面に実装用バ
ンプ８４を形成することもでき、この実装用バンプの形
成は、通常、チップとフィルムキャリアとの電気的接続
後に行われる。
【００２４】
【発明の効果】本発明によれば、半導体チップをフィル
ムキャリアに電気的に接続して半導体装置を製造する場
合、半導体チップ部分に接するフィルムキャリア部分
が、その電気的接続時の加熱や超音波振動等で変歪また
は移動しようとしても、そのフィルムキャリア部分をチ
ップに係止してあるから、半導体チップとフィルムキャ
リアとの接続箇所でのずれを防止して、その電気的接続
を満足に行うことができ、良好な歩留りで半導体装置を
製造できる。また、その係止を、半導体チップの能動面
に電気的接続に関与しないバンプを設け、該バンプが係
合される孔をフィルムキャリアに設け、そのバンプをそ
の孔に係合することにより行っているから、チップのサ
イズをもとのままに保持でき、高密度実装を維持でき
る。
ムキャリアに電気的に接続して半導体装置を製造する場
合、半導体チップ部分に接するフィルムキャリア部分
が、その電気的接続時の加熱や超音波振動等で変歪また
は移動しようとしても、そのフィルムキャリア部分をチ
ップに係止してあるから、半導体チップとフィルムキャ
リアとの接続箇所でのずれを防止して、その電気的接続
を満足に行うことができ、良好な歩留りで半導体装置を
製造できる。また、その係止を、半導体チップの能動面
に電気的接続に関与しないバンプを設け、該バンプが係
合される孔をフィルムキャリアに設け、そのバンプをそ
の孔に係合することにより行っているから、チップのサ
イズをもとのままに保持でき、高密度実装を維持でき
る。
【図１】本発明によって製造される半導体装置の一例を
示す説明図である。
示す説明図である。
【図２】本発明において使用されるフィルムキャリアの
一例を示す説明図である。
一例を示す説明図である。
【図３】本発明に係る半導体装置の製造方法の実施例を
示す説明図である。
示す説明図である。
【図４】本発明によって製造される半導体装置の上記と
は別の例を示す説明図である。
は別の例を示す説明図である。
【図５】図５の（イ）は本発明に製造される上記とは別
の半導体装置に使用される異方導電性シ−トを示す説明
図、図５の（ロ）はその別の半導体装置を示す説明図で
ある。
の半導体装置に使用される異方導電性シ−トを示す説明
図、図５の（ロ）はその別の半導体装置を示す説明図で
ある。
【図６】本発明によって製造される半導体装置の上記と
は別の例を示す説明図である。
は別の例を示す説明図である。
【図７】本発明によって製造される半導体装置の上記と
は別の例を示す説明図である。
は別の例を示す説明図である。
１１ プラスチック支持フィルム １２ リ−ド導体 Ａ フィルムキャリア １４ 係合用孔 Ａ フィルムキャリア ２１ 半導体チップ ２３ 係合用バンプ ２４ 電極
フロントページの続き (72)発明者 伊藤 久貴 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 薄井 英之 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 吉尾 信彦 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内
Claims (2)
- 【請求項１】半導体チップをフィルムキャリアに電気的
に接続して半導体装置を製造する方法において、半導体
チップをフィルムキャリアに係合方式により位置合せの
うえ、上記の電気的接続を行うことを特徴とする半導体
装置の製造方法。 - 【請求項２】半導体チップの能動面に電気的接続に関与
しないバンプを設け、該バンプが係合される孔をフィル
ムキャリアに設ける請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051937A JPH08222600A (ja) | 1995-02-16 | 1995-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7051937A JPH08222600A (ja) | 1995-02-16 | 1995-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222600A true JPH08222600A (ja) | 1996-08-30 |
Family
ID=12900788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7051937A Pending JPH08222600A (ja) | 1995-02-16 | 1995-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222600A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000007235A1 (en) * | 1998-07-28 | 2000-02-10 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board |
| US6798072B2 (en) | 2000-11-10 | 2004-09-28 | Hitachi, Ltd. | Flip chip assembly structure for semiconductor device and method of assembling therefor |
-
1995
- 1995-02-16 JP JP7051937A patent/JPH08222600A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000007235A1 (en) * | 1998-07-28 | 2000-02-10 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board |
| US6472726B1 (en) | 1998-07-28 | 2002-10-29 | Seiko Epson Corporation | Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment |
| US7045392B2 (en) | 1998-07-28 | 2006-05-16 | Seiko Epson Corporation | Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment |
| US6798072B2 (en) | 2000-11-10 | 2004-09-28 | Hitachi, Ltd. | Flip chip assembly structure for semiconductor device and method of assembling therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664645B2 (en) | Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPH09148479A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3360669B2 (ja) | 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法 | |
| JPH08222600A (ja) | 半導体装置の製造方法 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JPH08306739A (ja) | 半導体装置の製造方法 | |
| JP3069629B2 (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JP2001127102A (ja) | 半導体装置およびその製造方法 | |
| JP2705297B2 (ja) | 高強度ｔａｂ用テープキャリア | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 | |
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 | |
| JP2000216284A (ja) | 半導体用外囲器、半導体装置、及び半導体用外囲器の製造方法 | |
| KR20020057670A (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JP2780376B2 (ja) | バンプ付きｔａｂテープの製造方法 | |
| JPH05235260A (ja) | 半導体装置 |