CN103794595B - Pop封装结构及其封装方法 - Google Patents

Abstract

本发明公开了一种POP封装结构及其封装方法。该封装方法包括：将芯片安装至第二基板的第一面上，并完成芯片键合；在第二基板的所述第一面的焊盘上设置第一导电端子；在第二基板的第一面上进行塑封操作以形成塑封体，芯片和第一导电端子位于该塑封体中；对第二封装体的塑封体进行减薄操作，以使第一导电端子的一端裸露于第二封装体的塑封体；以及组装第一封装体和第二封装体。本发明可在封装过程中避免使用激光蚀孔和塑封孔填充等工艺难点，从而简化制作工艺并加快加工时间，本发明还便于实现异型导电端子。

Description

POP封装结构及其封装方法

技术领域

本发明涉及集成电路领域，具体涉及半导体的封装体堆叠。

背景技术

封装上封装（Package on Package，简称POP）是一种很典型的半导体堆叠封装，指将两个独立封装完成的封装体加以堆叠。传统的第二代POP封装结构的示意图如图1所示。每个封装体都包括基板P1、芯片P2、封装体P3和第二导电端子P5。为了将两个独立的封装体1和2组装在一起，现在通常利用激光烧蚀下封装体（本文中也称为第二封装体）2的塑封体P3的特定位置以开出窗口，并通过化学刻蚀或等离子体刻蚀来清除杂物以露出第二封装体2的第一面上的焊盘，在塑封体P3中形成的孔洞可被称为塑封孔。然后通过印刷或其他方式将焊料填充到塑封孔，之后可回流以形成第二封装体2的第一导电端子P4。组装时，上封装体（本文中被称为第一封装体）1的第二导电端子P5被电连接至第二封装体2的第一导电端子P4，从而形成半导体POP封装结构。常见的第一导电端子如焊球，常见的第二导电端子如焊料柱。

但是，如上所述，在现有的POP的制程过程中，需要在塑封体上开孔以及通过焊料印刷生成第二导电端子，这些工艺的实现过程复杂耗时，成本较高。并且，由于受开孔技术的限制，现有技术中下封装体上的第一导电端子一般只能是柱状或锥状，这不利于有效利用封装面积以得到更高密度和更小面积的封装芯片。

发明内容

本发明的目的是提供一种方法，该方法先在下封装体上形成第一导电端子再对下封装体进行塑封操作，从而可避免塑封体开孔及对塑封孔进行焊料填充的工艺步骤，本方法还便于形成各种异型的第一导电端子。本发明还提供了能使封装面积利用率得以提高的封装体堆叠结构。

为了实现上述目的，本发明提供一种POP封装结构的封装方法，所述POP封装结构包括第一封装体和第二封装体，所述封装方法包括：将芯片安装至第二基板的第一面上，并完成芯片键合；在所述第二基板的所述第一面的焊盘上设置第一导电端子；在所述第二基板的所述第一面上进行塑封操作以形成塑封体，所述芯片和所述第一导电端子位于该塑封体中；对所述第二封装体的所述塑封体进行减薄操作，以使所述第一导电端子的一端裸露于所述第二封装体的所述塑封体；以及组装所述第一封装体和所述第二封装体。

其中，所述第一导电端子中可包括异型的导电端子，比如呈螺旋状、弯折状、葫芦状、多个凸点叠加状的导电端子。

上述第一封装体以本领域技术人员所了解的方法进行封装，该第一封装体中可包括第一基板、位于所述第一基板的第一面上的芯片和塑封体以及位于所述第一基板的第二面上的第二导电端子。

优选地，所述第一封装体的所述第一基板的所述第一面全部可被所述第一封装体的所述塑封体所覆盖，和/或所述第二封装体的所述第二基板的所述第一面全部可被所述第二封装体的所述塑封体所覆盖。

其中，组装所述第一封装体和所述第二封装体可包括将所述第一封装体的所述第二导电端子以电连接的方式连接至所述第二封装体的所述第一导电端子。

上述的焊接可采用本领域技术人员所了解的任意焊接方法，例如回流焊接或者用导电胶焊接等。

上述方法还包括可在第二封装体的第二面上设置第二导电端子。

本发明还公开了一种POP封装结构，所述POP封装结构可包括被连接在一起的两个独立的封装体即第一封装体和第二封装体，其中，所述第一封装体可包括第一基板、位于所述第一基板的第一面上的芯片和塑封体以及位于所述第一基板的第二面上的第二导电端子，所述第二封装体可包括第二基板、位于所述第二基板的第一面上的芯片、第一导电端子和塑封体以及位于所述第二基板的第二面上的第二导电端子，所述第一封装体的所述第二导电端子通过电连接的方式连接至所述第二封装体的所述第一导电端子，其中所述第二封装体的所述第一导电端子可包括异型导电端子，所述异型导电端子可以呈螺旋状、弯折状、葫芦状、多个凸点叠加状等形状。

优选地，上述封装结构中，所述第一封装体的所述第一基板的所述第一面可全部被所述第一封装体的所述塑封体所覆盖，和/或所述第二封装体的所述第二基板的所述第一面可全部被所述第二封装体的所述塑封体所覆盖。

通过上述技术方案可在POP封装结构的封装过程中避免使用激光蚀孔和塑封孔填充等工艺难点，从而可简化制作工艺并加快加工时间。根据本发明，设计人员可以根据需要将塑封体中的导电端子设计成任意形状，而不再受激光蚀孔工艺的限制，从而能充分利用封装面积以支持更多I/O引脚，并实现具有更高可靠性和机械性能更优良的半导体POP封装结构。

本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1示出了一种现有的半导体POP封装结构的示意图；

图2示出了根据本发明的一个实施方式的形成POP封装结构的流程图；

图3示出了根据本发明的一个实施方式的一种半导体POP封装结构的示意图；以及

图4示出了根据本发明的另一个实施方式的一种半导体POP封装结构的示意图。

附图标记说明

1 第一封装体 2 第二封装体

P1 芯片 P2 基板

P3 塑封体 P4 第一导电端子

P5 第二导电端子

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

本发明提供了一种POP封装结构的封装方法，所述POP封装结构包括第一封装体和第二封装体，所述封装方法包括：将芯片安装至第二基板的第一面上，并完成芯片键合；在所述第二基板的所述第一面的焊盘上设置第一导电端子；在所述第二基板的所述第一面上进行塑封操作以形成塑封体，所述芯片和所述第一导电端子位于该塑封体中；对所述第二封装体的所述塑封体进行减薄操作，以使所述第一导电端子的一端裸露于所述第二封装体的所述塑封体；以及组装所述第一封装体和所述第二封装体。

图2示出了根据本发明的一个实施方式的形成POP封装结构的流程图。最终形成的半导体POP封装结构包括第一封装体和第二封装体，第一封装体为上封装体，第二封装体为下封装体。第一封装体中的基板被称为第一基板，第二封装体中的基板被称为第二基板。

步骤S1，完成第一封装体的封装。可以以本领域技术人员所了解的任意方法完成对第一封装体的封装。第一封装体可被视为上封装体，可包括第一基板、位于第一基板第一面上的芯片和塑封体以及位于第一基板第二面上的第二导电端子。优选地，所形成的塑封体可覆盖第一基板的第一面上的全部表面积，即整体塑封。本领域技术人员可知，导电端子被焊接在基板表面的焊盘（pad）上，焊盘表面通常为镍金或镍钯金，或者为表面有机涂敷层OSP，因此导电端子可用焊料或导电胶进行初步粘接，然后通过回流焊或导电胶固化来实现焊接，下文中对这些公知技术不再赘述。

步骤S2，将第二封装体所封装的芯片安装在第二基板的第一面上，并完成芯片键合。可以以本领域技术人员所了解的任意方法完成芯片的贴片和键合。

步骤S3，在第二基板的第一面的焊盘上设置第一导电端子。首先，可以用本领域技术人员所了解的任意方法产生第一导电端子，例如，可预制成型产生第一导电端子（例如使用模具加工等），也可以用超声热压键合进行金钉头叠加或激光熔融焊球叠加等方法形成第一导电端子。设计人员可根据需要将第一导电端子设计成任意形状，可以是传统的柱状或锥状，也可以呈异型的形状，如螺旋状、弯折状、变径状（如葫芦状）、多个凸点叠加状等。然后，将所产生的第一导电端子的一端焊接在第二面板的第一面的焊盘上。哪一端被焊接在第二基板上，由该POP封装结构的设计所决定。在此过程中，如果第一导电端子是用模具产生的，可以将模具与第二基板对准（即将模具中所形成的第一导电端子的一端与基板上对应的焊盘对准）后，先取下模具，再将该导电端子的该端焊接（例如，通过回流或采用导电胶）至该焊盘上；或者在对准后先将该导电端子的该端焊接在焊盘上，然后再取下模具；还可以直接从模具中取出已成型的导电端子，然后将其一端焊接在对应的焊盘上。具体采取哪种方式，与加工工艺、精度要求和导电端子的形状有关。可以采取本领域技术人员所了解的任意技术手段焊接第一导电端子的一端和第二基板的第一面的焊盘。

步骤S4，在第二基板的第一面上进行塑封操作以形成塑封体，第二基板的第一面上的芯片和第一导电端子位于第二塑封体内。优选地，所形成的第二塑封体可覆盖第二基板的第一面的全部表面积，即整体塑封。可以采取本领域技术人员所了解的任意方法实现塑封操作。

步骤S5，对第二封装体的塑封体进行减薄操作，以使第二封装体的第一导电端子的一端裸露于该塑封体。可采用本领域技术人员所了解的任意方法对塑封体进行减薄操作。

步骤S6，组装第一封装体和第二封装体。可将第一封装体的第二导电端子与第二封装体的第一导电端子通过电连接的方式连接在一起，以形成半导体POP封装结构。可以通过如回流或导电胶等本领域技术人员所了解的任意方法将第一封装体的第二导电端子和第二封装体的第一导电端子的露出塑封体的一端焊接在一起。

根据本实施方式，在上述组装完成后，可在第二封装体的第二面上设置第二导电端子。

上述步骤不表示绝对的顺序关系，上述操作可以以本领域技术人员可实现的任意顺序执行。同时，本领域技术人员可理解，步骤S3、S4、S5和S6应该被顺序执行，步骤S2应该在步骤S4前被执行，步骤S1应该在步骤S6前被执行。

本发明还公开了一种POP封装结构，所述POP封装结构可包括被连接在一起的两个独立的封装体即第一封装体和第二封装体，其中，所述第一封装体可包括第一基板、位于所述第一基板的第一面上的芯片和塑封体以及位于所述第一基板的第二面上的第二导电端子，所述第二封装体可包括第二基板、位于所述第二基板的第一面上的芯片、第一导电端子和塑封体以及位于所述第二基板的第二面上的第二导电端子，所述第一封装体的所述第二导电端子通过电连接的方式连接至所述第二封装体的所述第一导电端子，其中所述第二封装体的所述第一导电端子可包括异型导电端子。

图3示出了根据本发明的一个实施方式的一种半导体POP封装结构的示意图。从中可看出，上、下两个封装体1和2都采取整体塑封的形式，有利于减少翘曲。图3所示的实施方式中，两个封装体的第二导电端子P5是焊球，封装体2的第一导电端子P4是焊料柱并且呈弯折状。已知第二导电端子P5彼此间的间距必须保持一定间隔。现有技术中，由于第一导电端子P4通常为直上直下的柱状体或锥状体，因此第二导电端子P5的间距限制同时也限制了基板P1第一面上的焊盘间的间距，不利于充分利用封装面积。而如图3所示，包括弯折状导电端子的第一导电端子P4可允许封装体2的基板P1的第一面上的焊盘以小于封装体1的导电端子P5的间距排列，这些焊盘通过不同形状的第一导电端子P4与封装体1的第二面上的具有较大间距的导电端子P5相连，从而可以充分利用封装面积，有利于使封装芯片支持更多管脚。

图4示出了根据本发明的另一个实施方式的一种半导体POP封装结构的示意图。从图中可看出，封装体1和2都采取整体塑封的形式。封装体2的第一导电端子P4呈螺旋状，该导电端子的两端与封装体2的基板P1的第一面上的焊盘和封装体1的第二导电端子P5的接触面积均较大，因此可认为具有较好的机械性能和可靠性。

本文的第一基板和第二基板只用于区分该两个基板分别被用于不同的封装体，不表示基板本身具有不同的性质。

以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。

此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (8)

1.一种POP封装结构的封装方法，所述POP封装结构包括第一封装体和第二封装体，所述封装方法包括：

将芯片安装至第二基板的第一面上，并完成芯片键合；

在所述第二基板的所述第一面的焊盘上设置不同形状的多个第一导电端子；

在所述第二基板的所述第一面上进行塑封操作以形成塑封体，所述芯片和所述多个第一导电端子位于该塑封体中；

对所述第二封装体的所述塑封体进行减薄操作，以使每个第一导电端子的一端裸露于所述第二封装体的所述塑封体；以及

组装所述第一封装体和所述第二封装体。

2.根据权利要求1所述的POP封装结构的封装方法，其中，所述第二封装体的所述多个第一导电端子中包括异型的导电端子。

3.根据权利要求2所述的POP封装结构的封装方法，其中，所述异型的导电端子呈螺旋状、弯折状、葫芦状或多个凸点叠加状。

4.根据权利要求1所述的POP封装结构的封装方法，其中，所述第一封装体包括第一基板、位于所述第一基板的第一面上的芯片和塑封体以及位于所述第一基板的第二面上的第二导电端子。

5.根据权利要求4所述的POP封装结构的封装方法，其中，所述第一封装体的所述第一基板的所述第一面全部被所述第一封装体的所述塑封体所覆盖，和/或所述第二封装体的所述第二基板的所述第一面全部被所述第二封装体的所述塑封体所覆盖。

6.根据权利要求4所述的POP封装结构的封装方法，其中，组装所述第一封装体和所述第二封装体包括将所述第一封装体的所述第二导电端子以电连接的方式连接至所述第二封装体的所述第一导电端子。

7.根据权利要求1所述的POP封装结构的封装方法，其中，所述多个第一导电端子焊接在所述焊盘上，所述焊接包括回流焊接和用导电胶焊接。

8.根据权利要求1所述的POP封装结构的封装方法，还包括在所述第二基板的第二面上设置第二导电端子。