JP4797817B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4797817B2 JP4797817B2 JP2006162191A JP2006162191A JP4797817B2 JP 4797817 B2 JP4797817 B2 JP 4797817B2 JP 2006162191 A JP2006162191 A JP 2006162191A JP 2006162191 A JP2006162191 A JP 2006162191A JP 4797817 B2 JP4797817 B2 JP 4797817B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor element
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
モールド樹脂(40)の内部にて、半導体素子(10)とリードフレーム(30)との間を跨ぐように熱可塑性樹脂よりなる基板(20)が設けられており、
基板(20)は、半導体素子(10)側に位置する表面に半導体素子(10)の電極(11)と電気的に接続された第1の電極(21)を有するとともに、リードフレーム(30)側に位置する表面にリードフレーム(30)と電気的に接続された第2の電極(22)を有するものであり、
さらに、基板(20)は、当該基板(20)を構成する熱可塑性樹脂の内部に配線(23)を有し当該配線(23)を介して第1の電極(21)と第2の電極(22)とを電気的に接続してなるものであり、
半導体素子(10)は、電極(11)が位置する表面に保護膜(12)を有するものであり、
基板(20)は、当該基板(20)を構成する熱可塑性樹脂によって保護膜(12)に接着しており、
さらに、基板(20)は、当該基板(20)を構成する熱可塑性樹脂によってリードフレーム(30)に接着している樹脂封止型の半導体装置を製造する半導体装置の製造方法であって、
基板(20)と半導体素子(10)との接続工程では、基板(20)と半導体素子(10)とを位置あわせし、基板(20)と半導体素子(10)とを加熱および加圧して接合することにより、基板(20)の第1の電極(21)と半導体素子(10)の電極(11)とを熱圧着にて接合し、同時に、基板(20)を構成する熱可塑性樹脂を軟化させて、半導体素子(10)の保護膜(12)に接着するようにしたことを特徴とする。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
図1は、本発明の第1実施形態に係る樹脂封止型の半導体装置100の構成を示す図である。図1において、(a)は半導体装置100の全体概略断面図であり、(b)は(a)中の基板20の詳細構成を示す図であり、(c)は半導体装置100における基板20の内部構成を示す概略平面図である。
図4は、本発明の第2実施形態に係る樹脂封止型の半導体装置200の構成を示す全体概略断面図である。ここでは、上記第1実施形態と相違するところを中心に述べることとする。
図7は、本発明の第3実施形態に係る樹脂封止型の半導体装置の要部構成、すなわち基板20の詳細構成を示す概略断面図である。なお、本実施形態の構成は、上記した各実施形態に適用可能なものである。
図8は、本発明の第4実施形態に係る樹脂封止型の半導体装置300の構成を示す全体概略断面図である。本実施形態は、上記した各実施形態に適用可能なものであり、ここでは、本実施形態の独自の構成を中心に述べる。
図9は、本発明の第5実施形態に係る樹脂封止型の半導体装置400の構成を示す全体概略断面図である。本実施形態は、上記した各実施形態に適用可能なものであり、ここでは、本実施形態の独自の構成を中心に述べる。
なお、上記各実施形態では、パッド電極11は、下部電極11a、上部電極11bの2層が積層されたものとしたが、基板20の第1の電極21と熱圧着などによって適切に電気的に接続可能なものであれば、パッド電極は下部電極11aの1層のみでもよいし、さらには、3層以上の構造であってもよい。
12…保護膜、20…基板、21…基板の第1の電極、22…基板の第2の電極、
23…配線、24…基板の屈曲部、30…リードフレーム、
32…リードフレームの屈曲部、40…モールド樹脂、50…ヒートシンク。
Claims (7)
- 表面に電極(11)を有する半導体素子(10)と、
前記半導体素子(10)の電極(11)と電気的に接続されたリードフレーム(30)と、
これら半導体素子(10)およびリードフレーム(30)を封止するモールド樹脂(40)とを備える樹脂封止型の半導体装置において、
前記モールド樹脂(40)の内部には、前記半導体素子(10)と前記リードフレーム(30)との間を跨ぐように熱可塑性樹脂よりなる基板(20)が設けられており、
前記基板(20)は、前記半導体素子(10)側に位置する表面に前記半導体素子(10)の電極(11)と電気的に接続された第1の電極(21)を有するとともに、前記リードフレーム(30)側に位置する表面に前記リードフレーム(30)と電気的に接続された第2の電極(22)を有するものであり、
さらに、前記基板(20)は、当該基板(20)を構成する熱可塑性樹脂の内部に配線(23)を有し当該配線(23)を介して前記第1の電極(21)と前記第2の電極(22)とを電気的に接続してなるものであり、
前記半導体素子(10)は、前記電極(11)が位置する前記表面に保護膜(12)を有するものであり、
前記基板(20)は、当該基板(20)を構成する前記熱可塑性樹脂によって前記保護膜(12)に接着しており、
さらに、前記基板(20)は、当該基板(20)を構成する前記熱可塑性樹脂によって前記リードフレーム(30)に接着していることを特徴とする半導体装置。 - 前記基板(20)の内部において、前記配線(23)は、前記基板(20)の厚さ方向に積み重なった多層構造となっていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体素子(10)における前記電極(11)が位置する前記表面とは反対側の裏面には、ヒートシンク(50)が接着され、当該ヒートシンク(50)を介して放熱がなされるようになっていることを特徴とする請求項1または2に記載の半導体装置。
- 前記基板(20)における前記第1および第2の電極(21、22)が位置する表面とは反対側の面には、ヒートシンク(50)が接着され、当該ヒートシンク(50)を介して放熱がなされるようになっていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記リードフレーム(30)における前記モールド樹脂(40)で封止されている部位のうち前記基板(20)の前記第2の電極(22)と接続されている部位以外の部位には、前記基板(20)の基板平面と直交する方向に屈曲した屈曲部(32)が設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記基板(20)における前記第2の電極(22)が位置する部位以外の部位には、前記基板(20)の基板平面と直交する方向に屈曲した屈曲部(24)が設けられていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 表面に電極(11)を有する半導体素子(10)と、
前記半導体素子(10)の電極(11)と電気的に接続されたリードフレーム(30)と、
これら半導体素子(10)およびリードフレーム(30)を封止するモールド樹脂(40)とを備え、
前記モールド樹脂(40)の内部にて、前記半導体素子(10)と前記リードフレーム(30)との間を跨ぐように熱可塑性樹脂よりなる基板(20)が設けられており、
前記基板(20)は、前記半導体素子(10)側に位置する表面に前記半導体素子(10)の電極(11)と電気的に接続された第1の電極(21)を有するとともに、前記リードフレーム(30)側に位置する表面に前記リードフレーム(30)と電気的に接続された第2の電極(22)を有するものであり、
さらに、前記基板(20)は、当該基板(20)を構成する熱可塑性樹脂の内部に配線(23)を有し当該配線(23)を介して前記第1の電極(21)と前記第2の電極(22)とを電気的に接続してなるものであり、
前記半導体素子(10)は、前記電極(11)が位置する前記表面に保護膜(12)を有するものであり、
前記基板(20)は、当該基板(20)を構成する前記熱可塑性樹脂によって前記保護膜(12)に接着しており、
さらに、前記基板(20)は、当該基板(20)を構成する前記熱可塑性樹脂によって前記リードフレーム(30)に接着している樹脂封止型の半導体装置を製造する半導体装置の製造方法であって、
前記基板(20)と前記半導体素子(10)との接続工程では、前記基板(20)と前記半導体素子(10)とを位置あわせし、前記基板(20)と前記半導体素子(10)とを加熱および加圧して接合することにより、前記基板(20)の前記第1の電極(21)と前記半導体素子(10)の前記電極(11)とを熱圧着にて接合し、同時に、前記基板(20)を構成する前記熱可塑性樹脂を軟化させて、前記半導体素子(10)の前記保護膜(12)に接着するようにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162191A JP4797817B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162191A JP4797817B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335449A JP2007335449A (ja) | 2007-12-27 |
JP4797817B2 true JP4797817B2 (ja) | 2011-10-19 |
Family
ID=38934670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006162191A Expired - Fee Related JP4797817B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4797817B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS635646U (ja) * | 1986-06-30 | 1988-01-14 | ||
JPH02134857A (ja) * | 1988-11-16 | 1990-05-23 | Hitachi Ltd | 半導体装置 |
JP2507627B2 (ja) * | 1989-09-25 | 1996-06-12 | 株式会社日立製作所 | 半導体装置 |
JPH04306855A (ja) * | 1991-04-03 | 1992-10-29 | Hitachi Ltd | 樹脂封止型半導体装置及びその形成方法 |
JP2518145B2 (ja) * | 1991-07-17 | 1996-07-24 | 日立電線株式会社 | 放熱板付き多層リ―ドフレ―ム |
JPH0613496A (ja) * | 1992-06-24 | 1994-01-21 | Fuji Film Micro Device Kk | 樹脂封止半導体装置およびそのためのリード |
JP3329073B2 (ja) * | 1993-06-04 | 2002-09-30 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
JPH0794551A (ja) * | 1993-09-25 | 1995-04-07 | Nec Corp | 半導体装置 |
JPH07312380A (ja) * | 1993-10-25 | 1995-11-28 | Texas Instr Inc <Ti> | 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法 |
WO1996012296A1 (fr) * | 1994-10-18 | 1996-04-25 | Hitachi, Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
JP3279849B2 (ja) * | 1994-12-07 | 2002-04-30 | 京セラ株式会社 | 半導体装置 |
-
2006
- 2006-06-12 JP JP2006162191A patent/JP4797817B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007335449A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210200700U (zh) | 芯片结构 | |
JP5271886B2 (ja) | 半導体装置およびその製造方法 | |
KR0154858B1 (ko) | 반도체 장치 | |
JP5149854B2 (ja) | 半導体装置 | |
JP6125332B2 (ja) | 半導体装置 | |
TWI628761B (zh) | 一種封裝結構及其製造方法 | |
KR20010012187A (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
KR20090052688A (ko) | 전력 소자 패키지 및 그 제조 방법 | |
JP5673423B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH0794553A (ja) | 半導体装置およびその製造方法 | |
KR101293685B1 (ko) | 반도체 디바이스용 높은 접착 라인 두께 | |
US8692361B2 (en) | Electric device package comprising a laminate and method of making an electric device package comprising a laminate | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
US20080099898A1 (en) | Die-up integrated circuit package with grounded stiffener | |
TW202201663A (zh) | 引線框架、半導體裝置以及引線框架之製造方法 | |
WO2011030368A1 (ja) | 半導体装置とその製造方法 | |
JP2010050288A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
KR20120018756A (ko) | Ic 패키지용 리드프레임 및 제조방법 | |
JP2012253263A (ja) | 半導体チップおよびその製造方法 | |
JPH08306745A (ja) | 半導体装置及びその製造方法 | |
JP4797817B2 (ja) | 半導体装置およびその製造方法 | |
JP2006237503A (ja) | 半導体装置およびその製造方法 | |
JPH08148608A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |