JP4818109B2 - 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 - Google Patents

半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 Download PDF

Info

Publication number
JP4818109B2
JP4818109B2 JP2006519632A JP2006519632A JP4818109B2 JP 4818109 B2 JP4818109 B2 JP 4818109B2 JP 2006519632 A JP2006519632 A JP 2006519632A JP 2006519632 A JP2006519632 A JP 2006519632A JP 4818109 B2 JP4818109 B2 JP 4818109B2
Authority
JP
Japan
Prior art keywords
semiconductor device
die pad
plating layer
conductive
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006519632A
Other languages
English (en)
Other versions
JPWO2006009029A1 (ja
Inventor
永 知加雄 池
謙太朗 関
川 和 人 細
結 卓 司 桶
川 桂 介 吉
村 和 弘 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Nitto Denko Corp
Original Assignee
Dai Nippon Printing Co Ltd
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Nitto Denko Corp filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006519632A priority Critical patent/JP4818109B2/ja
Publication of JPWO2006009029A1 publication Critical patent/JPWO2006009029A1/ja
Application granted granted Critical
Publication of JP4818109B2 publication Critical patent/JP4818109B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns

Description

本発明は、表面実装型の半導体装置の技術分野に属し、詳しくは、リードレス構造をした表面実装型の半導体装置の技術分野に属する。
一般に、半導体装置はその構成部材の一つに金属製のリードフレームを用いているが、多ピン化を実現するためには、リードフレームにおけるリードのピッチを微細化することが要求される。ところが、これに伴ってリード自体の幅を小さくすると、リードの強度が下がり、リードの曲がり等による短絡現象が生じてしまう。したがって、リードのピッチを確保するためにパッケージを大型化することが余儀なくされていた。このように、リードフレームを用いた半導体装置はパッケージサイズが大きくかつ厚くなる。そのため、リードフレームの影響のない、いわゆるリードレス構造をした表面実装型の半導体装置が提案されている。
特開平９−２５２０１４号公報 特開２００１−２１０７４３号公報
特許文献１に記載された半導体装置を図９（ａ）（ｂ）に示す。この半導体装置の製造方法は、まず、基材１０１に金属箔を貼り付け、所定部分に金属箔を残すように当該金属箔のエッチングを行った後、半導体素子１０２と同等の大きさを有する金属箔１０３ａ（ダイパッド）の上に接着剤１０４を用いて半導体素子１０２を固着し、さらに、ワイヤー１０５によって半導体素子１０２と金属箔１０３ｂとの電気的接続を行い、金型を用いて封止樹脂１０６でトランスファモールドする（図９（ａ））。最後に、成形された封止樹脂１０６を基材１０１から分離することによって半導体素子をパッケージとして完成している（図９（ｂ））。しかしながら、この製造方法によって得られる半導体装置は、半導体素子１０２に接着剤１０４及び金属箔１０３ａ（ダイパッド）が付随的に存在しているため、小さくて薄い半導体装置を要望する立場からはまだ問題が残る。
特許文献２に記載された半導体装置を図１０（ａ）（ｂ）に示す。この半導体装置は次の方法により製造される。まず、基材となる金属板に枡目状の凹溝２０１ａを形成した金属板２０１を得る。次いで、半導体素子２０２を接着剤２０３にて金属板２０１に固着し、その後に設計上必要な場所にワイヤーボンディングしてワイヤー２０４を形成し、封止樹脂２０５でトランスファーモールドする（図１０（ａ））。次いで、金属板２０１及び接着剤２０３を研磨し、さらには設計に即した寸法に封止樹脂２０５とともに金属板２０１を切断して半導体装置を得る（図１０（ｂ））。しかし、この製造方法においても、得られる半導体装置は、半導体素子２０２の下に接着剤層２０３や金属板２０１が付随的に存在するため、産業界で要望されている、薄型化の半導体装置の要望に対しては難点があった。
このように、従来の製造方法では、薄型化した半導体装置を得るのは困難であった。そのため、薄型化した半導体装置を得るには、半導体素子（チップ）そのものをより薄く研磨する必要があり、その製造工程において半導体素子の割れや欠けが発生しやすく、コストアップにつながっていた。
ところで、このような片面封止型の半導体装置は、ダイパッド上に半導体素子を搭載した後、そのダイパッド上にグランドボンディングを実施することがある。この場合、半導体素子の下面と同一平面上にボンディング部がある。半導体素子と基板と封止樹脂それぞれの熱膨張の違いから、半導体素子の下面外周部から封止樹脂と基板の界面に沿って剥離が生じた場合、その剥離が最終的に同一平面内にあるグランドボンディング部のワイヤーも同時に剥離させてしまい電気的にオープンになるという問題点があった。
本発明は、このような問題点に鑑みてなされたものであり、その目的とするところは、低コストで薄型化が可能なリードレス構造であり、信頼性の高い表面実装型の半導体装置を提供し、併せてその製造に用いる半導体装置製造用基板及びその製造方法を提供することにある。
本発明は、ダイパッドと、ダイパッド上に搭載されるとともに、電極を有する半導体素子と、ダイパッドの周囲に配置された複数の導電部と、半導体素子の電極と導電部とを接続するワイヤーと、少なくとも半導体素子、導電部、およびワイヤーを封止する封止樹脂とを備え、導電部は金属箔と、金属箔の上下両側に設けられた導電部めっき層とを有し、ダイパッドは導電部の下側の導電部めっき層と同一平面に設けられたダイパッドめっき層を有し、導電部の下側の導電部めっき層とダイパッドのダイパッドめっき層は、その裏面が封止樹脂の外方へ露出していることを特徴とする半導体装置である。
本発明は、ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部の金属箔および上下両側の導電部めっき層と各々同一平面に設けられた金属箔および上下両側のめっき層を有するとともに、土手部の下側のめっき層はダイパッドめっき層に一体に形成され、半導体素子は土手部の凹部内に配置され、半導体素子の電極と土手部とが追加ワイヤーにより接続されていることを特徴とする半導体装置である。
本発明は、半導体素子の電極は、ワイヤーにより導電部の上側の導電部めっき層と接続され、かつ追加ワイヤーにより土手部の上側のめっき層と接続されていることを特徴とする半導体装置である。
本発明は、導電部の上下両側の導電部めっき層は、各々貴金属めっき層を含む多層構成を有していることを特徴とする半導体装置である。
本発明は、導電部および土手部の中央の金属箔は、上下両側の導電部めっき層に対してくびれていることを特徴とする半導体装置である。
本発明は、導電部の下側の導電部めっき層と、土手部の下側のめっき層と、ダイパッドめっき層は、いずれも封止樹脂から外方へ突出していることを特徴とする半導体装置である。
本発明は、土手部に封止樹脂通過用の通路を設けたことを特徴とする半導体装置である。
本発明は、半導体装置を製造するための半導体装置製造用基板において、基材層と、基材層上の接着剤層とを有する接着シートと、接着シートの接着剤層上に設けられたダイパッド、およびダイパッド周囲に配置された複数の導電部とを備え、導電部は金属箔と、金属箔の上下両側に設けられた導電部めっき層とを有し、ダイパッドは導電部の下側の導電部めっき層と同一平面に設けられたダイパッドめっき層を有することを特徴とする半導体装置製造用基板である。
本発明は、ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部の金属箔および上下両側の導電部めっき層と各々同一平面に設けられた金属箔および上下両側のめっき層を有し、土手部の凹部は半導体素子用の凹部であることを特徴とする半導体装置製造用基板である。
本発明は、導電部の上下両側の導電部めっき層は、各々貴金属めっき層を含む多層構成を有していることを特徴とする半導体装置製造用基板である。
本発明は、導電部および土手部の中央の金属箔は、上下両側の導電部めっき層に対してくびれていることを特徴とする半導体装置製造用基板である。
本発明は、土手部に封止樹脂通過用の通路を設けたことを特徴とする半導体装置製造用基板である。
本発明は、接着シートの基材層は金属製となっていることを特徴とする半導体装置製造用基板である。
本発明は、半導体装置製造用基板の製造方法において、金属箔を準備する工程と、金属箔の導電部に対応する部分と、金属箔のダイパッドに対応する部分に各々部分めっき層を設ける工程と、部分めっき層が設けられた金属箔の下側を、基材層と接着剤層とを有する接着シートの接着剤層側に貼り付ける工程と、部分めっき層をレジストとして金属箔をエッチングすることにより、金属箔と、金属箔の上下両側に設けられた導電部めっき層とを有する導電部を形成するとともに、導電部の下側の導電部めっき層と同一平面に設けられたダイパッドめっき層を有するダイパッドを形成する工程と、接着シートを加工して接着シートの外形を定める工程と、を備えたことを特徴とする半導体装置用基板の製造方法である。
本発明の半導体装置は、リードフレームを用いないリードレス構造であって、しかも半導体素子の下にはダイパッドめっき層のみが存在するという薄型化を図ったものとなる。またグランドボンディング部がその平面よりも高い位置にあるので、半導体素子の下面から剥離が生じたとしてもグランドボンディング部への影響がなくなり、電気的にオープンになることを防止でき、信頼性を高めるという効果を奏する。
［図１］図１は、本発明に係る半導体装置の一例を縦断面で示す概略構成図である。
［図２］図２は、図１の半導体装置をそのワイヤーを省略して透視状態で平面的に示した説明図である。
［図３］図３（ａ）−（ｄ）は、図１に示した半導体装置の製造方法を示す工程図である。
［図４］図４（ａ）−（ｃ）は、ダイパッドの土手部に通路を設ける場合を例示した説明図である。
［図５］図５（ａ）−（ｅ）は、基板作成の手順を示す工程図である。
［図６］図６は、図５（ｂ）の一部拡大図である。
［図７］図７は、本発明に係る半導体装置の別の例を縦断面で示す概略構成図である。
［図８］図８は、本発明の半導体装置の製造方法における基板作成工程で接着シートに導電部形成した状態の上面図である。
［図９］図９（ａ）（ｂ）は、リードレス構造をした従来の半導体装置の一例を示す説明図である。
［図１０］図１０（ａ）（ｂ）は、リードレス構造をした従来の半導体装置の別の例を示す説明図である。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
図１は本発明に係る半導体装置の一例を縦断面で示す概略構成図である。また、図２は図１の半導体装置をそのワイヤーを省略して透視状態で平面的に示した説明図であり、この図２のＡ−Ａ断面が図１に対応している。
図１に示すように、半導体装置Ｐは、ダイパッド２０と、ダイパッド２０上に搭載されるとともに電極３０ａを有する半導体素子３０と、ダイパッド２０の周囲に配置された複数の導電部１０と、半導体素子３０の電極３０ａと導電部１０とを接続するワイヤー３と、少なくとも半導体素子３０、導電部１０およびワイヤー３を封止する封止樹脂４０とを備えている。
このうち導電部１０は、銅又は銅合金からなる金属箔１と、この金属箔１の上下両側に設けられた導電部めっき層２，２とを有している。またダイパッド２０は導電部１０の下側の導電部めっき層２と同一平面に設けられたダイパッドめっき層２ｂを有し、このダイパッドめっき層２ｂ上に半導体素子３０が搭載される。
すなわち、ダイパッド２０は、内部に半導体素子３０が収納される凹部２２が形成された土手部２１を有し、土手部２１は導電部１０の金属箔１と同一平面に設けられた金属箔１ａと、金属箔１ａの上下両側に導電部１０の導電部めっき層２，２と同一平面に設けられためっき層２ａ，２ａとを有している。
導電部１０の金属箔１は、上述のように銅又は銅合金からなり、土手部２１の金属箔１ａは、導電部１０の金属箔１と同一材料からなっている。
さらに、土手部２１の上下両側のめっき層２ａ，２ａは、導電部１０の上下両側の導電めっき層２，２と同一材料からなっている。
このように、ダイパッド２０の土手部２１の層構成２ａ，１ａ，２ａは、導電部１０の層構成２，１，２と略同一となっている。
また、ダイパッド２０の土手部２１の下側のめっき層２ａは、ダイパッドめっき層２ｂと一体に形成されている。
半導体素子３０はダイパッド２０の土手部２１により囲まれた凹部２２内に収納され、半導体素子３０の電極３０ａと導電部１０の上側の導電部めっき層２とがワイヤー３に電気的に接続され、半導体素子３０の電極３０ａとダイパッド２０の土手部２１の上側のめっき層２ａとがワイヤー（追加ワイヤー）４により電気的に接続されてグランドボンディングされている。
また、封止樹脂４０により、半導体素子３０、導電部１０、ワイヤー３，４が封止されている。ダイパッド２０のダイパッドめっき層２ｂと、土手部２１の下側のめっき層２ａと、導電部１０の下側の導電部めっき層２は、封止樹脂４０からその裏面が外方へ露出するとともに、好ましくはダイパッド２０のダイパッドめっき層２ｂと、土手部２１の下側のめっき層２ａと、導電部１０の下側の導電部めっき層２はその厚さ分だけ封止樹脂４０から突出している。
なお、導電部１０の上下両側の導電部めっき層２，２、土手部２１の上下両側のめっき層２ａ，２ａおよびダイパッドめっき層２ｂは、いずれも貴金属めっき層を含む多層構成を有している。
このリードレス構造の半導体装置Ｐは、半導体素子３０の下にダイパッドめっき層２ｂのみが存在するだけなので、薄型化が可能で信頼性の高い半導体装置を提供することができる。そして、図示のように、導電部１０及びダイパッド２０の土手部２１は、中央の金属箔１，１ａが導電部めっき層２とめっき層２ａに対してくびれているとともに、導電部めっき層２およびめっき層２ａが張り出した状態になっている。この張り出した部分２，２ａが封止樹脂４０の中でアンカー効果を発揮するので、導電部１０及びダイパッド２０と封止樹脂４０との接合強度が高いものとなっている。また、導電部１０の導電部めっき層２、ダイパッド２０の土手部２１のめっき層２ａ、およびダイパッドめっき層２ｂが裏面側から突き出た状態、すなわちスタンドオフが確保された状態になっているので、半導体装置Ｐの実装時に、実装基板上の凹凸や異物により導電部（端子）が浮くのを防ぐことができ、実装の信頼性を向上できる。さらに、半田クリームが押し潰されて短絡するのを防ぐ効果もある。
図３（ａ）−（ｄ）は図１に示した半導体装置の製造方法を示す工程図であり、同図により以下に製造の手順を説明する。
まず、図３（ａ）に示すように、基材層５１と基材層５１上に設けられた接着剤層５２とを有する接着シート５０を準備し、その接着シート５０における接着剤層５２上に複数の導電部１０と、凹部２２が形成された土手部２１を有するダイパッド２０を形成して基板Ｂを作製する。図示のように、導電部１０及びダイパッド２０の土手部２１は上下にそれぞれ張り出した部分２，２ａを有しているが、このような導電部１０とダイパッド２０を形成する基板作成工程については後述する。
次に、図３（ｂ）に示すように、半導体素子３０をダイパッド２０の凹部２２の中にセットし、ダイパッド２０のダイパッドめっき層２ｂ上に半導体素子３０を銀ペースト、ダイアタッチフィルム等の市販のダイアタッチ材にて固定した後、土手部２１の上面と半導体素子３０の電極３０ａとをワイヤー４でグランドボンディングし、導電部１０の上面と半導体素子３０の電極３０ａとをワイヤー３により電気的に接続する。このようにダイパッドめっき層２ｂ上に半導体素子３０を固着するため、従来の半導体装置と比較して厚み１００〜２００ミクロンの薄型化が可能である。
次いで、図３（ｃ）に示すように、半導体素子３０、ワイヤー３，４、導電部１０及びダイパッド２０を封止樹脂４０で封止して接着シート５０上に半導体装置を形成する。封止樹脂４０による封止は、通常のトランスファーモールド法により金型を用いて行う。このモールド時にダイパッド２０の凹部２２における封止樹脂４０の回りをよくするため、土手部２１に図２に示すような通路２１ａを設けておくとよい。具体的には、図４（ａ）のようにトランスファー樹脂の流れ方向Ｘに対して直角方向の土手部２１に通路２１ａを設けたり、図４（ｂ）のように直角方向の土手部２１そのものを除去したり、図４（ｃ）のように流れ方向Ｘと直角方向の両方の土手部２１に複数の通路２１ａを設けることにより、封止樹脂４０の廻りを良くすることができる。これらの図４（ａ）〜（ｃ）において右側と下側の図はそれぞれの方向から見た側面図を示している。なお、モールド後には、必要に応じて封止樹脂４０の後硬化加熱を行うようにする。後硬化加熱は、後述する接着シート５０の分離前であっても後であっても構わない。続いて、図３（ｄ）に示すように、封止樹脂４０から接着シート５０を分離して図１に示した半導体装置Ｐを得る。
上記の基板作成工程、すなわち接着シート５０における接着剤層５２上に複数の導電部１０とダイパッド２０を形成する手順を図５（ａ）−（ｅ）に示す。この工程を説明すると次のようである。
導電部及びダイパッドの素材として銅又は銅合金からなる金属箔６０を準備する。この金属箔６０としては強度の観点から厚さが０．０１〜０．１ｍｍのものを使用する。そしてまず、金属箔の両面にドライフィルムレジストを貼り、図５（ａ）に示すように、フォトリソグラフィー法により導電部及びダイパッドの形状とは逆のパターンで金属箔６０の両面のドライフィルムレジスト６１をそれぞれパターニングする。
次いで、図５（ｂ）に示すように、ドライフィルムレジスト６１をマスクとして、部分めっき層６２を導電部１０に対応する金属箔６０の上下両側に設け、また部分めっき層６２をダイパッドの形状に対応する金属箔６０の上下両側に設け、図５（ｃ）に示すように、ドライフィルムレジスト６１を除去する。この部分めっき層６２は、図６に拡大して示すように、銅の拡散バリア層６３としてのニッケルめっきと、この拡散バリア層６３上に設けられた貴金属めっき層６４とを有する多層構成からなっている。ここで、貴金属めっき層６４に用いる貴金属としては少なくともＡｕ、Ａｇ、Ｐｔ、Ｐｄのいずれかとする。なお、貴金属めっき層６４は１層でもよいし２層以上で構成してもよい。
部分めっき層６２の具体的な例としては、拡散バリア層６３としてのめっき厚５ミクロンのニッケルめっきの上に、貴金属めっき層６４としてめっき厚０．１ミクロンのパラジウムめっき、めっき厚０．０５ミクロンの金めっき層を重ねて形成する態様が挙げられる。もちろんこれに限定されるものではなく、製造する半導体装置の要求に応じて種々の組合せと厚さで形成することが可能であるが、部分めっき層６２の総厚としては、０．１〜５０μｍ程度が適している。
続いて、図５（ｄ）に示すように、導電部１０及びダイパッド２０に対応して部分めっき層６２が表裏に部分的に形成された金属箔６０を接着シート５０の接着剤層５２側に加圧しながら、部分めっき層６２が接着剤層５２に埋まった状態で貼り付ける。そして、この貼り付けた状態で、図５（ｅ）に示すように、部分めっき層６２をレジストとして金属箔６０をエッチングし、金属箔１と、この金属箔１の上下両側に設けられた導電部めっき層２，２とからなる導電部１０を形成し、金属箔１ａと、この金属箔１ａの上下両側に設けられためっき層２ａ，２ａとからなる土手部２１と、ダイパッドめっき層２ｂとを有するダイパッド２０を形成する。この場合、金属箔６０の側面もエッチングすることにより、図示の如く金属箔６０の上下に部分めっき層６２からなる張出部分を設けた形状とする。このように、金属箔６０のエッチング工程を終えた後、プレス加工等の切断手段により接着シート５０の外形加工を行い、半導体装置製造用基板Ｂを得る。
図７は本発明に係る半導体装置の別の例を縦断面で示した概略構成図である。この図７に示す半導体装置Ｐは、図１の半導体装置Ｐと比べると、ダイパッド２０の土手部２１を省いた構造になっており、グランドボンディング４もしくは電源ボンディング３はダイパッド２０から独立した導電部１０に接続されている。このような構造であっても、図１の半導体装置Ｐと同様に薄型化が可能で信頼性の高い半導体装置を提供できる。
なお、本発明の半導体装置の製造方法は、半導体装置を複数個まとめて製造するのが実用的である。図８にその例を示す。この図８は半導体装置製造用基板Ｂの平面図を模式的に示した説明図であり、接着シート５０の上面には１つのダイパッド２０とその周囲に形成された導電部１０を１つのブロック７０として表し、そのブロック７０が枡目状に多数形成されている。図８において、例えば、接着シート５０の幅（Ｗ）が６５ｍｍ幅であり、所定の工程を経て接着シート５０の上に複数個のブロック７０が形成され、連続的にロールに巻かれた基材が作製される。このようにして得られた幅６５ｍｍの半導体装置製造用基板Ｂを、次の半導体素子搭載工程、樹脂封止工程に必要なブロック数になるように適宜切断して使用される。このように複数個の半導体素子を一括して樹脂封止する場合には、樹脂封止後に接着シートを分離してから、ダイサーカット又はパンチングで所定の寸法に切断して個片化することで半導体装置を得ることになる。
本発明の半導体装置の製造方法に用いる接着シート５０は、樹脂封止工程が完了するまで半導体素子３０や導電部２０を確実に固着し、かつ半導体装置Ｐから分離する際には容易に剥離できるものが好ましい。このような接着シート５０は、前述のように基材層５１と接着剤層５２を有する。基材層５１の厚みは、特に制限されないが、通常、１２〜２００μｍ程度、好ましくは５０〜１５０μｍである。また、接着剤層５２の厚みは、特に制限されないが、通常、１〜５０μｍ程度、好ましくは５〜２０μｍである。
また、接着シート５０としては、基材層５１の２００℃における弾性率が１．０ＧＰａ以上であり、かつ接着剤層５２の２００℃における弾性率が０．１ＭＰａ以上であるものを用いるのが好ましい。なお、弾性率の測定は詳しくは実施例に記載の方法による。
ワイヤーボンディング等が施される半導体素子搭載工程においては、温度は略１５０〜２００℃程度の高温条件におかれる。そのため、接着シート５０の基材層５１及び接着剤層５２にはこれに耐えうる耐熱性が求められる。かかる観点から、基材層５１としては、２００℃における弾性率が１．０ＧＰａ以上、好ましくは１０Ｇｐａ以上のものが好適に用いられる。基材層５１の弾性率は、通常、１．０ＧＰａ〜１０００ＧＰａ程度であるのが好ましい。また、接着剤層５２としては、弾性率が０．１ＭＰａ以上、好ましくは０．５ＭＰａ以上、さらに好ましくは１ＭＰａ以上のものが好適に用いられる。接着剤層５２の弾性率は、通常、０．１〜１００ＭＰａ程度であるのが好ましい。かかる弾性率の接着剤層５２は、半導体素子搭載工程等において軟化・流動を起こしにくく、より安定した結線が可能である。
また、接着剤層５２として弾性率の高いものを用いることにより、図５（ｄ）に示す工程で加圧して貼ることで導電部めっき層６２の部分が接着剤層５２中に埋没し、図３（ｄ）に示す最終段階では導電部１０とダイパッド２０の下側にある、導電部めっき層２、めっき層２ａおよびダイパッドめっき層２ｂが、封止樹脂４０の表面から突き出たスタンドオフと呼ばれる状態とすることができ、半導体装置実装時の信頼性を向上させる効果がある。
接着シート５０の基材層５１は有機物でも無機物でもよいが、搬送時の取扱い性、モールド時のソリ等を考慮すると金属箔を用いるのが好ましい。このような金属箔としては、ＳＵＳ箔、Ｎｉ箔、Ａｌ箔、銅箔、銅合金箔等が挙げられるが、安価に入手可能なこと及び種類の豊富さからして銅、銅合金より選択するのが好ましい。また、このような基材層５１となる金属箔は、接着剤層５２との投錨性を確保するため、片面を粗化処理を施したものが好ましい。粗化処理の手法としては、従来公知のサンドブラスト等の物理的な粗化手法、或いはエッチング、めっき等の化学的な粗化手法のいずれでも可能である。
接着シート５０の接着剤層５２を形成する接着剤としては、特に限定されないが、エポキシ樹脂、エポキシ硬化剤、弾性体を含有する熱硬化性接着剤を用いるのが好ましい。熱硬化性接着剤の場合、通常、基材の貼り合わせは、未硬化のいわゆるＢステージ状態、すなわち１５０℃以下の比較的低温にて貼り合わせを行うことができ、かつ貼り合わせ後に硬化させることにより弾性率を向上し耐熱性を向上させることができる。
エポキシ樹脂としては、グリシジルアミン型エポキシ樹脂、ビスフェールＦ型エポキシ樹脂、ビスフェールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族エポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等が挙げられ、これらを単独もしくは２種以上混合して用いることができる。エポキシ硬化剤としては、各種イミダゾール系化合物及びその誘導体、アミン系化合物、ジシアンジアミド、ヒドラジン化合物、フェノール樹脂等が挙げられ、これらを単独もしくは２種以上混合して用いることができる。また、弾性体としては、アクリル樹脂、アクリロニトリルブタジエン共重合体、フェノキシ樹脂、ポリアミド樹脂等が挙げられ、これらを単独もしくは２種以上混合して用いることができる。
また、接着剤層５２の試験用金属箔に対する接着力は、０．１〜１５Ｎ／２０ｍｍであることが好ましい。さらには０．３〜１５Ｎ／２０ｍｍであるのが好ましい。ここで、接着力は導電部の大きさによって前記範囲内で適宜選択することができる。すなわち、導電部のサイズが大きい場合は接着力は比較的小さく、導電部のサイズが小さい場合は接着力は大きく設定することが好ましい。この接着力を有する接着シートは、適度の接着力を有し、基板作成工程〜半導体素子搭載工程においては接着剤層に固着した導電部のズレが起こりにくい。またシート分離工程においては、半導体装置からの接着シートの分離性が良好であり、半導体装置へのダメージを少なくすることができる。なお、接着力の測定は詳しくは実施例に記載に方法による。
接着シート５０には、必要に応じて静電防止機能を付与することができる。接着シート５０に静電防止機能を付与するには、基材層５１、接着剤層５２に帯電防止剤、導電性フィラーを混合する方法がある。また、基材層５１と接着剤層５２との界面や、基材層５１の裏面に帯電防止剤を塗布する方法がある。この静電防止機能を付与することにより、接着シートを半導体装置から分離する際に発生する静電気を抑制することができる。
帯電防止剤としては、静電防止機能を有するものであれば特に制限はない。具体例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸−スチレン系アニオン等の界面活性剤等が使用できる。帯電防止層用の材料としては、具体的には、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ（コニシ社製）等が挙げられる。また、導電性フィラーとしては、慣用のものを使用でき、例えば、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｂ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕ等の金属、これらの合金又は酸化物、カーボンブラックなどのカーボンなどが例示できる。これらは単独で又は２種以上を組み合わせて使用できる。導電性フィラーは、粉体状、繊維状の何れであってもよい。その他、接着シート中には老化防止剤、顔料、可塑剤、充填剤、粘着付与剤等の従来公知の各種添加物を添加することができる。
〔接着シートの作製〕
ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン社製「エビコート１００２」）１００重量部、アクリロニトリルブタジエン共重合体（日本ゼオン社製「ニッポール１０７２Ｊ」）３５重量部、フェノール樹脂（荒川化学社製「Ｐ−１８０」）４重量部、イミダゾール（四国ファイン社製「Ｃ１１Ｚ」）２重量部を、メチルエチルケトン３５０重量部に溶解し、接着剤溶液を得た。これを厚さ１００μｍの片面粗化銅合金箔５１（ジャパンエナジー社製「ＢＨＹ−１３Ｂ−７０２５」）に塗布した後、１５０℃で３分間乾燥させることにより、厚さ１５μｍの接着剤層５２を形成した接着シート５０を得た。この接着シート５０における接着剤層５２の硬化前の１００℃での弾性率は２．５×１０−３Ｐａであり、硬化後の２００℃での弾性率は４．３ＭＰａであり、銅箔に対する接着力は１２Ｎ／２０ｍｍであった。なお、基材層５１として用いた銅箔の２００℃での弾性率は１３０ＧＰａであった。
〔半導体装置製造用基板の作製〕
まず、厚さ４０μｍの銅箔（「Ｏｌｉｎ７０２５」）６０の両面にドライフィルムレジスト６１（東京応化製「オーディルＡＲ３３０」）をラミネートした。そして、そのドライフィルムレジストをフォトリソグラフィー法により導電部及びダイパッドとは逆のパターンでパターニングした。次いで、パターニングされたドライフィルムレジストをマスクとして、銅箔の両面にニッケルめっきとＡｕめっきを順次施して部分めっき層６２を形成した後、ドライフィルムレジストを除去した。続いて、ニッケルめっき層とＡｕめっき層の積層物が部分的に配された銅箔６０を接着シート５０に接着剤層５２を介して加圧しながら貼り付けた。そして、めっき部と接着剤層の隙間がなくなるように十分に加熱加圧した。次いで、この貼り付け状態で、Ａｕめっき層をレジストとして銅箔６０をエッチングし導電部１０及びダイパッド２０を形成した。このエッチング加工に際して、銅箔６０の側面をもエッチングすることにより、銅箔の上下にＡｕとニッケルからなる張出部分６２を設けた。最後に、プレス加工により接着シートの外形を加工した。
そして、図８の例（Ｗは６５ｍｍ）で示したようなパターンで接着シート５０上に導電部とダイパッドを形成した。１つのブロック７０に図２で示したパターンで導電部１０とダイパッド２０を形成した。
〔半導体素子の搭載〕
試験用のアルミ蒸着シリコンチップ（６ｍｍ×６ｍｍ）３０を、前記接着シート５０におけるダイパッド２０の凹部２２内に固着した。具体的には、ダイアタッチ剤をディスペンサーにてダイパッド上に塗布した後、その上にシリコンチップ３０を搭載し、ダイアタッチ剤内に気泡が残存しないよう十分に押し付けた後、１５０℃で１時間加熱加圧した。次いで、直径２５μｍの金ワイヤー３０を用いて、シリコンチップ３０の電極３０ａとダイパッド２０の土手部２１との問およびシリコンチップ３０の電極３０ａと導電部１０との間をボンディングした。
前記１単位（４個×４個）の１０単位について、すなわち、アルミ蒸着チップ１６０個に対しワイヤーボンディングを行った。ワイヤーボンディングの成功率は１００％であった。続いて、トランスファー成形により封止樹脂４０（日東電工製「ＨＣ−１００」）をモールドした。樹脂モールド後、室温で接着シートを剥離した。さらに、１７５℃で５時間、乾燥機中で後硬化を行った。その後、ダイサーにて１ブロック単位に切断し半導体装置Ｐを得た。
この半導体装置Ｐに対して軟Ｘ線装置（マイクロフォーカスＸ線テレビ透視装置：島津製作所製「ＳＭＸ−１００」）で内部観察を行ったところ、ワイヤー変形やチップズレ等がなく、しかも導電部１０の張出部分２が封止樹脂の中に埋め込まれた状態になっており、導電部１０と封止樹脂との接合強度が非常に高い半導体装置が得られていたことを確認した。
なお、ワイヤーボンディング条件、トランスファーモールド条件、弾性率測定方法、接着力測定方法、ワイヤーボンド成功率については次のとおりである。
〔ワイヤーボンディング条件〕
装置：株式会社新川製「ＵＴＣ−３００ＢＩ ＳＵＰＥＲ」
超音波周波数：１１５ＫＨｚ
超音波出力時間：１５ミリ秒
超音波出力：１２０ｍＷ
ボンド荷重：１０１８Ｎ
サーチ荷重：１０３７Ｎ
〔トランスファーモールド条件〕
装置：ＴＯＷＡ成形機
成形温度：１７５℃
時間：９０秒
クランプ圧力：２００ＫＮ
トランスファースピード：３ｍｍ／秒
トランスファー圧：５ＫＮ
〔弾性率測定方法〕
基材層、接着剤層のいずれも
評価機器：レオメトリックス社製の粘弾性スペクトルメータ「ＡＲＥＳ」
昇温速度：５℃／ｍｉｎ
周波数：１ＨＺ
測定モード：引張モード
〔接着力測定方法〕
幅２０ｍｍ、長さ５０ｍｍの接着シート５０を、１２０℃×０．５ＭＰａ×０．５ｍ／ｍｉｎの条件で、３５μｍ銅箔（ジャパンエナジー製「Ｃ７０２５」）にラミネートした後、１５０℃の熱風オーブンにて１時間放置後、温度２３℃、湿度６５％ＲＨの雰囲気条件で、引張り速度３００ｍｍ／ｍｉｎ、１８０°方向に３５μｍ銅箔を引張り、その中心値を接着強度とした。
〔ワイヤーボンド成功率〕
ワイヤーボンドのプル強度を、株式会社レスカ製のボンディングテスタ「ＰＴＲ−３０」を用い、測定モード：プルテスト、測定スピード：０．５ｍｍ／ｓｅｃで測定した。プル強度が０．０４Ｎ以上の場合を成功、０．０４Ｎより小さい場合を失敗とした。ワイヤーボンド成功率は、これらの測定結果から成功の割合を算出した値である。
実施例１において、金属箔として１８μｍの銅−ニッケル合金箔（ジャパンエナジー製「Ｃ７０２５」）を用いたこと以外は実施例１と同様にして半導体装置を製造した。ワイヤーボンドの成功率は１００％であった。半導体装置の内部観察を行ったところ、ワイヤー変形やチップズレ等がなく、導電部と封止樹脂との接合強度が非常に高い半導体装置が得られていたことを確認した。
以上、本発明の実施の形態について詳細に説明してきたが、本発明による半導体装置及びその製造方法は、上記実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは当然のことである。

Claims (14)

  1. ダイパッドと、
    電極を有する半導体素子と、
    ダイパッドの周囲に配置された複数の導電部と、
    半導体素子の電極と導電部とを接続するワイヤーと、
    少なくとも半導体素子、導電部、およびワイヤーを封止する封止樹脂とを備え、
    導電部は金属箔と、金属箔の上下両側に設けられた導電部めっき層とを有し、
    ダイパッドは導電部の下側の導電部めっき層と同一平面に設けられたダイパッドめっき層を有し、
    半導体素子はダイパッドのダイパッドめっき層上に搭載され、
    導電部の下側の導電部めっき層とダイパッドのダイパッドめっき層は、その裏面が封止樹脂の外方へ露出していることを特徴とする半導体装置。
  2. ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部の金属箔および上下両側の導電部めっき層と各々同一平面に設けられた金属箔および上下両側のめっき層を有するとともに、土手部の下側のめっき層はダイパッドめっき層に一体に形成され、
    半導体素子は土手部の凹部内に配置され、半導体素子の電極と土手部とが追加ワイヤーにより接続されていることを特徴とする請求項１記載の半導体装置。
  3. 半導体素子の電極は、ワイヤーにより導電部の上側の導電部めっき層と接続され、かつ追加ワイヤーにより土手部の上側のめっき層と接続されていることを特徴とする請求項２記載の半導体装置。
  4. 導電部の上下両側の導電部めっき層は、各々貴金属めっき層を含む多層構成を有していることを特徴とする請求項２記載の半導体装置。
  5. 導電部および土手部の中央の金属箔は、上下両側の導電部めっき層に対してくびれていることを特徴とする請求項２記載の半導体装置。
  6. 導電部の下側の導電部めっき層と、土手部の下側のめっき層と、ダイパッドめっき層は、いずれも封止樹脂から外方へ突出していることを特徴とする請求項２記載の半導体装置。
  7. 土手部に封止樹脂通過用の通路を設けたことを特徴とする請求項２記載の半導体装置。
  8. 半導体装置を製造するための半導体装置製造用基板において、
    基材層と、基材層上の接着剤層とを有する接着シートと、
    接着シートの接着剤層上に設けられたダイパッド、およびダイパッド周囲に配置された複数の導電部とを備え、
    導電部は金属箔と、金属箔の上下両側に設けられた導電部めっき層とを有し、
    ダイパッドは導電部の下側の導電部めっき層と同一平面に設けられた半導体素子搭載用のダイパッドめっき層を有することを特徴とする半導体装置製造用基板。
  9. ダイパッドは内部に凹部を形成する土手部を有し、この土手部は導電部の金属箔および上下両側の導電部めっき層と各々同一平面に設けられた金属箔および上下両側のめっき層を有し、
    土手部の凹部は半導体素子用の凹部であることを特徴とする請求項８記載の半導体装置製造用基板。
  10. 導電部の上下両側の導電部めっき層は、各々貴金属めっき層を含む多層構成を有していることを特徴とする請求項９記載の半導体装置製造用基板。
  11. 導電部および土手部の中央の金属箔は、上下両側の導電部めっき層に対してくびれていることを特徴とする請求項９記載の半導体装置製造用基板。
  12. 土手部に封止樹脂通過用の通路を設けたことを特徴とする請求項９記載の半導体装置製造用基板。
  13. 接着シートの基材層は金属製となっていることを特徴とする請求項８記載の半導体装置製造用基板。
  14. 半導体装置製造用基板の製造方法において、
    金属箔を準備する工程と、
    金属箔の導電部に対応する部分と、金属箔のダイパッドに対応する部分に各々部分めっき層を設ける工程と、
    部分めっき層が設けられた金属箔の下側を、基材層と接着剤層とを有する接着シートの接着剤層側に貼り付ける工程と、
    部分めっき層をレジストとして金属箔をエッチングすることにより、金属箔と、金属箔の上下両側に設けられた導電部めっき層とを有する導電部を形成するとともに、導電部の下側の導電部めっき層と同一平面に設けられた半導体素子搭載用のダイパッドめっき層を有するダイパッドを形成する工程と、
    接着シートを加工して接着シートの外形を定める工程と、を備えたことを特徴とする半導体装置用基板の製造方法。
JP2006519632A 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法 Expired - Fee Related JP4818109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006519632A JP4818109B2 (ja) 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004208322 2004-07-15
JP2004208322 2004-07-15
JP2006519632A JP4818109B2 (ja) 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
PCT/JP2005/012906 WO2006009029A1 (ja) 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006009029A1 JPWO2006009029A1 (ja) 2008-05-01
JP4818109B2 true JP4818109B2 (ja) 2011-11-16

Family

ID=35785144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006519632A Expired - Fee Related JP4818109B2 (ja) 2004-07-15 2005-07-13 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法

Country Status (7)

Country Link
US (2) US8018044B2 (ja)
JP (1) JP4818109B2 (ja)
KR (1) KR100881476B1 (ja)
CN (1) CN100466237C (ja)
DE (1) DE112005001681T5 (ja)
TW (1) TW200618212A (ja)
WO (1) WO2006009029A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005001661T5 (de) * 2004-07-15 2007-05-31 Dai Nippon Printing Co., Ltd. Halbleitervorrichtung, Substrat zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102006037538B4 (de) * 2006-08-10 2016-03-10 Infineon Technologies Ag Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102008063055A1 (de) 2008-12-23 2010-08-05 Uhde Gmbh Verfahren zur Nutzung des aus einem Vergaser stammenden Synthesegases
JP5131206B2 (ja) * 2009-01-13 2013-01-30 セイコーエプソン株式会社 半導体装置
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
MY171813A (en) * 2009-11-13 2019-10-31 Semiconductor Components Ind Llc Electronic device including a packaging substrate having a trench
JP5144634B2 (ja) * 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
TW201351515A (zh) * 2012-06-07 2013-12-16 Subtron Technology Co Ltd 封裝載板及其製作方法
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
US9978667B2 (en) * 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
JP6430843B2 (ja) * 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法
JP2001244385A (ja) * 1999-12-24 2001-09-07 Dainippon Printing Co Ltd 半導体搭載用部材およびその製造方法
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259684A (en) * 1978-10-13 1981-03-31 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland Packages for microwave integrated circuits
JPH09252014A (ja) * 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6261864B1 (en) * 2000-01-28 2001-07-17 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP4159431B2 (ja) 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100558269B1 (ko) * 2002-11-23 2006-03-10 이규한 금속 칩 스케일 반도체패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110945A (ja) * 1999-09-07 2001-04-20 Motorola Inc 半導体素子および半導体素子の製造・パッケージング方法
JP2001244385A (ja) * 1999-12-24 2001-09-07 Dainippon Printing Co Ltd 半導体搭載用部材およびその製造方法
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法

Also Published As

Publication number Publication date
CN1998076A (zh) 2007-07-11
DE112005001681T5 (de) 2007-06-06
CN100466237C (zh) 2009-03-04
KR100881476B1 (ko) 2009-02-05
JPWO2006009029A1 (ja) 2008-05-01
TWI354354B (ja) 2011-12-11
US20110291303A1 (en) 2011-12-01
WO2006009029A1 (ja) 2006-01-26
US20070241445A1 (en) 2007-10-18
US8018044B2 (en) 2011-09-13
KR20070032702A (ko) 2007-03-22
TW200618212A (en) 2006-06-01
US8525351B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
JP4245370B2 (ja) 半導体装置の製造方法
JP4842812B2 (ja) 半導体装置用基板の製造方法
JP4818109B2 (ja) 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
EP1906446A2 (en) Semiconductor device and manufacturing method thereof
JP2010263080A (ja) 半導体装置
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4902627B2 (ja) 半導体装置
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
KR100884662B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
JP2002064161A (ja) 半導体チップ及びその製造方法
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
JP4663172B2 (ja) 半導体装置の製造方法
JP2005158999A (ja) 半導体装置
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JP2005116760A (ja) 半導体装置及びその製造方法
JP2004349730A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0485864A (ja) 半導体素子用リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees