JP4902627B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4902627B2
JP4902627B2 JP2008309498A JP2008309498A JP4902627B2 JP 4902627 B2 JP4902627 B2 JP 4902627B2 JP 2008309498 A JP2008309498 A JP 2008309498A JP 2008309498 A JP2008309498 A JP 2008309498A JP 4902627 B2 JP4902627 B2 JP 4902627B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
sealing resin
adhesive
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008309498A
Other languages
English (en)
Other versions
JP2009049442A (ja
Inventor
知加雄 池永
洋 島崎
正親 増田
和人 細川
卓司 桶結
桂介 吉川
和弘 池村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Nitto Denko Corp
Original Assignee
Dai Nippon Printing Co Ltd
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd, Nitto Denko Corp filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008309498A priority Critical patent/JP4902627B2/ja
Publication of JP2009049442A publication Critical patent/JP2009049442A/ja
Application granted granted Critical
Publication of JP4902627B2 publication Critical patent/JP4902627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

本発明は、表面実装型の半導体装置の技術分野に属し、詳しくは、リードレス構造をした表面実装型の半導体装置に関するものである。
一般に、半導体装置はその構成部材の一つに金属製のリードフレームを用いているが、多ピン化を実現するためには、リードフレームにおけるリードのピッチを微細化することが要求される。ところが、これに伴ってリード自体の幅を小さくすると、リードの強度が下がり、リードの曲がり等による短絡現象が生じてしまう。したがって、リードのピッチを確保するためにパッケージを大型化することが余儀なくされていた。このように、リードフレームを用いた半導体装置はパッケージサイズが大きくかつ厚くなる。そのため、リードフレームの影響のない、いわゆるリードレス構造をした表面実装型の半導体装置が提案されている（例えば、特許文献１、特許文献２参照。）。
特開平９−２５２０１４号公報 特開２００１−２１０７４３号公報
特許文献１に記載された半導体装置を図６に示す。この半導体装置の製造方法は、まず、基材１０１に金属箔を貼り付け、所定部分に金属箔を残すように当該金属箔のエッチングを行った後、半導体素子１０２と同等の大きさを有する金属箔１０３ａ（ダイパッド）の上に接着剤１０４を用いて半導体素子１０２を固着し、さらに、ワイヤー１０５によって半導体素子１０２と金属箔１０３ｂとの電気的接続を行い、金型を用いて封止樹脂１０６でトランスファモールドする（図６（ａ））。最後に、成形された封止樹脂１０６を基材１０１から分離することによって半導体素子をパッケージとして完成している（図６（ｂ））。しかしながら、この製造方法によって得られる半導体装置は、半導体素子１０２に接着剤１０４及び金属箔１０３ａ（ダイパッド）が付随的に存在しているため、小さくて薄い半導体装置を要望する立場からはまだ問題が残る。
また、特許文献１に記載の製造方法では、金属箔のエッチング工程及び封止樹脂のモールド工程において基材と金属箔が充分密着していることが要求され、一方、モールド工程後は基材と封止樹脂、基材と金属箔は容易に分離できることが要求される。このように、基材と金属箔は、密着特性において相反する特性が要求される。すなわち、エッチングに使用する薬品に対しては耐久性が、モールド工程での高温下及び封止樹脂が金型内を流れる時に加わる圧力下においては半導体素子がずれることがないような耐久性が必要であるにもかかわらず、モールド後には基材と封止樹脂、基材と金属箔が容易に分離できることが要求される。ところが、基材として例示されている、テフロン(登録商標)材料、シリコーン材料あるいはテフロン(登録商標)コーティングした金属等ではこのような密着特性を満足することが到底できない。
特許文献２に記載された半導体装置を図７に示す。この半導体装置は次の方法により製造される。まず、基材となる金属板に枡目状の凹溝２０１ａを形成した金属板２０１を得る。次いで、半導体素子２０２を接着剤２０３にて金属板２０１に固着し、その後に設計上必要な場所にワイヤーボンディングしてワイヤー２０４を形成し、封止樹脂２０５でトランスファーモールドする（図７（ａ））。次いで、金属板２０１及び接着剤２０３を研磨し、さらには設計に即した寸法に封止樹脂２０５とともに金属板２０１を切断して半導体装置を得る（図７（ｂ））。しかし、この製造方法においても、得られる半導体装置は、半導体素子２０２の下に接着剤層２０３や金属板２０１が付随的に存在するため、産業界で要望されている、薄型化の半導体装置の要望に対しては難点があった。
このように、従来の製造方法では、薄型化した半導体装置を得るのは困難であった。そのため、薄型化した半導体装置を得るには、半導体素子（チップ）そのものを薄く研磨する必要があり、その製造工程において半導体素子の割れや欠けが発生しやすく、コストアップにつながっていた。また、接着剤等を使うゆえに余分な工程及び余分な材料が必要であり、これもまたコストアップの原因になっていた。
本発明は、このような問題点に鑑みてなされたものであり、その目的とするところは、低コストで薄型化が可能なリードレス構造であり、しかも強度的にも優れた表面実装型の半導体装置を提供することにある。
上記の目的を達成するため、本発明の半導体装置は、半導体素子の上側にある電極と複数の導電部の上側とがそれぞれワイヤーで電気的に接続され、半導体素子の電極が形成されていない下側と導電部のワイヤーに接続していない下側とが裏面に露出した状態で半導体素子とワイヤーと導電部とが封止樹脂で封止されてなるリードレス構造の半導体装置であって、導電部は上下に貴金属めっき層からなる張出部分を有した形状になっていることを特徴とする。
本発明の半導体装置は、半導体素子の上側にある電極と複数の導電部の上側とがそれぞれワイヤーで電気的に接続され、半導体素子の電極が形成されていない下側と導電部のワイヤーに接続していない下側とが裏面に露出した状態で半導体素子とワイヤーと導電部とが封止樹脂で封止されてなるリードレス構造の半導体装置であって、導電部は上下に貴金属めっき層からなる張出部分を有した形状になっていることを特徴としているので、導電部の張出部分が封止樹脂の中でしっかりとしたアンカー効果を発揮することから、外部との接続部位である導電部と封止樹脂との接合強度が高い強度的に優れたものとなる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
図１は本発明に係る半導体装置の一例を示す概略構成図であり、半導体素子１０は、複数の導電部２０と電気的に接続するために、上側にある電極１１が導電部２０の上側とそれぞれワイヤー３０で接続されており、半導体素子１０とワイヤー３０と導電部２０とが外部環境から保護するために封止樹脂４０で封止されている。そして、半導体素子１０の電極１１が形成されていない下側と導電部２０のワイヤー３０に接続していない下側とが封止樹脂４０と同一面上に位置した状態で封止樹脂４０の裏面に露出しており、さらに導電部２０が上下に張出部分２０ａを有した形状をしている。このように、図示の半導体装置は、半導体素子１０の下面と導電部２０の下面とが封止樹脂４０の表面に露出する構造で、ダイパッドや半導体素子固着用の接着剤層を有しないリードレス構造になっており、しかも導電部２０の張出部分２０ａが封止樹脂４０の中でアンカー効果を発揮するので、導電部２０と封止樹脂４０との接合強度が高くなっている。
従来の半導体装置では、ダイパッドの厚みが略１００〜２００μｍ、半導体素子固着用の接着剤層の厚みは略１０〜５０μｍである。そのため、半導体素子の厚さ及び半導体素子上を覆う封止樹脂の厚みが同じ場合には、上記の半導体装置によれば、ダイパッド及び接着剤層が不要であるので、厚み１１０〜２５０μｍの薄型化が可能となる。
図２は図１に示した半導体装置の製造方法を示す工程図であり、同図により以下に製造の手順を説明する。
まず、図２（ａ）に示すように、基材層５１及び接着剤層５２を有する接着シート５０を準備し、その接着シート５０における接着剤層５２上に部分的に複数の導電部２０を形成して基板を作製する。図示のように、導電部２０は上下にそれぞれ張出部分２０ａを有しているが、この導電部２０を形成する基板作成工程については後述する。
導電部２０を形成した時点での接着シート５０、すなわち基板の平面図を模式的に示したのが図３である。半導体素子１０の電極数に対応した導電部２０が接着シート５０上に複数個形成されているが、複数個の導電部２０は全て電気的に独立している。
次に、図２（ｂ）に示すように、電極１１が形成されている半導体素子１０を電極が形成されていない側が基板側となるように基板上の所定位置に接着剤層５２を介して固着し、複数の導電部２０と半導体素子１０の電極１１とをワイヤー３０により電気的に接続する。なお、チップサイズが小さくて接着シートによる固着力が不十分な場合は、銀ペースト、ダイアタッチフィルム等の市販のダイアタッチ材にて半導体素子を接着シート上にしっかりと固着するようにしても構わない。この場合でもダイパッドは不要であるため、従来の半導体装置と比較して厚み１００〜２００μｍの薄型化が可能である。
次いで、図２（ｃ）に示すように、半導体素子１０とワイヤー３０と導電部２０とを封止樹脂４０で封止して接着シート５０上に半導体装置を形成する。封止樹脂４０による封止は、通常のトランスファーモールド法により金型を用いて行う。なお、モールド後には、必要に応じて封止樹脂４０の後硬化加熱を行うようにする。後硬化加熱は、後述する接着シート５０の分離前であっても後であっても構わない。続いて、図２（ｄ）に示すように、半導体装置から接着シート５０を分離して図１に示した半導体装置を得る。
上記の基板作成工程、すなわち接着シート５０における接着剤層５２上に部分的に導電部２０を形成する手順を図４に示す。この工程を説明すると次のようである。
導電部の素材として銅又は銅合金からなる金属箔を準備する。この金属箔としては強度の観点から厚さが０．０１〜０．１ｍｍのものを使用する。そしてまず、金属箔の両面にライフィルムレジストを貼り、図４（ａ）に示すように、フォトリソグラフィー法により導電部の形状とは逆のパターンで金属箔６０の両面のドライフィルムレジスト６１をそれぞれパターニングする。
次いで、図４（ｂ）に示すように、ドライフィルムレジスト６１をマスクとして、銅の拡散バリア層６２としてのニッケルめっきと貴金属めっき層６３を導電部の形状に部分めっきした後、図４（ｃ）に示すように、ドライフィルムレジスト６１を除去する。ここで、貴金属めっき層６３に用いる貴金属としては少なくともＡｕ、Ａｇ、Ｐｔのいずれかとする。
続いて、図４（ｄ）に示すように、拡散バリア層６２と貴金属めっき層６３が形成された金属箔６０を接着シート５０の接着剤層５２側に貼り付け、この貼り付けた状態で、図４（ｅ）に示すように、貴金属めっき層６３をレジストとして金属箔６０をエッチングし導電部２０を独立させ、さらにプレス加工により接着シート５０の外形加工を行う。そして、貴金属めっき層６３をレジストとして金属箔６０をエッチングし導電部２０を独立させる工程で、金属箔６０の側面をもエッチングすることにより、金属箔６０の上下に貴金属とニッケルからなる張出部分２０ａを設けた形状とする。
なお、本発明の半導体装置の製造方法は、半導体装置を複数個まとめて製造するのが実用的である。図５にその例を示す。図５（ａ）は、接着シート５０の平面図を模式的に示した説明図であり、接着シート５０の上面には１つの半導体素子を固着する領域とその周囲に形成された導電部を１つのブロック７０として表し、そのブロック７０が枡目状に多数形成されている。一方、図５（ｂ）は１つのブロック７０の拡大図であり、半導体素子固着領域７１の周囲に導電部２０が必要な数だけ形成されている。
図５（ａ）において、例えば、接着シート５０の幅（Ｗ）が５００ｍｍ幅であり、所定の工程を経て接着シート５０の上に複数個のブロック７０が形成され、連続的にロールに巻かれた基材が作製される。このようにして得られた幅５００ｍｍの接着シート５０を、次の半導体素子搭載工程、樹脂封止工程に必要なブロック数になるように適宜切断して使用する。このように複数個の半導体素子を一括して樹脂封止する場合には、樹脂封止後に接着シートを分離してから、ダイサーカット又はパンチングで所定の寸法に切断して個片化することで半導体装置を得ることになる。
本発明の半導体装置の製造方法に用いる接着シートは、樹脂封止工程が完了するまで半導体素子１０や導電部２０を確実に固着し、かつ半導体装置から分離する際には容易に剥離できるものが好ましい。このような接着シート５０は、前述のように基材層５１と接着剤層５２を有する。基材層５１の厚みは、特に制限されないが、通常、１２〜２００μｍ程度、好ましくは５０〜１５０μｍである。また、接着剤層５２の厚みは、特に制限されないが、通常、１〜５０μｍ程度、好ましくは５〜２０μｍである。
また、接着シート５０としては、その基材層５１の２００℃における弾性率が１．０ＧＰａ以上であり、かつ接着剤層５２の２００℃における弾性率が０．１ＭＰａ以上であるものを用いるのが好ましい。
ワイヤーボンディング等が施される半導体素子搭載工程においては、温度は略１５０〜２００℃程度の高温条件におかれる。そのため、接着シート５０の基材層５１及び接着剤層５２にはこれに耐えうる耐熱性が求められる。かかる観点から、基材層５１としては、２００℃における弾性率が１．０ＧＰａ以上、好ましくは１０Ｇｐａ以上のものが好適に用いられる。基材層５１の弾性率は、通常、１．０ＧＰａ〜１０００ＧＰａ程度であるのが好ましい。また、接着剤層５２としては、弾性率が０．１ＭＰａ以上、好ましくは０．５ＭＰａ以上、さらに好ましくは１ＭＰａ以上のものが好適に用いられる。接着剤層５２の弾性率は、通常、０．１〜１００ＭＰａ程度であるのが好ましい。かかる弾性率の接着剤層５２は、半導体素子搭載工程等において軟化・流動を起こしにくく、より安定した結線が可能である。なお、弾性率の測定は詳しくは実施例に記載の方法による。
接着シート５０の基材層５１は有機物でも無機物でもよいが、搬送時の取扱い性、モールド時のソリ等を考慮すると金属箔を用いるのが好ましい。このような金属箔としては、ＳＵＳ箔、Ｎｉ箔、Ａｌ箔、銅箔、銅合金箔等が挙げられるが、安価に入手可能なこと及び種類の豊富さからして銅、銅合金より選択するのが好ましい。また、このような基材層５１となる金属箔は、接着剤層５２との投錨性を確保するため、片面を粗化処理を施したものが好ましい。粗化処理の手法としては、従来公知のサンドブラスト等の物理的な粗化手法、或いはエッチング等の化学的な粗化手法のいずれでも可能である。
接着シート５０の接着剤層５２を形成する接着剤としては、エポキシ樹脂、エポキシ硬化剤、弾性体を必須成分として含有する熱硬化性接着剤を用いるのが好ましい。熱硬化性接着剤の場合、通常、基材の貼り合わせは、未硬化のいわゆるＢステージ状態、すなわち１５０℃以下の比較的低温にて貼り合わせを行うことができ、かつ貼り合わせ後に硬化させることにより弾性率を向上し耐熱性を向上させることができる。
ここで、エポキシ樹脂としては、グリシジルアミン型エポキシ樹脂、ビスフェールＦ型エポキシ樹脂、ビスフェールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族エポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等が挙げられ、これらを単独もしくは２種以上混合して用いることができる。エポキシ硬化剤としては、各種イミダゾール系化合物及びその誘導体、アミン系化合物、ジシアンジアミド、ヒドラジン化合物、フェノール樹脂等が挙げられ、これらを単独もしくは２種以上混合して用いることができる。また、弾性体としては、アクリル樹脂、アクリロニトリルブタジエン共重合体、フェノキシ樹脂、ポリアミド樹脂等が挙げられ、これらを単独もしくは２種以上混合して用いることができる。
また、接着剤層５２の金属箔に対する接着力は、０．１〜１５Ｎ／２０ｍｍであることが好ましい。さらには０．３〜１５Ｎ／２０ｍｍであるのが好ましい。ここで、接着力は導電部の大きさによって前記範囲内で適宜選択することができる。すなわち、導電部のサイズが大きい場合は接着力は比較的小さく、導電部のサイズが小さい場合は接着力は大きく設定することが好ましい。この接着力を有する接着シートは、適度の接着力を有し、基板作成工程〜半導体素子搭載工程においては接着剤層に固着した導電部のズレが起こりにくい。またシート分離工程においては、半導体装置からの接着シートの分離性が良好であり、半導体装置へのダメージを少なくすることができる。なお、接着力の測定は詳しくは実施例に記載に方法による。
また、接着シート５０には、必要に応じて静電防止機能を付与することができる。接着シート５０に静電防止機能を付与するには、基材層５１、接着剤層５２に帯電防止剤、導電性フィラーを混合する方法がある。また、基材層５１と接着剤層５２との界面や、基材層５１の裏面に帯電防止剤を塗布する方法がある。この静電防止機能を付与することにより、接着シートを半導体装置から分離する際に発生する静電気を抑制することができる。
帯電防止剤としては、静電防止機能を有するものであれば特に制限はない。具体例としては、例えば、アクリル系両性、アクリル系カチオン、無水マレイン酸−スチレン系アニオン等の界面活性剤等が使用できる。帯電防止層用の材料としては、具体的には、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ（コニシ社製）等が挙げられる。また、導電性フィラーとしては、慣用のものを使用でき、例えば、Ｎｉ、Ｆｅ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｂ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔ、Ａｕ等の金属、これらの合金又は酸化物、カーボンブラックなどのカーボンなどが例示できる。これらは単独で又は２種以上を組み合わせて使用できる。導電性フィラーは、粉体状、繊維状の何れであってもよい。その他、接着シート中には老化防止剤、顔料、可塑剤、充填剤、粘着付与剤等の従来公知の各種添加物を添加することができる。
以下に、本発明の半導体装置の製造方法を、実施例を挙げてより具体的に説明する。
−実施例１−
〔接着シートの作製〕
ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン社製「エビコート１００２」）１００重量部、アクリロニトリルブタジエン共重合体（日本ゼオン社製「ニッポール１０７２Ｊ」）３５重量部、フェノール樹脂（荒川化学社製「Ｐ−１８０」）４重量部、イミダゾール（四国ファイン社製「Ｃ１１Ｚ」）２重量部を、メチルエチルケトン３５０重量部に溶解し、接着剤溶液を得た。これを厚さ１００μｍの片面粗化銅合金箔（ジャパンエナジー社製「ＢＨＹ−１３Ｂ−７０２５」）に塗布した後、１５０℃で３分間乾燥させることにより、厚さ１５μｍの接着剤層を形成した接着シートを得た。この接着シートにおける接着剤層の硬化前の１００℃での弾性率は２．５×１０-3Ｐａであり、硬化後の２００℃での弾性率は４．３ＭＰａであり、銅箔に対する接着力は１２Ｎ／２０ｍｍであった。なお、基材層として用いた銅箔の２００℃での弾性率は１３０ＧＰａであった。
〔基板の作製〕
まず、厚さ４０μｍの銅箔（「Ｏｌｉｎ７０２５」）の両面にドライフィルムレジスト（東京応化製「オーディルＡＲ３３０」）をラミネートした。そして、そのドライフィルムレジストをフォトリソグラフィー法により導電部とは逆のパターンでパターニングした。次いで、パターニングされたドライフィルムレジストをマスクとして、銅箔の両面にニッケルめっきとＡｕめっきを順次施した後、ドライフィルムレジストを除去した。続いて、ニッケルめっき層とＡｕめっき層の積層物が部分的に配された銅箔を接着シートに接着剤層を介して貼り付けた。そして、この貼り付け状態で、Ａｕめっき層をレジストとして銅箔をエッチングし導電部を独立させた。このエッチング加工に際して、銅箔の側面をもエッチングすることにより、銅箔の上下にＡｕとニッケルからなる張出部分を設けた。最後に、プレス加工により接着シートの外形を加工した。
そして、図５の例（Ｗは５００ｍｍ）で示したようなパターンで接着シート５０上に導電部２０を形成した。１つのブロック７０における四角形の各辺に１６個の導電部２０を形成し、合計で６４個の導電部２０を形成した。
〔半導体素子の搭載〕
試験用のアルミ蒸着シリコンチップ（６ｍｍ×６ｍｍ）を、前記接着シートの接着剤層面（図５（ｂ）の７１に相当）へ固着した。具体的には、１７５℃、０．３ＭＰａ、１秒間の条件で貼り付けた後、１５０℃で１時間、乾燥させて固着した。次いで、直径２５μｍの金ワイヤーを用いて、シリコンチップの電極と導電部との間をボンディングした。ワイヤーボンド数は１個のチップ当たり６４点である。
前記１単位（４個×４個）の１０単位について、すなわち、アルミ蒸着チップ１６０個に対しワイヤーボンディングを行った。ワイヤーボンディングの成功率は１００％であった。続いて、トランスファー成形により封止樹脂（日東電工製「ＨＣ−１００」）をモールドした。樹脂モールド後、室温で接着シートを剥離した。さらに、１７５℃で５時間、乾燥機中で後硬化を行った。その後、ダイサーにて１ブロック単位に切断し半導体装置を得た。
この半導体装置に対して軟Ｘ線装置（マイクロフォーカスＸ線テレビ透視装置：島津製作所製「ＳＭＸ−１００」）で内部観察を行ったところ、ワイヤー変形やチップズレ等がなく、しかも導電部の張出部分が封止樹脂の中に埋め込まれた状態になっており、導電部と封止樹脂との接合強度が高い半導体装置が得られていたことを確認した。
なお、ワイヤーボンディング条件、トランスファーモールド条件、弾性率測定方法、接着力測定方法、ワイヤーボンド成功率については次のとおりである。
〔ワイヤーボンディング条件〕
装置：株式会社新川製「ＵＴＣ−３００ＢＩ ＳＵＰＥＲ」
超音波周波数：１１５ＫＨｚ
超音波出力時間：１５ミリ秒
超音波出力：１２０ｍＷ
ボンド荷重：１０１８Ｎ
サーチ荷重：１０３７Ｎ
〔トランスファーモールド条件〕
装置：ＴＯＷＡ成形機
成形温度：１７５℃
時間：９０秒
クランプ圧力：２００ＫＮ
トランスファースピード：３ｍｍ／秒
トランスファー圧：５ＫＮ
〔弾性率測定方法〕
基材層、接着剤層のいずれも
評価機器：レオメトリックス社製の粘弾性スペクトルメータ「ＡＲＥＳ」
昇温速度：５℃／ｍｉｎ
周波数：１ＨＺ
測定モード：引張モード
〔接着力測定方法〕
幅２０ｍｍ、長さ５０ｍｍの接着シートを、１２０℃×０．５ＭＰａ×０．５ｍ／ｍｉｎの条件で、３５μｍ銅箔（ジャパンエナジー製「Ｃ７０２５」）にラミネートした後、１５０℃の熱風オーブンにて１時間放置後、温度２３℃、湿度６５％ＲＨの雰囲気条件で、引張り速度３００ｍｍ／ｍｉｎ、１８０°方向に３５μｍ銅箔を引張り、その中心値を接着強度とした。
〔ワイヤーボンド成功率〕
ワイヤーボンドのプル強度を、株式会社レスカ製のボンディングテスタ「ＰＴＲ−３０」を用い、測定モード：プルテスト、測定スピード：０．５ｍｍ／ｓｅｃで測定した。プル強度が０．０４Ｎ以上の場合を成功、０．０４Ｎより小さい場合を失敗とした。ワイヤーボンド成功率は、これらの測定結果から成功の割合を算出した値である。
−実施例２−
実施例１において、金属箔として１８μｍの銅−ニッケル合金箔（ジャパンエナジー製「Ｃ７０２５」）を用いたこと以外は実施例１と同様にして半導体装置を製造した。ワイヤーボンドの成功率は１００％であった。半導体装置の内部観察を行ったところ、ワイヤー変形やチップズレ等がなく、導電部と封止樹脂との接合強度の高い半導体装置が得られていたことを確認した。
以上、本発明の実施の形態について詳細に説明してきたが、本発明の半導体装置は、上記実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは当然のことである。
本発明に係る半導体装置の一例を示す概略構成図である。 図１に示した半導体装置の製造方法を示す工程図である。 図２の工程にて導電部を形成した時点での接着シート（基板）の平面図を模式的に示した説明例である。 基板作成の手順を示す工程図である。 本発明の半導体装置の製造方法における基板作成工程で接着シートに導電部形成した状態の上面図である。 リードレス構造をした従来の半導体装置の一例を示す説明図である。 リードレス構造をした従来の半導体装置の別の例を示す説明図である。
符号の説明
１０ 半導体素子
１１ 電極
２０ 導電部
２０ａ 張出部分
３０ ワイヤー
４０ 封止樹脂
５０ 接着シート
５１ 基材層
５２ 接着剤層
６０ 金属箔
６１ ドライフィルムレジスト
６２ バリア層
６３ 貴金属めっき層
７０ ブロック
７１ 半導体素子固着領域

Claims (2)

  1. 半導体素子の上側にある電極と複数の導電部の上側とがそれぞれワイヤーで電気的に接続され、半導体素子の電極が形成されていない下側と導電部のワイヤーに接続していない下側とが裏面に露出した状態で半導体素子とワイヤーと導電部とが封止樹脂で封止されてなるリードレス構造の半導体装置であって、導電部は上下に貴金属めっき層からなる張出部分を有した形状になっていることを特徴とする半導体装置。
  2. 導電部は金属箔で形成され、その側面は貴金属めっき層をマスクとしてエッチングされていることを特徴とする請求項１に記載の半導体装置。
JP2008309498A 2008-12-04 2008-12-04 半導体装置 Expired - Fee Related JP4902627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008309498A JP4902627B2 (ja) 2008-12-04 2008-12-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008309498A JP4902627B2 (ja) 2008-12-04 2008-12-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003043680A Division JP4245370B2 (ja) 2003-02-21 2003-02-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009049442A JP2009049442A (ja) 2009-03-05
JP4902627B2 true JP4902627B2 (ja) 2012-03-21

Family

ID=40501301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008309498A Expired - Fee Related JP4902627B2 (ja) 2008-12-04 2008-12-04 半導体装置

Country Status (1)

Country Link
JP (1) JP4902627B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018318A (ja) * 2009-06-09 2011-01-27 Ricoh Co Ltd 可逆性感熱記録媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH1012773A (ja) * 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JP3992877B2 (ja) * 1999-05-18 2007-10-17 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JP3691335B2 (ja) * 2000-03-28 2005-09-07 三洋電機株式会社 回路装置の製造方法
JP3510839B2 (ja) * 2000-03-28 2004-03-29 三洋電機株式会社 半導体装置およびその製造方法
JP2001217372A (ja) * 2000-06-28 2001-08-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009049442A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4245370B2 (ja) 半導体装置の製造方法
JP4842812B2 (ja) 半導体装置用基板の製造方法
JP4818109B2 (ja) 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
JP2004063615A (ja) 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置
JP4397653B2 (ja) 半導体装置製造用接着シート
TW552691B (en) Method for making an electric circuit device
JP4421204B2 (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置並びに製造方法
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP4902627B2 (ja) 半導体装置
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
JP2008147266A (ja) 半導体装置及びその製造方法
KR100884662B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
JP4494912B2 (ja) 半導体装置、ならびに半導体装置の製法
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JP2005158771A (ja) 半導体装置およびその製造方法
JP2005116760A (ja) 半導体装置及びその製造方法
JP2005327946A (ja) 半導体装置
JPH0485864A (ja) 半導体素子用リードフレーム
JP2009147095A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees