JP4494912B2 - 半導体装置、ならびに半導体装置の製法 - Google Patents

半導体装置、ならびに半導体装置の製法 Download PDF

Info

Publication number
JP4494912B2
JP4494912B2 JP2004265813A JP2004265813A JP4494912B2 JP 4494912 B2 JP4494912 B2 JP 4494912B2 JP 2004265813 A JP2004265813 A JP 2004265813A JP 2004265813 A JP2004265813 A JP 2004265813A JP 4494912 B2 JP4494912 B2 JP 4494912B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
adhesive sheet
epoxy resin
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004265813A
Other languages
English (en)
Other versions
JP2006077213A (ja
Inventor
桂介 吉川
和弘 池村
卓司 桶結
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004265813A priority Critical patent/JP4494912B2/ja
Publication of JP2006077213A publication Critical patent/JP2006077213A/ja
Application granted granted Critical
Publication of JP4494912B2 publication Critical patent/JP4494912B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、表面実装型のリードレス構造の半導体装置、特に薄型で低コストな半導体装置である表面実装型のリードレス構造の半導体装置、ならびに半導体装置の製法に関するものである。
半導体集積回路やトランジスタ、ダイオード等の個別部品、特に近年、ＬＳＩのパッケージ実装では、パッケージサイズの小型化、薄型化および高集積化が求められている。上記ＬＳＩの実装技術のうち、ＱＦＮ（Quad Flat Non-leaded Package）に代表されるリード端子がパッケージ内部に取り込まれた形態のパッケージは、小型化と高集積化の面から特に注目されるパッケージ形態の一つである。このようなＱＦＮの製造方法の中でも、近年では、複数のＱＦＮ用チップをリードフレームのパッケージパターン領域のダイパッド上に整然と配列させ、成形金型のキャビティ内で封止樹脂材料を用いて一括封止した後、切断によって個別のＱＦＮ構造物に切り分けることにより、リードフレーム面積当たりの生産性を飛躍的に向上させるという製造方法が特に注目されている。一方、半導体装置をマザーボード等の基板に実装する際の接続信頼性を向上させる手法として、実装面側の導体の一部が、封止樹脂から突出した、いわゆるスタンドオフを有する半導体装置が求められている。
また、近年では、さらなる薄型化を目的として、リードレス構造の半導体装置が開発されている。このようなリードレス構造の半導体装置の製法として、例えば、つぎのような方法が提案されている。まず、基材に金属箔を貼り付け、所定部分に金属箔が残るように上記金属箔のエッチングを行い、図７に示すように、基材２０面にダイパッド部分２３ａおよび導電部２３ｂを形成する。つぎに、上記ダイパッド部分２３ａ上に接着剤層２４を介して半導体素子２１を固着した後、ワイヤー２５を用いて上記半導体素子２１と導電部２３ｂとを電気的に接続する。ついで、成形金型を用いてトランスファー成形を行うことにより、上記半導体素子２１と導電部２３ｂとが導通された空間部分のみを封止樹脂層２６により樹脂封止する。そして、図８に示すように、上記封止樹脂層２６から基材２０を分離することによって半導体素子を封止してなるパッケージを製造する方法が提案されている（特許文献１参照）。上記製法においては、基材２０上にてダイパッド部分２３ａおよび導電部２３ｂを形成するため、導電部の薄型化が可能であり、また封止材料を用いて樹脂封止してなるパッケージを個片化する場合、リードフレームを切断する必要がないため、ダイシング時のブレードの摩耗の少ないという利点を有している。
特開平９−２５２０１４号公報
しかしながら、前述のリードフレームを用いての一括封止による製法では、生産性の向上、パッケージサイズの小型化および高集積化は実現可能であるが、例えば、３列以上の多列配線は困難であり、多ピン化にも限界があった。また、前記スタンドオフ構造に関しても、ＱＦＮの成形時にリードフレーム下面に貼り付けられる耐熱性粘着テープに主に使用されるシリコーン系粘着剤は、耐熱性を高めるために高度に架橋されており、流動性が乏しいものであった。したがって、スタンドオフ構造を有する半導体装置を製造する場合には、その製造過程において導体の一部を粘着剤層に埋没させることが必要であるが、上記理由により埋没させることが困難であり、結果としてスタンドオフ構造を有する半導体装置を製造することが困難となっていた。さらに、上記リードフレームは、半導体製造工程での搬送性、取り扱い性の点から、通常１００〜２００μｍの厚みを必要とされることから、半導体装置の薄型化への制約要因となっていた。
また、上記特許文献１の半導体装置の製造方法においては、ダイパッド部分２３ａおよび導電部２３ｂを形成するための金属箔のエッチング工程および樹脂封止のためのトランスファー成形工程中では、基材２０と上記金属箔部分とが充分に密着されていることが要求され、一方、トランスファー成形後では、基材２０と封止樹脂層２６、基材２０と金属箔部分とは容易に分離可能なことが要求される。このように、上記基材２０と金属箔は、その密着特性において相反する特性が要求される。すなわち、上記エッチングのための薬品に対しては耐久性が、またトランスファー成形での高温下およびモールド樹脂が成形金型内を流れる際に加わる圧力下においては半導体素子２１がずれることのないような耐久性が必要であるにもかかわらず、樹脂モールド後には、基材２０と封止樹脂層２６、基材２０と金属箔とは容易に分離可能なことが要求されるのである。しかし、上記特許文献１に基材２０として例示された、テフロン（登録商標）材料、シリコーン材料、あるいはテフロン（登録商標）コーティングされた金属等の材料では、このような相反する密着特性を満足することが到底できるものではなく、封止材料および半導体装置の製造方法としては満足のいくものではなかった。
また、樹脂モールド後には、封止樹脂層２６と基材２０が容易に分離可能でなければならないが、上記特許文献１にはそのような要求を満足させるための提案がなされておらず、信頼性の高い半導体装置を安定して製造することは困難であるという問題を有している。
本発明は、このような事情に鑑みなされたもので、薄型で、表面実装型のリードレス構造の半導体装置、ならびに半導体装置の製法の提供をその目的とする。
上記の目的を達成するため、本発明は、基板上に搭載された半導体素子の電極と、上記半導体素子の周囲に設けられた複数の導電部とを電気的に接続する電気的接続部と、上記基板と、半導体素子と、複数の導電部とが封止樹脂層中に内蔵され、上記基板の底面と導電部の底面とが、上記封止樹脂層から露出している半導体装置であって、上記封止樹脂層が、滴点１００〜１４０℃で、酸価１０〜３０ｍｇＫＯＨ／ｇの範囲の酸化ポリエチレンワックスをエポキシ樹脂組成物全体の０．０５〜１．３重量％の範囲で含有する半導体封止用エポキシ樹脂組成物の硬化体によって形成されている半導体装置を第１の要旨とする。
また、本発明は、上記半導体装置の製造方法であって、基材面に接着剤層を形成してなる接着シートを準備する工程と、上記接着シートの接着剤層面の所定部分に，半導体素子搭載用の基板と，複数の導電部を形成する工程と、半導体素子の電極が形成されていない面を上記基板上に固着して半導体素子を搭載する工程と、上記基板上に搭載された上記半導体素子の電極と上記導電部とを電気的に接続する工程と、上記基板と，上記基板上に搭載された半導体素子と，上記接着シート上に形成された導電部と，それらの電気的接続部とを包含するよう，滴点１００〜１４０℃で、酸価１０〜３０ｍｇＫＯＨ／ｇの範囲の酸化ポリエチレンワックスをエポキシ樹脂組成物全体の０．０５〜１．３重量％の範囲で含有するエポキシ樹脂組成物を用いて樹脂封止して接着シート面上に半導体装置を形成する工程と、上記形成された半導体装置から、接着シートを剥離する工程とを備えた半導体装置の製法を第２の要旨とする。
本発明者らは、薄型でリードレス構造の信頼性の高い半導体装置を得るための封止材料およびそれを用いてなる製法を求めて鋭意検討を重ねた。その結果、つぎのような新規な製法とそれに用いられる特殊な封止材料を見出した。すなわち、基材面に接着剤層が形成された接着シートを準備して、この接着剤層面に、半導体素子搭載用の基板と複数の導電部を形成し、半導体素子の電極が形成されていない面を上記基板面に固着して半導体素子を搭載する。つぎに、上記基板上に搭載された上記半導体素子の電極と上記導電部とを電気的に接続した後、これら半導体素子と、導電部と、それらの電気的接続部とを包含するようにエポキシ樹脂組成物を用いて樹脂封止して接着シート面上に半導体装置を形成する。ついで、上記形成された半導体装置から、接着シートを剥離することにより半導体装置を製造するという方法を採用し、このような製法によって得られるリードレス構造の半導体装置において、封止材料であるエポキシ樹脂組成物が、必須成分として特定の酸化ポリエチレンワックスを特定の割合で含有すると、成形型からの良好な離型性の付与のみならず、上記特定の酸化ポリエチレンワックスが封止樹脂部分と接着シートの接着剤層との界面に滲出し、上記接着シートからの半導体装置の剥離が容易となり、しかも信頼性の高い、リードレス構造の薄型の半導体装置が得られることを見出し本発明に到達した。
このように、本発明では、基板上に搭載された半導体素子の電極と、上記半導体素子の周囲に設けられた複数の導電部とを電気的に接続する電気的接続部と、上記基板と、半導体素子と、複数の導電部とが封止樹脂層中に内蔵され、上記基板の底面と導電部の底面とが、上記封止樹脂層から露出している半導体装置の上記封止樹脂層の形成に、特定の酸化ポリエチレンワックスを特定の割合で含有する半導体封止用エポキシ樹脂組成物が用いられる。このため、半導体装置の製造工程において、後述の接着シートからの半導体装置の剥離が容易に行えるようになる。また、このような半導体装置の製造工程において、製造された半導体装置から後述の接着シートを剥離する際に、基板上に搭載された半導体素子および導電部が全て上記エポキシ樹脂組成物によって形成された封止樹脂層中に内蔵されて良好に転写されるようになる。このようにして得られる半導体装置は、上記半導体素子を搭載した基板底面および導電部底面が、上記封止樹脂層から露出した形状となり、リードレス構造の薄型化が図られたものである。
そして、本発明は、基材面に接着剤層が形成された接着シートの、接着剤層面に半導体素子搭載用の基板および複数の導電部を形成し、半導体素子の電極が形成されていない面を上記基板面に固着して基板上に半導体素子を搭載する。そして、基板上に搭載された上記半導体素子の電極と上記導電部とを電気的に接続した後、基板と、半導体素子と、導電部と、それらの電気的接続部とを包含するように、前記特定の酸化ポリエチレンワックスを特定の割合で含有するエポキシ樹脂組成物を用いて樹脂封止して接着シート面上に半導体装置を形成する。ついで、上記形成された半導体装置から、接着シートを剥離することにより半導体装置を製造する方法である。このため、得られる半導体装置は、先に述べたように、上記半導体素子を搭載した基板底面および導電部底面が、形成された封止樹脂層から露出した形状となり、リードレス構造の薄型化が図られたものである。また、上記製造工程中において、半導体素子を搭載した基板および導電部は接着シートの接着剤層面に固着されているため、半導体素子の位置ずれ等も生じず、さらに工程数も少なくてすみ低コスト化が実現する。しかも、上記半導体装置の製造方法において、前記特定の酸化ポリエチレンワックスを特定の割合で含有するエポキシ樹脂組成物を用いるため、上記接着シートからの半導体装置の剥離が容易に行え、また、半導体装置から上記接着シートを剥離する際には、半導体素子を搭載した基板および導電部が全てエポキシ樹脂組成物による封止樹脂層内に包含されて良好に転写されるようになる。
そして、上記導電部が、上下にそれぞれ張り出し部分を有していると、封止樹脂層内においてアンカー（投錨）効果を発揮することから、導電部と封止樹脂層との接合強度が一層高くなり好ましいものである。
また、上記接着シートの接着剤層が、熱硬化型接着剤組成物により形成されると、導電部の形成が容易となる。
さらに、上記接着シートの接着剤層が、特定の特性（ｘ）および（ｙ）を備えたエポキシ樹脂組成物を用いて形成されたものであると、接着シート面上に形成された半導体装置からの上記接着シートの剥離が容易となり、基板および導電部が封止樹脂層中に内蔵されて良好に転写されるようになる。
本発明の半導体装置である、リードレス構造の半導体装置について、一例をあげて説明する。すなわち、図５に示すように、この半導体装置は、基板９上に搭載された半導体素子５の上面に設けられた電極６と、その周辺の所定領域に配置された複数の導電部４上部とがワイヤー７にて電気的に接続されている。そして、半導体素子５と導電部４とが電気的に接続された空間部分である、上記基板９と半導体素子５と導電部４と上記両者を電気的に接続するワイヤー７とが、外部環境から保護するために封止樹脂層８により樹脂封止されている。また、半導体装置の底面側は、上記半導体素子５搭載面の裏側となる基板９底面および上記導電部４底面とが封止樹脂層８からそれぞれ露出しその一部が突出している。
そして、図５に示すように、上記複数の導電部４の形状として、その上下にそれぞれ張り出し部分（リブ）４ａ，４ｂを設けることにより、封止樹脂層８内においてアンカー（投錨）効果を発揮することから、導電部４と封止樹脂層８との接合強度が一層高くなり好ましいものである。なお、上記複数の導電部４の形状としては、図５に示すように、円柱部分の上下に張り出し部分４ａ，４ｂが設けられた形状以外に、図６（ａ）に示すように、上下に設けられた張り出し部分４ａと４ｂ間の部分が上方に向かって徐々に断面積が小さくなるようテーパーが施された円錐台形状を有する導電部４′、図６（ｂ）に示すように、上下に設けられた張り出し部分４ａと４ｂ間の部分が上方に向かって徐々に断面積が大きくなるようテーパーが施された逆円錐台形状を有する導電部４″があげられる。上記導電部４の形状は、その用途や種類等によって適宜決定されるが、特に、図６（ｂ）に示す形状は、導電部４″を下部からくわえ込むため、アンカー効果を発揮しやすい。
上記導電部４としては、縦横マトリックス状に上記導電部４が配置された独立端子である。上記独立端子とは、銅，銅を含有する合金等の金属を素材として、ＣＳＰ（Chip Scale/size Package ）の端子パターンが刻まれたものであり、その電気的接点部分は、銀，ニッケル，パラジウム，金等の素材により被覆（メッキ）されている場合もある。このような独立端子（導電部４）の厚みは、通常、５〜１００μｍ程度が好ましい。
上記独立端子は、後の切断工程にて切り分けが容易となるように、個々のＣＳＰの配置パターンが整然と並べられているものが好ましい。
つぎに、本発明の半導体装置における、その製法について一例をあげて説明する。
まず、図１に示すように、基材１面に接着剤層２を形成してなる接着シート３を準備した後、この接着シート３の接着剤層２面の所定部分に、半導体素子搭載用の基板９および複数の導電部４を、それぞれその一部が接着剤層２中に埋没されるよう形成する。なお、このようにその一部が接着剤層２中に埋没するよう設けられた基板９および複数の導電部４は、接着剤層２が熱硬化型接着剤組成物の場合、後工程での加熱硬化により、接着シート３に固定されることとなり、製造工程におけるずれ等が生じず好ましいものである。
上記接着シート３の接着剤層２面の所定部分に、基板９の一部および複数の導電部４の一部がそれぞれ接着剤層２中に埋没した状態に形成する方法としては、例えば、上記接着シート３を加熱したところに金属箔をラミネートすることにより、金属箔の一部を埋め込むことができる。ついで、一般的に用いられているフォトリソグラフを用いたパターンエッチング法により導電部以外の金属箔をエッチングし導電部４を形成することができる。なお、上記基板９および複数の導電部４の一部を接着剤層２中に埋没させる場合の埋没部分の厚みは、スタンドオフ構造を有する半導体装置の実装信頼性を高める観点から、基板９および導電部４の各厚み全体の５〜３０％となるよう設定することが好ましい。
ついで、図２に示すように、半導体素子５の電極６が形成されていない面を上記基板９に従来公知の接着剤等を介して固着し基板９上に半導体素子５を搭載する。つぎに、図３に示すように、基板９上に搭載された上記半導体素子５の電極６と上記導電部４とをワイヤー７により電気的に接続する（ワイヤーボンディング）。
上記ワイヤーボンディングした後、図４に示すように、上記基板９と、基板９上に搭載された半導体素子５と、上記接着シート３上に形成された導電部４と、ワイヤー７とを包含するように、特定の特性を備えたエポキシ樹脂組成物を用いて樹脂封止して封止樹脂層８を形成することにより接着シート３面上に半導体装置を形成する。そして、接着シート３面上に半導体装置を形成した後、この半導体装置から接着シート３を剥離することにより、図５に示す構造の半導体装置が得られる。
上記エポキシ樹脂組成物を用いての樹脂封止は、例えば、通常のトランスファーモールド法により金型を用いて行われる。なお、モールド後には必要に応じて封止樹脂層８の後硬化加熱を行うようにする。この後硬化加熱は、半導体装置から接着シート３を剥離する前に行ってもあるいは剥離後に行ってもよいが、剥離前に行う方が接着シート３の剥離が容易となり好ましい。
上記半導体装置の製造において用いられる接着シート３は、樹脂封止工程が完了するまで半導体素子５搭載用の基板９や導電部４を確実に固着し、しかも半導体装置から剥離する際には容易に剥離可能なものであることが好ましい。このような特性を備えた接着シート３は、前述のように、基材１面に接着剤層２が形成された構成からなる。上記基材１の厚みは、特に限定するものではないが、ハンドリング性の観点から、通常、１０〜２００μｍ程度、より好ましくは２５〜１００μｍ、特に好ましくは５０〜１００μｍの範囲に設定される。また、上記接着剤層２の厚みは、特に限定されるものではないが、製膜性の観点から、通常、１〜５０μｍ程度、より好ましくは５〜３０μｍの範囲に設定される。
そして、上記基材１としては、ポリエステル、ポリアミド、ポリフェニレンスルフィド、ポリエーテルイミド、ポリイミド、ポリエチレンナフタレート等のプラスチック製基材、およびこれらの多孔質基材、グラシン紙、上質紙、和紙等の紙製基材、セルロース、ポリアミド、ポリエステル、アラミド等の不織布、銅箔、アルミニウム箔、ＳＵＳ箔、ニッケル箔等の金属製フィルム基材等があげられる。これらのなかでも、取り扱い性の容易さという観点から、金属製フィルム基材を用いることが好ましい。
上記接着シート３の接着剤層２を形成する接着剤組成物としては、シリコーン系やアクリル系等の各種感圧性接着剤、エポキシ樹脂／ゴム系接着剤、ポリイミド系接着剤等の各種接着剤があげられる。なかでも、耐熱性および接着性の観点から、熱硬化型接着剤組成物が好ましく用いられ、特に、エポキシ樹脂に弾性体（例えばゴム成分）を配合したエポキシ樹脂組成物が好ましく用いられる。このようなエポキシ樹脂組成物としては、例えば、エポキシ樹脂（ａ成分）、エポキシ樹脂用硬化剤（ｂ成分）、弾性体（ｃ成分）を必須成分として含有するエポキシ樹脂組成物が好ましく用いられる。このエポキシ樹脂組成物を用いる場合、通常、基板および導電部の形成素材の貼り合わせは、未硬化のいわゆるＢステージ状態（半硬化状態）にして貼り合わせることが可能であり、１５０℃未満の比較的低温にて貼り合わせることが可能である。しかも、貼り合わせた後に熱硬化させることにより弾性率を向上させ耐熱性を向上させることができる。
上記エポキシ樹脂（ａ成分）としては、グリシジルアミン型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、脂肪族エポキシ樹脂、脂環族エポキシ樹脂、複素環式エポキシ樹脂、スピロ環含有エポキシ樹脂、ハロゲン化エポキシ樹脂等があげられ、単独でもしくは２種以上併せて用いられる。
また、上記エポキシ樹脂（ａ成分）としては、接着シート剥離後の糊残りを防止するという観点から、エポキシ当量１０００ｇ／ｅｑ以下のものを用いることが好ましく、より好ましくは６５０ｇ／ｅｑ以下のものである。
上記エポキシ樹脂（ａ成分）の含有量は、耐熱性および柔軟性の観点から、エポキシ樹脂組成物全体の４０〜９５重量％の範囲に設定することが好ましく、より好ましくは６０〜８０重量％である。
上記エポキシ樹脂用硬化剤（ｂ成分）としては、例えば、フェノール樹脂、各種イミダゾール系化合物およびその誘導体、ヒドラジン化合物、ジシアンジアミドおよびこれらをマイクロカプセル化したもの等があげられ、単独でもしくは２種以上併せて用いられる。そして、例えば、硬化剤としてフェノール樹脂を用いる場合は、さらに硬化促進剤として、トリフェニルホスフィン等のリン系化合物等を併用してもよい。
上記硬化剤（ｂ成分）の含有量は、その種類によって異なり一概に特定することができないが、例えば、フェノール樹脂の場合、エポキシ樹脂と当量となるように含有することが好ましい。その他の硬化剤および硬化促進剤の含有量は、それぞれ、エポキシ樹脂１００重量部（以下「部」と略す）に対して、０．０５〜５部の範囲に設定することが好ましく、より好ましくは０．１〜３部である。
また、上記弾性体（ｃ成分）としては、アクリロニトリル−ブタジエンゴム（ＮＢＲ）、アクリルゴム等のエポキシ樹脂系接着剤に従来から使用されるゴム成分、アクリル樹脂、フェノキシ樹脂、ポリアミド樹脂等があげられ、単独でもしくは２種以上併せて用いられる。これらのなかでも、封止樹脂層を形成した後の接着シートの剥離の容易さという観点から、ＮＢＲを用いることが好ましく、特にアクリロニトリルを５重量％以上、より好ましくは５〜３０重量％、特に好ましくは５〜２０重量％共重合したものが好ましい。さらには、カルボキシル基で変性したゴムを用いることがより好ましい。このようなゴムとしては、具体的には日本ゼオン社製のNipol 1072J 等のアクリロニトリル−ブタジエンゴム、根上工業社製のパラクロンME2000等のアクリルゴム等があげられる。
上記弾性体（ｃ成分）の含有量は、柔軟性および耐熱性の観点から、エポキシ樹脂組成物全体の５〜４０重量％の範囲に設定することが好ましく、より好ましくは５〜３０重量％である。
さらに、上記エポキシ樹脂（ａ成分）、エポキシ樹脂用硬化剤（ｂ成分）および弾性体（ｃ成分）以外に、接着シートの諸特性を劣化させない範囲内で、導電性付与充填剤、無機質充填剤、有機質充填剤、老化防止剤、顔料、シランカップリング剤、粘着付与剤等の従来公知の各種添加剤を添加することができる。これら添加剤のなかでも、老化防止剤は高温での劣化を防止する上で有効な添加剤であり、好ましく用いられる。
さらに、接着シート３には、必要に応じて静電防止機能を設けることができる。この接着シート３に静電防止機能を付与する方法としては、接着剤層２，基材１の各形成材料に帯電防止剤，導電性フィラーを混合する方法があげられる。また、基材１と接着剤層２との界面や、基材１の裏面に帯電防止剤を塗布して帯電防止層を形成する方法があげられる。このように、接着シート３に静電防止機能を付与することにより、接着シート３を半導体装置から分離するときに発生する静電気を抑制することができる。上記帯電防止剤としては、上記静電防止機能を有するものであれば特に限定するものではないが、具体的には、アクリル系両性界面活性剤、アクリル系カチオン界面活性剤、無水マレイン酸−スチレン系アニオン界面活性剤等の各種界面活性剤等があげられる。また、帯電防止層形成材料としては、具体的には、コニシ社製の、ボンディップＰＡ、ボンディップＰＸ、ボンディップＰ等があげられる。また、上記導電性フィラーとしては、従来公知のものを用いることができ、例えば、Ｎｉ，Ｆｅ，Ｃｒ，Ｃｏ，Ａｌ，Ｓｂ，Ｍｏ，Ｃｕ，Ａｇ，Ｐｔ，Ａｕ等の金属、これらの合金または酸化物、カーボンブラック等のカーボン等が用いられる。これらは単独でもしくは２種以上併せて用いられる。そして、上記導電性フィラーとしては、粉体状、繊維状のいずれであってもよい。
上記接着シート３の製法としては、接着剤層２形成材料を有機溶剤に溶解させた溶液を基材１に塗布して加熱乾燥する方法、接着剤層２形成材料を水系媒体に分散させた分散液を基材１に塗布し、加熱乾燥する方法等があげられる。より詳しく述べると、接着シート３は、例えば、つぎのようにして作製される。すなわち、接着剤層２形成材料である上記各成分を混合し有機溶媒に溶解することにより接着剤溶液を調製する。ついで、基材１面に上記接着剤溶液を塗布した後、乾燥させて有機溶剤を除去することにより基材１面に接着剤層２が形成された接着シートが作製される。上記有機溶媒としては、溶解性の観点から、メチルエチルケトン等のケトン系溶剤を用いることが好ましい。さらに、上記接着剤層２が複数層からなる接着シート３の製法としては、基材１上に順次接着剤層を形成する方法や、剥離ラミネート等を用いて予め別途作製した接着剤層を、他の接着剤層や基材１上に貼り合わせる方法、またはこれらの方法を適宜組み合わせて製造する方法があげられる。
そして、半導体装置の製造に際して、接着シート３の接着剤層２中に基板９および導電部４の一部を埋没させるために、接着シート３と基板９および導電部４の形成材料となる導体とを貼り合わせる温度においては、低粘度であることが好ましく、また加熱硬化後は上記埋没した基板９および導電部４を安定して固定させるために高粘度であることが好ましい。さらに、半導体装置の製造に際しては、上記ワイヤーボンディング工程や樹脂封止工程において２００℃近い熱履歴が加わることもあるため、接着シート３としてはそのような環境下においても安定した製造工程が可能となるよう優れた耐熱性を有することが好ましい。また、同様に上記接着シート３の基材１に対しても、上記ワイヤーボンディング工程時に硬さを維持していることが要求される。このような観点から、上記接着シート３としては、つぎのような特性を備えていることが好ましい。すなわち、接着剤層２の硬化前の１２０℃における弾性率は、１×１０2〜１×１０4Ｐａの範囲であることが好ましく、より好ましくは１×１０2〜１×１０3Ｐａの範囲である。また、硬化後の接着剤層２の２００℃における弾性率は、１ＭＰａ以上であることが好ましく、より好ましくは１．５〜１００ＭＰａである。さらに、硬化後の接着剤層２におけるガラス転移温度は１５０℃以上が好ましく、より好ましくは１７０℃以上である。すなわち、上記接着剤層２の硬化前の１２０℃における弾性率が１×１０4Ｐａを超える接着剤はその構造上作製が困難である。また、硬化後の接着剤層２のガラス転移温度が１５０℃未満では、後述するワイヤーボンディング工程（通常１５０℃以上）等で導電部４のぐらつきが生じてしまい成功率が低下する等の不具合が生じる傾向がみられる。また、後述する封止樹脂モールディング工程（１７５℃が通常条件）で接着剤層２が流動してしまい、その後の剥離工程で重剥離の原因となる傾向がみられるからである。さらに、硬化後の接着剤層２の２００℃における弾性率が１ＭＰａ未満では、上記と同様に後述するワイヤーボンディング工程（通常１５０℃以上）等で導電部４のぐらつきが生じてしまい成功率が低下する等の不具合が生じる傾向がみられるからである。
また、接着シート３の基材１の２００℃における弾性率が１．０ＧＰａ以上であることが好ましい。なお、上記基材１の２００℃における弾性率の上限は、一般に、１０００ＧＰａである。すなわち、基材１の２００℃における弾性率が１．０ＧＰａ未満では、ワイヤーボンディング工程においてボンディング時にかかる力に対して充分な抗力を発揮できなくなる傾向がみられるからである。
このような各弾性率を有することにより、図３に示すワイヤーボンディング工程等において接着剤層２の軟化・流動を生起し難く、より安定した結線が可能となる。なお、上記各弾性率は、例えば、上記各温度条件下、レオメトリックス社製の粘弾性スペクトルメータ（ＡＲＥＳ）を用い、昇温速度５℃／ｍｉｎ、周波数１Ｈｚ、引張モードにて測定することができる。
つぎに、上記封止樹脂層８形成材料である本発明に係る半導体封止用エポキシ樹脂組成物としては、特定のポリエチレンワックスを必須成分として含有することを特徴とするものであり、その構成としては、例えば、上記特定のポリエチレンワックスとともに、エポキシ樹脂（Ａ成分）と、フェノール樹脂（Ｂ成分）と、硬化促進剤（Ｃ成分）と、無機質充填剤（Ｄ成分）とを用いて得られ、通常、粉末状、もしくはこれを打錠したタブレット状になっている。
上記エポキシ樹脂（Ａ成分）としては、ビフェニル型エポキシ樹脂、多官能型エポキシ樹脂等があげられる。これらは単独でもしくは２種以上併せて用いられる。
上記フェノール樹脂（Ｂ成分）は、エポキシ樹脂（Ａ成分）の硬化剤としての作用を奏するものであり、フェノールノボラック、ナフトールノボラック、ビフェニルノボラック等があげられる。これらは単独でもしくは２種以上併せて用いられる。
上記エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、エポキシ樹脂（Ａ成分）中のエポキシ基１当量あたり、フェノール樹脂（Ｂ成分）中の水酸基当量が０．５〜２．０当量となるように配合することが好ましい。より好ましくは０．８〜１．２当量である。
上記Ａ成分およびＢ成分とともに用いられる硬化促進剤（Ｃ成分）は、アミン型，リン型等のものがあげられる。上記アミン型としては、２−イミダゾール等のイミダゾール類、トリエタノールアミン、１，８−ジアザビシクロ（５．４．０）ウンデセン−７等の三級アミン類等があげられる。また、上記リン型としては、トリフェニルホスフィン、テトラフェニルホスホニウム・テトラフェニルボレート等があげられる。これらは単独でもしくは２種以上併せて用いられる。そして、上記硬化促進剤（Ｃ成分）の配合量は、エポキシ樹脂組成物全体の０．１〜２．０重量％の割合に設定することが好ましい。さらに、エポキシ樹脂組成物の流動性を考慮すると、特に好ましくは０．１５〜０．３５重量％である。
上記Ａ〜Ｃ成分とともに用いられる無機質充填剤（Ｄ成分）としては、特に限定するものではなく従来公知の各種無機質充填剤が用いられ、例えば、石英ガラス粉末、シリカ粉末、アルミナ、タルク等があげられる。特に好ましくは球状溶融シリカ粉末、粉砕シリカ粉末等があげられる。これらは単独でもしくは２種以上併せて用いられる。上記無機質充填剤（Ｄ成分）の配合量は、エポキシ樹脂組成物全体の８０〜９０重量％の割合に設定することが好ましく、より好ましくは８５〜９０重量％である。
そして、半導体封止用エポキシ樹脂組成物において、必須成分である特定のポリエチレンワックスは、離型剤としての作用を奏するものである。より詳しくは、滴点１００〜１４０℃で、酸価１０〜３０ｍｇＫＯＨ／ｇの範囲の酸化ポリエチレンワックスを用いる。通常、封止材料であるエポキシ樹脂組成物中に含有される離型剤は、成形型との離型性を想定して使用される。しかし、本発明においては、成形型との離型性だけではなく、前記接着シート３の接着剤層２との剥離性をも考慮しなければならない。したがって、本発明において、離型剤として特定のポリエチレンワックス以外の離型剤を用いると、上記接着剤層２との剥離に際して、エポキシ樹脂組成物硬化体（封止樹脂層８）と接着剤層２との界面に充分な量の離型剤が滲出しないため、接着シート３の剥離が困難となり高い剥離力を要することとなる。
上記特定のポリエチレンワックスの含有量は、エポキシ樹脂組成物全体の０．０５〜１．３重量％の範囲に設定する。特に好ましくは０．１〜１．０重量％である。すなわち、０．０５重量％未満では、成形型に対する離型性の低下とともに封止樹脂層８と接着シート３との剥離性の向上が得られ難く、１．３重量％を超えると、成形型表面および成形物表面にワックスが多量に滲み出してきて、汚れ（ステイン，フローマーク）の原因となる傾向がみられるからである。
上記半導体封止用エポキシ樹脂組成物には、上記各成分以外に必要に応じて、カーボンブラック等の顔料や着色料、シランカップリング剤、難燃剤、難燃助剤、イオントラップ剤、低応力化剤、粘着付与剤等の他の添加剤を適宜配合することができる。
上記半導体封止用エポキシ樹脂組成物は、例えば、前記Ａ〜Ｄ成分および上記ポリエチレン系ワックスならびに必要に応じて他の添加剤を配合し混合した後、熱ロールやニーダー等の混練機にかけ加熱状態で溶融混合し、これを室温に冷却した後、公知の手段によって粉砕し、必要に応じて打錠するという一連の工程により製造することができる。
つぎに、本発明を実施例にもとづいて具体的に説明する。
まず、実施例に先立って下記に示す各成分を準備した。
〔エポキシ樹脂ａ〕
下記の一般式（ａ）で表されるビフェニル型エポキシ樹脂（エポキシ当量１９２、融点１００℃）
〔エポキシ樹脂ｂ〕
下記の一般式（ｂ）で表される繰り返し単位を有するエポキシ樹脂（エポキシ当量１７０、融点６０℃）
〔エポキシ樹脂ｃ〕
下記の一般式（ｃ）で表されるエポキシ樹脂（エポキシ当量１９８、融点６０℃）
〔フェノール樹脂ａ〕
下記の一般式（ｄ）で表されるビフェニルノボラック樹脂（水酸基当量２０３、融点９０℃）
〔フェノール樹脂ｂ〕
下記の一般式（ｅ）で表されるフェノールアラルキル樹脂（水酸基当量１７０、融点８３℃）
〔フェノール樹脂ｃ〕
下記の一般式（ｆ）で表されるフェノール樹脂（水酸基当量２１５、融点８１℃）
〔硬化促進剤〕
トリフェニルホスフィン（ＴＰＰ）
〔離型剤ａ〕
酸化ポリエチレンワックス（滴点１０３〜１０８℃、酸価１５〜１９ｍｇＫＯＨ／ｇ）
〔離型剤ｂ〕
酸化ポリエチレンワックス（滴点１０８〜１１３℃、酸価１６〜１９ｍｇＫＯＨ／ｇ）
〔離型剤ｃ〕
カルナバワックス
〔無機質充填剤ａ〕
平均粒径３０μｍの球状溶融シリカ粉末
〔無機質充填剤ｂ〕
平均粒径１μｍの球状溶融シリカ粉末
〔カーボンブラック〕
〔接着シートの作製〕
アクリロニトリル−ブタジエンゴム（Nipol 1072J 、日本ゼオン社製、アクリロニトリル含有量１８重量％）２０部、エポキシ樹脂（ＥＰＰＮ−５０１ＨＹ、日本化薬社製）５０部、フェノール樹脂（ＭＥＨ−７５００−３Ｓ、明和化成社製）３０部、触媒（ＴＰＰ、北興化学社製）０．５部をメチルエチルケトン（ＭＥＫ）３５０部に溶解して接着剤溶液を調製した。ついで、上記接着剤溶液を用いて、厚み１００μｍの片面粗化銅合金箔（ＢＨＹ−１３Ｂ−７０２５、ジャパンエナジー社製）に塗布した後、１５０℃で３分間乾燥させることにより、厚み１５μｍの接着剤層が形成された接着シートを作製した。上記接着シートの接着剤層の硬化前の１００℃での弾性率は２．５×１０-3Ｐａであり、硬化後の２００℃での弾性率は４．３ＭＰａであった。また、銅合金箔に対する接着力は、１２Ｎ／２０ｍｍであった。そして、上記接着シートの接着剤層の硬化後のガラス転移温度は１９０℃であった。さらに、基材として用いた銅合金箔の２００℃での弾性率は１３０ＧＰａであった。なお、上記ガラス転移温度は、レオメトリックス社製の粘弾性測定装置（ＤＭＡ）を用い、昇温速度５℃／分で測定した。また、上記各弾性率は、各温度条件下、つぎのようにして測定した。
評価機器：レオメトリックス社製の粘弾性スペクトルメータ（ＡＲＥＳ）
昇温速度：５℃／ｍｉｎ
周波数：１Ｈｚ
測定モード：引張モード
また、上記接着剤層の銅合金箔に対する接着力は、つぎのようにして測定した。すなわち、幅２０ｍｍ×長さ５０ｍｍの接着シートを１２０℃×０．５ＭＰａ×０．５ｍ／ｍｉｎの条件で３５μｍ銅箔（Ｃ７０２５，ジャパンエナジー社製）にラミネートした後、１５０℃の熱風オーブンにして１時間放置後、温度２３℃、湿度６５％ＲＨの雰囲気下で引張速度３００ｍｍ／ｍｉｎ、１８０°方向に３５μｍ銅箔を引っ張り、その中心値を接着力とした。
〔エポキシ樹脂組成物の作製〕
後記の表１に示す各成分を同表に示す割合で配合し、８０〜１２０℃に加熱したロール混練機（５分間）にかけて溶融混練することによりエポキシ樹脂組成物を作製した。
〔半導体装置の製造〕
まず、図１に示すように、上記作製した接着シート３を準備し、この接着シート３の接着剤層２面の所定部分に、半導体素子搭載用の基板９（大きさ：４．２ｍｍ×４．２ｍｍ）および複数の導電部４（大きさ：直径０．３ｍｍ）を形成した。
上記基板９および導電部４の形成は、つぎのようにして行った。すなわち、銅にニッケル／パラジウム／金で、上記に記載のパターンをメッキした金属箔を接着シート３の接着剤層２面に１２０℃で貼り付け、導電部の一部を接着剤層２に埋没させた。ついで、一般的に用いられているフォトリソグラフを用いたパターンエッチング法により導電部以外の銅をエッチングし独立した導電部４を形成した。このようにして接着シート３の接着剤層２中に基板９および導電部４の一部が埋没した状態のものを作製した。
ついで、図２に示すように、半導体素子５の電極が形成されていない面を上記接着シート３の基板９上に接着剤（日立化成社製、ＥＮ−４０００）を用いて固着することにより半導体素子５（大きさ：３．５ｍｍ×３．５ｍｍ）を搭載した。つぎに、図３に示すように、基板９上に搭載された上記半導体素子５の電極６と上記導電部４とをワイヤー７により電気的に接続した（ワイヤーボンディング）。
ワイヤーボンディングした後、図４に示すように、上記基板９上に搭載された半導体素子５と、上記接着シート３上に形成された導電部４と、ワイヤー７とを包含するようにエポキシ樹脂組成物を用いて樹脂封止して封止樹脂層８（厚み０．４５ｍｍ）を形成することにより接着シート３面上に半導体装置を形成した。なお、上記樹脂封止は、トランスファー成形により行った。
〔トランスファー成形条件〕
成形温度：１７５℃
時間：１２０秒
クランプ圧力：２００ｋＮ
トランスファースピード：３ｍｍ／秒
トランスファー圧：５ｋＮ
〔半導体装置（パッケージ）のサイズ〕
１パッケージ当たり１５６個の導電部（直径０．３ｍｍ）を有する。
パッケージ全体のサイズ：８．２ｍｍ×８．２ｍｍ
パッケージ（封止樹脂層８）の厚み：０．４５ｍｍ
〔実施例２〜７、比較例１〜５〕
エポキシ樹脂組成物の配合成分および配合量を後記の表１〜表２に示す内容に変更し、上記実施例１と同様にしてエポキシ樹脂組成物を作製した。そして、上記実施例１と同様にして接着シート３面上に半導体装置を形成した。
このようにして、接着シート３面上に形成された状態の半導体装置を用い、この半導体装置から接着シート３を剥離することにより、図５に示す構造の半導体装置を作製した。得られた半導体装置はいずれもリードレス構造で封止樹脂層８の厚みのみの薄型タイプであり、その下面には半導体素子を搭載した基板９の一部および導電部４の一部が露出した状態となっている。なお、上記接着シート３の剥離は、温度２３℃で湿度６５％ＲＨの雰囲気条件下、引張速度３００ｍｍ／分で、９０°方向に接着シート３を引っ張り、その中心値を接着強度として剥離力を測定した。その結果を下記の表１〜表２に併せて示す。
上記結果から、酸化ポリエチレンワックスを含有するエポキシ樹脂組成物を用いて樹脂封止した実施例１〜５は、剥離力が０．１Ｎ／５０ｍｍと低く、接着シートを容易に剥離することができ作業性に優れたものであり、表面実装型でリードレス構造の信頼性の高い半導体装置を容易に製造することがわかる。また、実施例６，７は、それぞれ酸化ポリエチレンワックスの配合量が特に好ましい範囲の下限値および上限値であり、実施例６は実施例１〜５に比べて高い値となっているが容易に剥離可能であり作業性に問題はなく、実施例７も剥離性が向上したことがわかる。
これに対して、離型剤としてカルナバワックスを含有するエポキシ樹脂組成物を用いて樹脂封止した比較例１〜５は、剥離力が１０Ｎ／５０ｍｍと高く製造工程において剥離が困難なものであった。
本発明における半導体装置の製造工程を示す断面図である。 本発明における半導体装置の製造工程を示す断面図である。 本発明における半導体装置の製造工程を示す断面図である。 本発明における半導体装置の製造工程を示す断面図である。 本発明における半導体装置の製法により得られる半導体装置の一例を示す断面図である。 （ａ）および（ｂ）はそれぞれ導電部の他の形状を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。
１ 基材
２ 接着剤層
３ 接着シート
４ 導電部
５ 半導体素子
６ 電極
７ ワイヤー
８ 封止樹脂層
９ 基板

Claims (7)

  1. 基板上に搭載された半導体素子の電極と、上記半導体素子の周囲に設けられた複数の導電部とを電気的に接続する電気的接続部と、上記基板と、半導体素子と、複数の導電部とが封止樹脂層中に内蔵され、上記基板の底面と導電部の底面とが、上記封止樹脂層から露出している半導体装置であって、上記封止樹脂層が、滴点１００〜１４０℃で、酸価１０〜３０ｍｇＫＯＨ／ｇの範囲の酸化ポリエチレンワックスをエポキシ樹脂組成物全体の０．０５〜１．３重量％の範囲で含有する半導体封止用エポキシ樹脂組成物の硬化体によって形成されていることを特徴とする半導体装置。
  2. 上記エポキシ樹脂組成物が、下記のエポキシ樹脂（Ａ）およびフェノール樹脂（Ｂ）を含有する請求項１記載の半導体装置。
    （Ａ）下記の一般式（ａ）で表されるビフェニル型エポキシ樹脂、下記の一般式（ｂ）で表される繰り返し単位を有するエポキシ樹脂、および、下記の一般式（ｃ）で表されるエポキシ樹脂からなる群から選ばれた少なくとも一つ。
    （Ｂ）下記の一般式（ｄ）で表されるビフェニルノボラック樹脂、下記の一般式（ｅ）で表されるフェノールアラルキル樹脂、および、下記の一般式（ｆ）で表されるフェノール樹脂からなる群から選ばれた少なくとも一つ。
  3. 上記導電部が、上下にそれぞれ張り出し部分を有している請求項１または２記載の半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置の製造方法であって、基材面に接着剤層を形成してなる接着シートを準備する工程と、上記接着シートの接着剤層面の所定部分に，半導体素子搭載用の基板と，複数の導電部を形成する工程と、半導体素子の電極が形成されていない面を上記基板上に固着して半導体素子を搭載する工程と、上記基板上に搭載された上記半導体素子の電極と上記導電部とを電気的に接続する工程と、上記基板と，上記基板上に搭載された半導体素子と，上記接着シート上に形成された導電部と，それらの電気的接続部とを包含するよう，滴点１００〜１４０℃で、酸価１０〜３０ｍｇＫＯＨ／ｇの範囲の酸化ポリエチレンワックスをエポキシ樹脂組成物全体の０．０５〜１．３重量％の範囲で含有するエポキシ樹脂組成物を用いて樹脂封止して接着シート面上に半導体装置を形成する工程と、上記形成された半導体装置から、接着シートを剥離する工程とを備えたことを特徴とする半導体装置の製法。
  5. 上記導電部が、上下にそれぞれ張り出し部分を有している請求項４記載の半導体装置の製法。
  6. 上記接着シートの接着剤層が、熱硬化型接着剤組成物を用いて形成されたものである請求項４または５記載の半導体装置の製法。
  7. 上記接着シートの接着剤層が、下記の特性（ｘ）および（ｙ）を備えたエポキシ樹脂組成物を用いて形成されたものである請求項４〜６のいずれか一項に記載の半導体装置の製法。
    （ｘ）硬化後のガラス転移温度が１５０℃以上である。
    （ｙ）硬化後の２００℃での弾性率が１ＭＰａ以上である。
JP2004265813A 2004-09-13 2004-09-13 半導体装置、ならびに半導体装置の製法 Expired - Lifetime JP4494912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004265813A JP4494912B2 (ja) 2004-09-13 2004-09-13 半導体装置、ならびに半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004265813A JP4494912B2 (ja) 2004-09-13 2004-09-13 半導体装置、ならびに半導体装置の製法

Publications (2)

Publication Number Publication Date
JP2006077213A JP2006077213A (ja) 2006-03-23
JP4494912B2 true JP4494912B2 (ja) 2010-06-30

Family

ID=36156930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004265813A Expired - Lifetime JP4494912B2 (ja) 2004-09-13 2004-09-13 半導体装置、ならびに半導体装置の製法

Country Status (1)

Country Link
JP (1) JP4494912B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314425B2 (ja) * 2006-10-30 2013-10-16 京セラ株式会社 摺動部材とその製造方法
JP5137937B2 (ja) * 2009-12-16 2013-02-06 日東電工株式会社 半導体装置製造用耐熱性粘着シート、該シートに用いる粘着剤、及び該シートを用いた半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH107888A (ja) * 1996-06-20 1998-01-13 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物
JP2005340746A (ja) * 2004-04-30 2005-12-08 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置、ならびに半導体装置の製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH107888A (ja) * 1996-06-20 1998-01-13 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物
JP2005340746A (ja) * 2004-04-30 2005-12-08 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置、ならびに半導体装置の製法

Also Published As

Publication number Publication date
JP2006077213A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
JP4421972B2 (ja) 半導体装置の製法
JP4245370B2 (ja) 半導体装置の製造方法
JP4374317B2 (ja) 電子部品用接着テープ組成物
TW201918536A (zh) 薄膜狀接著劑、使用薄膜狀接著劑之半導體封裝體之製造方法
JP4397653B2 (ja) 半導体装置製造用接着シート
JP4537555B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JPWO2006009030A1 (ja) 半導体装置及び半導体装置製造用基板並びにそれらの製造方法
US7132755B2 (en) Adhesive film for manufacturing semiconductor device
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP4148434B2 (ja) 半導体装置の製法
JP4002736B2 (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP2004296549A (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置並びに製造方法
JP4494912B2 (ja) 半導体装置、ならびに半導体装置の製法
KR101401162B1 (ko) 전자 부품용 액상 접착제 및 접착 테이프
KR100635053B1 (ko) 전자부품용 접착테이프
CN100462402C (zh) 半导体封装用环氧树脂组合物、半导体器件及其制造方法
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JP2007129016A (ja) 半導体装置製造用接着シート
TWI830861B (zh) 膜狀接著劑、接著片以及半導體裝置及其製造方法
TWI616475B (zh) Resin sheet
JP4140963B2 (ja) 半導体装置の製造方法及びその方法に使用する接着テープ並びにその方法によって製造される半導体装置
JP4902627B2 (ja) 半導体装置
JP2005142208A (ja) 半導体装置製造用接着シート
JP2001261788A (ja) 封止用エポキシ樹脂組成物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100408

R150 Certificate of patent or registration of utility model

Ref document number: 4494912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160416

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350